JPS61113229A - 半導体薄膜結晶層の製造方法 - Google Patents

半導体薄膜結晶層の製造方法

Info

Publication number
JPS61113229A
JPS61113229A JP59234139A JP23413984A JPS61113229A JP S61113229 A JPS61113229 A JP S61113229A JP 59234139 A JP59234139 A JP 59234139A JP 23413984 A JP23413984 A JP 23413984A JP S61113229 A JPS61113229 A JP S61113229A
Authority
JP
Japan
Prior art keywords
silicon
film
single crystal
insulating film
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59234139A
Other languages
English (en)
Inventor
Kyoichi Suguro
恭一 須黒
Tomoyasu Inoue
井上　知泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP59234139A priority Critical patent/JPS61113229A/ja
Publication of JPS61113229A publication Critical patent/JPS61113229A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野） 本発明は、ビームアニールを利用した結晶成長技術に係
わり、特に絶縁膜上にシリコン単結晶を成長する半導体
薄膜結晶層の製造方法に関する。
〔発明の技術的背景とその問題点〕
最近、電子ビームやレーザによるアニールで、発が検討
されている。３次元ＩＣを実現するには、シリコンウェ
ハ表層に形成された素子（下層素子）上に層間絶縁膜を
形成した後、この絶縁膜上にところで、上層素子形成用
のシリコン層は、絶縁膜に設けられた窓あけ部の基板単
結晶シリコンをシードとしてエピタキシャル成長させる
ことにより形成される。ここで、窓あけ部の絶縁膜が約
１〜２［μｍ］程度の厚みの場合、例えば電子ビームア
ニールにより上層シリコン層の液相エピタキシーを行う
際に、絶縁膜上のシリコン膜は層間接続部のシリコン膜
より溶融し易くなる。従って、層間接続部のシリコン膜
を溶融するパワーでアニールを行うと、絶縁膜上のシリ
コン膜が過度に加熱されることになり、溶融シリコンが
表面張力で後退しシリコン膜の段切れが生じる虞れがあ
る。
絶縁膜上（８０１部）のシリコン膜を蒸発させずに、且
つ層間接続部（シード部）上のシリコン膜を溶融させる
には、Ｓｏｌの下地絶縁膜の膜厚を薄くするか、又は高
熱伝導率の絶縁膜を用いる方法が考えられる。しかしな
がら、多層構造ともなると下地絶縁膜の厚みとして少な
くとも１［μＴｒＬ１以上が要求され、且つデバイス動
作の点から下地絶縁膜はシリコン酸化膜が望ましい。こ
のため、絶縁膜上に結晶性及び平滑性の優れたシによる
シリコン膜の溶融度合いの違いを少なくし、緬縁膜上に
結晶性及び平滑性の優れたシリコン単結晶層を得ること
ができ、３次元ＩＣの製造等に好適する半導体薄膜結晶
層の製造方法を提供することにある。
〔発明の概要〕
本発明の骨子は、ビームアニールすべきシリコン膜上に
高熱伝導性の膜を設けることにより、Ｓｏｔ部が加熱さ
れた時にシード部へ熱を速く拡散させ８０１部の過剰加
熱を避け、且つシード部シリコン膜を余熱し溶融し易く
することにある。
即ち本発明は、単結晶シリコン基板若しくはシリコンエ
ピタキシャル成長膜からなる単結晶シリコン層上に眉間
絶縁膜を形成したのち、この絶縁部の一部に開孔部を形
成し、次いで全面に非結晶質若しくは多結晶のシリコン
薄膜を堆積し、しかるのちビームアニールによりシリコ
ン薄膜を溶融再結晶化する半導体薄膜結晶層の製造方法
において、前記シリコン薄膜上に保護絶縁膜及び金属膜
を順次被着したのちビームアニールを行うようにした方
法である。
ン膜を余熱し溶融し易くすることができる。このリコン
単結晶層を形成することができる。また、シリコン膜の
上に単に絶縁膜を堆積しただけの構造のもので起り得る
クラック等も発生せずに、安定にエピタキシャル成長を
行うことができ、３次元ＩＣの製造等に極めて有効であ
る。
〔発明の実施例〕
以下、本発明の詳細を図示の実施例によって説明する。
第１図乃至第４図は本発明の一実施例方法係わるシリコ
ン薄膜結晶層の製造工程を示す断面図である。まず、第
１図に示す如く面方位（１００）の単結晶シリコン基板
１１上に層間絶縁膜である厚さ１．３［μＴｒＬ］のシ
リコン酸化膜１２を形成した。ここで、３次元ＩＣ等を
製作する場合は、基板１１上に予め所望の素子を形成し
ておく。次いで、ＣＦ４ガスを用いたＣＤＥ　（ケミカ
ル・ドの混合液でシリコン酸化膜１２を選択エツチング
した。このエツチングにより、シリコン酸化膜１−［Ｉ
ｔ　７１１　］の多結晶シリコン膜（シリコン簿膜）１
４を堆積し、この上に２０００　［人１のシリコン窒化
膜（保護絶縁膜）１５をＬＰ−ＣＶＤ法によりｌｌ！！
着し、高真空（１Ｘ　１０−’　ｔｏｒｒ以下）に真空
装置を排気した後、９９，９９９　［％］のＡｒを１×
１０“３　［ｔｏｒｒ］の圧力で流入しながら、スパッ
タ法でタングステン膜（金属膜）１６を約１５０゜ｃ人
］被着した。次いで、第４図に示ず如く電子ビーム１７
を紙面左から右方向に走査することにより、間口部１３
から右方向に均一にシリコンのエピタキシャル成長が進
行し、シリコン単結晶層１４′が形成された。
かくして形成されたシリコン単結晶ＷＡＩ　４’　は、
段切りが生じることもなく結晶性及び平滑性に浸れたも
のであった。ここで、タングステン膜１６を被着しない
場合、シリコン窒化膜１５とシリコン１１１４との間の
熱応力でシリコン窒化膜１５にクラックが生じ、下層の
シリコン１１４にも亀裂が生じるが、本発明による方法
を用いることによりシリコン窒化膜１５に生ずる応力が
緩和され、一様なシーディングエピタキシが可能となっ
たのである。また、タングステン膜１６は、応力緩和の
効果と同時に、キャップ層の熱伝導度を良くすることに
より加熱され難いシード部を加熱し易くする効果も合わ
せ持つ。このため、タングステン１１１６を用いる本実
施例方法では、シード部上シリコン膜を溶融して且つＳ
ＯＩ部シリコンを蒸発させない、ビームパワーのマージ
ンが広がる等の利点がある。
なお、本発明は上述した実施例方法に限定されるもので
はない。例えば、前記層間絶縁膜上に形成するシリコン
薄膜は、多結晶に限るものではなく非晶質であってもよ
い。また、前記金属膜としてはタングステに限らず、モ
リブデンその他の高融点金属を用いることができる。さ
らに、前記保護絶縁膜はシリコン薄膜との密着性の観点
からシリコン窒化膜が好ましいが、シリコン酸化膜であ
ってもよい。また、単結晶シリコン層として単結晶シリ
コン基板の代りに、本発明方法により形成されたシリコ
ン単結晶膜を用いることも可能である。さらに、ビーム
アニールする手段として、
【図面の簡単な説明】
層）、１２・・・シリコン酸化膜（層間絶縁膜）、１３
・・・開口部（シード部）、１４・・・多結晶シリコン
膜（シリコン薄膜）、１４′・・・シリコン単結晶層、
１５・・・シリコン窒化ＩＩ（保護絶縁膜）、１６・・
・タングステン膜（金属膜）、１７・・・電子ビーム。

Claims (5)

    【特許請求の範囲】
  1. （１）単結晶シリコン層上に一部開孔部が設けられた層
    間絶縁膜を形成する工程と、次いで全面にシリコン薄膜
    、保護絶縁膜及び金属膜を順次被着する工程と、次いで
    ビームアニールにより上記シリコン薄膜を前記単結晶シ
    リコン層からエピタキシャル成長せしめる工程とを含む
    ことを特徴とする半導体薄膜結晶層の製造方法。
  2. （２）前記単結晶シリコン層は、単結晶シリコン基板或
    いはシリコンエピタキシャル成長膜であることを特徴と
    する特許請求の範囲第１項記載の半導体薄膜結晶層の製
    造方法。
  3. （３）前記ビームアニール手段として、電子ビーム或い
    はレーザビームを用いたことを特徴とする特許請求の範
    囲第１項記載の半導体薄膜結晶層の製造方法。
  4. （４）前記金属膜の融点或いは昇華点がシリコンの融点
    より高く、且つ金属膜の熱伝導率がシリコンの熱伝導率
    より大きいことを特徴とする特許請求の範囲第１項記載
    の半導体薄膜結晶層の製造方法。
  5. （５）前記保護絶縁膜として、シリコン窒化膜を用いた
    ことを特徴とする特許請求の範囲第１項記載の半導体薄
    膜結晶層の製造方法。
JP59234139A 1984-11-08 1984-11-08 半導体薄膜結晶層の製造方法 Pending JPS61113229A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59234139A JPS61113229A (ja) 1984-11-08 1984-11-08 半導体薄膜結晶層の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59234139A JPS61113229A (ja) 1984-11-08 1984-11-08 半導体薄膜結晶層の製造方法

Publications (1)

Publication Number Publication Date
JPS61113229A true JPS61113229A (ja) 1986-05-31

Family

ID=16966248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59234139A Pending JPS61113229A (ja) 1984-11-08 1984-11-08 半導体薄膜結晶層の製造方法

Country Status (1)

Country Link
JP (1) JPS61113229A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6450410A (en) * 1987-08-21 1989-02-27 Agency Ind Science Techn Manufacture of semiconductor single crystal layer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58139423A (ja) * 1982-02-15 1983-08-18 Fujitsu Ltd ラテラルエピタキシヤル成長法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58139423A (ja) * 1982-02-15 1983-08-18 Fujitsu Ltd ラテラルエピタキシヤル成長法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6450410A (en) * 1987-08-21 1989-02-27 Agency Ind Science Techn Manufacture of semiconductor single crystal layer

Similar Documents

Publication Publication Date Title
US5466631A (en) Method for producing semiconductor articles
USRE33096E (en) Semiconductor substrate
US4670088A (en) Lateral epitaxial growth by seeded solidification
JPS6163017A (ja) 半導体薄膜結晶層の製造方法
JP2505736B2 (ja) 半導体装置の製造方法
EP0225592A2 (en) Recrystallizing conductive films
Celler et al. Seeded recrystallization of thick polysilicon films on oxidized 3‐in. wafers
JPS61113229A (ja) 半導体薄膜結晶層の製造方法
JP2743370B2 (ja) 多結晶膜の形成方法
JPS621220A (ja) 欠陥が局在された配向シリコン単結晶膜を絶縁支持体上に製造する方法
JPH11251241A (ja) 結晶質珪素層の製造方法、太陽電池の製造方法及び薄膜トランジスタの製造方法
JPS58175844A (ja) 半導体装置の製造方法
JPS6163018A (ja) Ｓｉ薄膜結晶層の製造方法
JPS5825220A (ja) 半導体基体の製作方法
JPS6362893B2 (ja)
JPS59194422A (ja) 半導体層の単結晶化方法
JP2745055B2 (ja) 単結晶半導体薄膜の製造方法
JPH0793259B2 (ja) 半導体薄膜結晶層の製造方法
JP2569402B2 (ja) 半導体薄膜結晶層の製造方法
JPS604208A (ja) 半導体装置の製造方法
JPS6091622A (ja) 半導体基板の製造方法
JPS61201414A (ja) シリコン単結晶層の製造方法
JPS6151820A (ja) 半導体装置の製造方法
JPS62130510A (ja) 半導体基体の製造方法
JPS6015916A (ja) 単結晶薄膜の製造方法