JPS6333292B2 - - Google Patents

Info

Publication number
JPS6333292B2
JPS6333292B2 JP12007080A JP12007080A JPS6333292B2 JP S6333292 B2 JPS6333292 B2 JP S6333292B2 JP 12007080 A JP12007080 A JP 12007080A JP 12007080 A JP12007080 A JP 12007080A JP S6333292 B2 JPS6333292 B2 JP S6333292B2
Authority
JP
Japan
Prior art keywords
aluminum
laser
annealing
semiconductor device
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP12007080A
Other languages
English (en)
Other versions
JPS5745246A (en
Inventor
Nobuo Sasaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP12007080A priority Critical patent/JPS5745246A/ja
Publication of JPS5745246A publication Critical patent/JPS5745246A/ja
Publication of JPS6333292B2 publication Critical patent/JPS6333292B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 本発明はレーザ・ビーム或いは電子ビームなど
粒子線を照射してアニールする工程が含まれる半
導体装置の製造方法に関する。
近年、例えばレーザ・ビーム照射に依るアニー
ルが半導体装置の製造工程に種々利用されるよう
になり、そして、多くの面で応用が考えられてい
る。
例えば、MIS電界効果トランジスタでは、ソー
ス領域及びドレイン領域の形成にイオン注入法を
適用するのであれば、ゲート電極としてアルミニ
ウムを用いることはできず、例えばモリブデンな
どの高融点金属、シリコンなどを用いている。そ
の理由は、イオン注入法で不純物イオンを打込ん
でソース領域及びドレイン領域を形成しただけで
は各領域は活性化していないのでアニールを行な
う必要がある為である。即ち、活性化のアニール
の為には、通常、900〔℃〕程度の温度の炉中で加
熱するが、アルミニウムは500〔℃〕程度で変形す
るので使用することができない。
しかしながら、そのソース領域、ドレイン領域
の活性化を例えばレーザ・ビーム照射に依つて行
なうと、アルミニウムはレーザ・ビームを反射す
るので加熱されず、ソース領域及びドレイン領域
はレーザ・ビームを吸収するので所望通り活性化
される旨の提案がなされている。
また、同じくアルミニウムの電極・配線に変形
を生じさせることなく所望部分に高熱を加える必
要がある加工として所謂ガラス・フローが挙げら
れる。即ち、アルミニウムの電極・配線を燐硅酸
ガラス膜を介して多層に形成することはしばしば
行なわれているが、その場合、下層電極・配線と
上層電極・配線とは、燐硅酸ガラス膜に形成した
コンンタクト穴を介して結合させなければならな
い。そこで、下層電極・配線の上に燐硅酸ガラス
膜を形成し、燐硅酸ガラス膜にコンタクト穴を形
成してから上層電極・配線を形成するが、コンタ
クト穴を形成したままであると、そのエツジが鋭
い角をなしているので段差に依る上層電極・配線
の切断を生じ易い。このような事故を防ぐため、
従来は、コンタクト穴を形成した段階でウエハを
炉中にて1050〔℃〕程度に加熱して燐硅酸ガラス
膜を溶融軟化させ、全体的に滑らかな形状にして
から上層電極・配線を形成することが行なわれて
いる。しかし、この場合も前記活性化と同様アル
ミニウム電極・配線の変形を生じる惧れがある。
この場合も、活性化のときと同様レーザ・アニ
ールをすると良い旨の提案がなされている。
ところで、前記不純物領域の活性化、ガラス・
フローなどいずれの場合も実際には期待する程良
い結果は得られない。その理由は、確かに、レー
ザ・ビームそのものに依つてアルミニウム電極・
配線が加熱されることはないにしても、レーザ・
ビームを吸収して昇温せしめられた半導体基板或
いはガラス膜などからの熱伝導に依つて結果的に
はかなり高温になつてしまう。
従つて、レーザ・ビームなど粒子線に依るアニ
ールを行なえばアルミニウムなど低融点材料に損
傷を与えることがないとするのは誤りである。
本発明は、低融点物質の存否に拘わらず、任意
に粒子線アニールを行なうことができるように、
そして低融点物質で形成された部分に損傷を与え
ないようにした半導体装置の製造方法を提供する
ものであり、以下これを詳細に説明する。
第1図は本発明一実施例を説明する為の工程要
所に於ける半導体装置の要部側断面説明図であ
る。
図に於いて、1はp型シリコン半導体基板、2
はフイールド絶縁膜、3はゲート絶縁膜、4はア
ルミニウム・ゲート電極、5はn+型ソース領域、
6はn+型ドレイン領域をそれぞれ示している。
図示された段階に在る半導体装置を製造するま
での工程は通常の技術が適用される。尚、n+
ソース領域5及びn+型ドレイン領域6は例えば
砒素イオンを打込んで形成する。
さて、n+型ソース領域5及びn+型ドレイン領
域6をレーザ・アニールに依り活性化するのであ
るが、そのまま実施したのでは前記した通りアル
ミニウム・ゲート電極4が損傷される。そこで、
本発明では、基板全体を0〔℃〕以下、例えば液
体窒素温度(77〔K〕)に冷却し、それからレー
ザ・ビームLでアニールするものである。
ここで、具体的なデータを例示すると、イオン
注入に関するデータ (1) 厚さ300〔Å〕程度のゲート絶縁膜3をパター
ニングする前に行なう。
(2) 注入イオンは砒素イオンとする。
(3) 注入エネルギは100〔KeV〕である。
(4) ドーズ量は1×1015〔cm-2〕程度とした。
レーザ・アニールに関するデータ (1) レーザはYAGレーザを用いた。
(2) レーザ出力は80〔mW〕である。
(3) 基板温度は77〔K〕にした。等である。
ところで、レーザ・アニールを行う際、基板は
レーザ・アニール装置にセツトするのであるが、
通常、装置内の銅(Cu)からなるブロツク上に
真空チヤツクで吸着される。即ち、ブロツクには
真空ポンプに連結された多数の細孔が形成されて
いて、基板を載置してから真空ポンプを稼動する
ことでブロツク上に吸着・固定するのである。そ
して、本発明を実施するには、前記真空チヤツク
に関する構成に加え、ブロツクに液体窒素を流通
させる為の細孔を別設し、そこに液体窒素を流し
て冷却を行う必要がある。冷却は、ブロツクの大
きさにも依るが、多用されている標準的なブロツ
ク、即ち、直径が約15〔cm〕(6〔吋〕)で、厚さが
4〔cm〕であるものを加工して用いた場合は、基
板の温度を77〔K〕にするのに3〔分〕乃至5〔分〕
程度であり、その温度に達したらレーザ・アニー
ルを行い、それが終わるまでは冷却を継続する。
このようにしてレーザ・アニールを行なつたと
ころ、アルミニウム・ゲート電極4の損傷は全く
発生しなかつた。尚、このような事実からする
と、本発明に依るレーザ・アニールを行つた場
合、アルミニウム・ゲート電極4の温度は450
〔℃〕以下に維持されていたものと考えられる。
ここで、レーザ・アニールを行うに際し、前記
説明したように基板を冷却した場合、及び、冷却
しない場合を比較して説明する。
試料として、厚さ1〔μm〕の二酸化シリコン
絶縁膜上に厚さ1〔μm〕のアルミニウム膜を形
成し、該アルミニウム膜をパターニングして通常
の配線及びパツドを形成し、その上に厚さ1.5〔μ
m〕の燐珪酸ガラス膜、厚さ0.2〔μm〕の二酸化
シリコン絶縁膜(化学気相堆積)、厚さ0.5〔μm〕
の多結晶シリコン膜をそれぞれ形成したものを用
意いし、この試料に、前記同様、77〔K〕に冷却
しつつレーザ・アニールを施したところ、配線及
びパツド共に凹凸やボイドは全く発生しなかつ
た。同じ試料を冷却することなく同様のレーザ・
アニールを施したところ、配線にはボイドが比較
的少なかつたものの凹凸が多発し、また、パツド
は配線のような激しい凹凸は見られなかつたもの
のボイドが多発していた。尚、凹凸が発生するの
は、一旦溶融してから凝固することに依るもので
ある。
このような結果からすると、アルミニウムのよ
うな低融点材料を使用している基板をレーザ・ア
ニールするには、本発明に見られるように、基板
を冷却しつつ実施するのでなければ不可能である
ことが明らかであり、これ等の事実は簡単な実験
で確認することができる。
第2図乃至第4図は本発明の他の実施例を説明
する為の工所要所に於ける半導体装置の要部側断
面説明図であり、この実施例はガラス・フローに
関するものである。
第2図において、11はシリコン半導体基板、
12は二酸化シリコン絶縁膜、13はアルミニウ
ム配線、14は燐硅酸ガラス膜、14Aはコンタ
クト窓をそれぞれ示している。
図示された段階に在る半導体装置を製造するま
での工程は通常の技術が適用される。
さて、第2図に示された半導体装置に於ける燐
硅酸ガラス膜14にレーザ・ビームを照射して熔
融軟化するのであるが、この場合も基板全体を例
えば77〔K〕に冷却する処理を施してから行なう。
このときのレーザ光源としてはガラスに良く吸収
される波長のレーザ光を発生する炭酸ガス
(CO2)レーザを出力50〔W〕にして使用した。
第3図はガラス・フローの処理がなされた後の
半導体装置を表わすものであり、燐硅酸ガラス膜
14の表面は円滑にされている。
この後、例えば蒸着法にてアルミニウム膜を形
成し、これをパターニングして第2層の配線15
を形成する。この状態に在る半導体装置が第4図
に示されている。
以上の説明で判るように、本発明に依れば、不
純物領域の活性化或いはガラス・フローなどの熱
処理をレーザ・ビームや電子ビームなど粒子線で
行うに際し、予め基板全体を液体窒素にて冷却
し、その冷却を粒子線アニールが完了するまで継
続するようにしているので、例えば配線にアルミ
ニウムなどの低融点材料を使用していても、それ
が変形したり、アルミニウムと二酸化シリコンと
が反応するなどの虞はない。尚、前記冷却に媒体
として液体窒素を用いることは、本発明を実施す
るに際して必要とされる冷却温度を充分にクリア
していることは勿論のこと、現在、この種の冷却
媒体としては最も経済的且つ潤沢に供給され得る
ものであると共に安全面でも優れている旨の効果
がある。
【図面の簡単な説明】
第1図は本発明一実施例を説明する為の工程要
所に於ける半導体装置の要部側断面説明図、第2
図乃至第4図は本発明の他の実施例を説明する為
の工程要所に於ける半導体装置の要部側断面説明
図である。 図に於いて、1は基板、2は絶縁膜、3はゲー
ト絶縁膜、4はゲート電極、5はソース領域、6
はドレイン領域である。

Claims (1)

    【特許請求の範囲】
  1. 1 低融点材質の部分を形成後、所定部分の粒子
    線アニールを行うに際して、予め基板全体を液体
    窒素で冷却し、その冷却を前記粒子線アニールの
    開始から完了まで前記低融点材質の部分が溶融す
    る温度以下のそれを維持して継続する工程が含ま
    れてなることを特徴とする半導体装置の製造方
    法。
JP12007080A 1980-08-30 1980-08-30 Manufacture of semiconductor device Granted JPS5745246A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12007080A JPS5745246A (en) 1980-08-30 1980-08-30 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12007080A JPS5745246A (en) 1980-08-30 1980-08-30 Manufacture of semiconductor device

Publications (2)

Publication Number Publication Date
JPS5745246A JPS5745246A (en) 1982-03-15
JPS6333292B2 true JPS6333292B2 (ja) 1988-07-05

Family

ID=14777142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12007080A Granted JPS5745246A (en) 1980-08-30 1980-08-30 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS5745246A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS595624A (ja) * 1982-07-01 1984-01-12 Fujitsu Ltd 半導体装置の製造方法
JP4556520B2 (ja) * 2004-07-12 2010-10-06 ソニー株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JPS5745246A (en) 1982-03-15

Similar Documents

Publication Publication Date Title
JP4295922B2 (ja) 小型集積回路の作製における用途に適したガス浸漬レーザアニーリング方法
JPS6259896B2 (ja)
US4404735A (en) Method for manufacturing a field isolation structure for a semiconductor device
JP3277533B2 (ja) 半導体装置の製造方法
KR19990022636A (ko) 얕은 깊이의 접합부 형성 방법
JPS6063926A (ja) 半導体装置の製造方法
US3600797A (en) Method of making ohmic contacts to semiconductor bodies by indirect ion implantation
EP0045593B1 (en) Process for producing semiconductor device
JP2016046480A (ja) 半導体装置の製造方法
JPS6333292B2 (ja)
JPH10335657A (ja) 半導体装置の製造方法
JP2014175421A (ja) ゲッタリング半導体ウエハおよびその製造方法
US6952269B2 (en) Apparatus and method for adiabatically heating a semiconductor surface
JPS6250972B2 (ja)
JPS633447B2 (ja)
JPS63314862A (ja) 薄膜トランジスタの製造方法
JPH0677155A (ja) 半導体基板の熱処理方法
JP4556520B2 (ja) 半導体装置の製造方法
JPWO2018179798A1 (ja) 半導体装置の製造方法
JPH01256124A (ja) Mos型半導体装置の製造方法
JPH0586651B2 (ja)
JPH0547978B2 (ja)
JPH0214791B2 (ja)
JP3370029B2 (ja) 半導体装置の作製方法
JP3387862B2 (ja) 半導体装置の作製方法