JPH0691093B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0691093B2 JPH0691093B2 JP28469286A JP28469286A JPH0691093B2 JP H0691093 B2 JPH0691093 B2 JP H0691093B2 JP 28469286 A JP28469286 A JP 28469286A JP 28469286 A JP28469286 A JP 28469286A JP H0691093 B2 JPH0691093 B2 JP H0691093B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- film
- substrate
- alloy
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔概要〕 本発明はアルミニウム（Al）又は他の物質との合金の膜
を、パルス状のエネルギービームを照射して一時溶融
し、これをビアホールに流し込むことによって、ビアホ
ールの埋め込みを行なう半導体装置の製造方法におい
て、 上記照射処理を行なった後に不活性ガス中で熱アニール
を行なうことにより、 基板と前記膜との界面に、上記照射処理によって生ずる
合金層を分解し、除去するようにしたものである。
を、パルス状のエネルギービームを照射して一時溶融
し、これをビアホールに流し込むことによって、ビアホ
ールの埋め込みを行なう半導体装置の製造方法におい
て、 上記照射処理を行なった後に不活性ガス中で熱アニール
を行なうことにより、 基板と前記膜との界面に、上記照射処理によって生ずる
合金層を分解し、除去するようにしたものである。
本発明は半導体装置の製造方法に係り、特にパルス状の
レーザー光によりAl堆積膜を一時溶融して、そのAlをビ
アホール内に埋め込んで基板との接続を行なう半導体装
置の製造方法に関する。
レーザー光によりAl堆積膜を一時溶融して、そのAlをビ
アホール内に埋め込んで基板との接続を行なう半導体装
置の製造方法に関する。
近年、大規模集積回路（LSI）は益々高集積化が要求さ
れるようになっており、そのためコンタクトホール及び
スルーホール（これらを総称してビアホールという）は
アスペクト比（深さ／直径）が高くなってきた。このよ
うに、アスペクト比の高いビアホールを通して基板に電
極を接続したり、上層電極配線膜と下層電極配線膜との
接続を行なうためには、より確実に接続を行なうことが
必要とされる。
れるようになっており、そのためコンタクトホール及び
スルーホール（これらを総称してビアホールという）は
アスペクト比（深さ／直径）が高くなってきた。このよ
うに、アスペクト比の高いビアホールを通して基板に電
極を接続したり、上層電極配線膜と下層電極配線膜との
接続を行なうためには、より確実に接続を行なうことが
必要とされる。
第２図（最終図）は従来の半導体装置の製造方法の一例
の構造断面図を示す。第２図（Ａ）において、シリコン
（Si）基板１上にSiO2の層間絶縁膜２が形成されてい
る。層間絶縁膜２の所定位置には、コンタクトホール３
が穿設されている。
の構造断面図を示す。第２図（Ａ）において、シリコン
（Si）基板１上にSiO2の層間絶縁膜２が形成されてい
る。層間絶縁膜２の所定位置には、コンタクトホール３
が穿設されている。
この層間絶縁膜２上に、電極配線膜としてAl堆積膜４が
スパッタや蒸着等の方法を用いて堆積され、コンタクト
ホール３を通してSi基板１に接続される。
スパッタや蒸着等の方法を用いて堆積され、コンタクト
ホール３を通してSi基板１に接続される。
しかし、コンタクトホール３のアスペクト比が高くなる
につれて、第２図（Ａ）に示す如く、所謂シャドー効果
によって、Al堆積膜３はコンタクトホール３の側壁には
殆ど堆積されなくなり、Si基板１との接続不良を生じ易
く、また抵抗の増加をもたらす。同様に、多層Al配線構
造では、スルーホールを介して行なわれる上層Al配線膜
と下層Al配線膜との接続も、断線，抵抗の増加など、信
頼性の低下をもたらす。
につれて、第２図（Ａ）に示す如く、所謂シャドー効果
によって、Al堆積膜３はコンタクトホール３の側壁には
殆ど堆積されなくなり、Si基板１との接続不良を生じ易
く、また抵抗の増加をもたらす。同様に、多層Al配線構
造では、スルーホールを介して行なわれる上層Al配線膜
と下層Al配線膜との接続も、断線，抵抗の増加など、信
頼性の低下をもたらす。
この問題を解決するため、従来、Al堆積膜４の上方から
パルス状のレーザー光を照射し、これによりAl堆積膜４
を一時溶融して、そのAlをコンタクトホール３内に流し
込むようにしていた。これにより、第２図（Ｂ）に示す
如く、コンタクトホール３はAlで埋め込まれ、コンタク
トホール３のアスペクト比が高くてもAl堆積膜４とSi基
板１との電気的接続が、確実に行なわれる。
パルス状のレーザー光を照射し、これによりAl堆積膜４
を一時溶融して、そのAlをコンタクトホール３内に流し
込むようにしていた。これにより、第２図（Ｂ）に示す
如く、コンタクトホール３はAlで埋め込まれ、コンタク
トホール３のアスペクト比が高くてもAl堆積膜４とSi基
板１との電気的接続が、確実に行なわれる。
しかるに、上記の従来方法はSi基板１とAl堆積膜４との
界面に、第２図（Ｂ）に示す如く、Al-Si合金層５が形
成されてしまう。
界面に、第２図（Ｂ）に示す如く、Al-Si合金層５が形
成されてしまう。
このAl-Si合金層５はSi基板１内でＰ型として働くの
で、特にＮチャンネルMOS形電界効果トランジスタのド
レインやソースなどのn+拡散層に対してAl電極配線を行
なう場合に不都合を生ずるという問題点があった。ま
た、Al-Si合金層５により抵抗が増加するという問題点
もあった。
で、特にＮチャンネルMOS形電界効果トランジスタのド
レインやソースなどのn+拡散層に対してAl電極配線を行
なう場合に不都合を生ずるという問題点があった。ま
た、Al-Si合金層５により抵抗が増加するという問題点
もあった。
本発明は上記の点に鑑みて創作されたもので、基板と電
極膜との界面に生ずる合金層を分解，除去するようにし
た、半導体装置の製造方法を提供することを目的とす
る。
極膜との界面に生ずる合金層を分解，除去するようにし
た、半導体装置の製造方法を提供することを目的とす
る。
本発明の半導体装置の製造方法は、エネルギービームを
堆積膜に照射することによって一時溶融されたアルミニ
ウム又はアルミニウムと他の物質との合金を、ビアホー
ルに流し込んでこれを埋め込むことにより、電極配線を
行なう半導体装置の製造方法であって、照射処理を行な
われた半導体装置に対して、不活性ガス中で熱アニール
を行なう構成としたものである。
堆積膜に照射することによって一時溶融されたアルミニ
ウム又はアルミニウムと他の物質との合金を、ビアホー
ルに流し込んでこれを埋め込むことにより、電極配線を
行なう半導体装置の製造方法であって、照射処理を行な
われた半導体装置に対して、不活性ガス中で熱アニール
を行なう構成としたものである。
絶縁膜には予めビアホールが穿設されており、その絶縁
膜上にアルミニウム（Al）又はAlと他の物質との合金か
らなる堆積膜が、蒸着，スパッタ等により堆積されてい
る。この半導体装置の堆積膜にパルス状のエネルギービ
ーム（例えばレーザービーム）を照射すると、堆積膜が
一時溶融し、溶融したAl又は合金がビアホール内に流れ
込むため、ビアホール内がAl又は合金で埋め込まれ、こ
れにより電極配線が絶縁膜を介して行なわれる。
膜上にアルミニウム（Al）又はAlと他の物質との合金か
らなる堆積膜が、蒸着，スパッタ等により堆積されてい
る。この半導体装置の堆積膜にパルス状のエネルギービ
ーム（例えばレーザービーム）を照射すると、堆積膜が
一時溶融し、溶融したAl又は合金がビアホール内に流れ
込むため、ビアホール内がAl又は合金で埋め込まれ、こ
れにより電極配線が絶縁膜を介して行なわれる。
しかる後に、上記の照射処理が行なわれた半導体装置に
対して、不活性ガス中で熱アニールを行なうと、上記照
射処理によってSi基板とビアホール内のAl又は合金との
界面に生じたAl-Si合金層中のSiが、Si基板側へ析出
し、固相エピタキシャル成長する。
対して、不活性ガス中で熱アニールを行なうと、上記照
射処理によってSi基板とビアホール内のAl又は合金との
界面に生じたAl-Si合金層中のSiが、Si基板側へ析出
し、固相エピタキシャル成長する。
第１図は本発明になる半導体装置の製造方法の一実施例
の各製造過程における構造断面図を示す。同図中、第２
図と同一構成部分には同一符号を付してある。第１図
（Ａ）において、膜厚１μｍ程度の層間絶縁膜２には、
例えば直径１μｍ程度のコンタクトホール３が穿設され
ている。また、層間絶縁膜２上の堆積膜４は膜厚が１μ
ｍ程度に形成されている。
の各製造過程における構造断面図を示す。同図中、第２
図と同一構成部分には同一符号を付してある。第１図
（Ａ）において、膜厚１μｍ程度の層間絶縁膜２には、
例えば直径１μｍ程度のコンタクトホール３が穿設され
ている。また、層間絶縁膜２上の堆積膜４は膜厚が１μ
ｍ程度に形成されている。
まず、積層膜４の上面に、第１図（Ａ）に６で示す如
く、ArFエキシマレーザー光がエネルギー密度7J/cm2で
１ショット照射される。これにより、堆積膜４が一時溶
融し、第２図（Ｂ）に示す如く、溶融したAlがコンタク
トホール３内に流れ込んでこれを充満し、かつ、堆積膜
４の表面が平坦化される。また、このときSi基板１とAl
との界面にAl-Si合金層５が生ずることは前記した通り
であるが、その厚さ（深さ）は、約0.1μｍ程度とな
る。
く、ArFエキシマレーザー光がエネルギー密度7J/cm2で
１ショット照射される。これにより、堆積膜４が一時溶
融し、第２図（Ｂ）に示す如く、溶融したAlがコンタク
トホール３内に流れ込んでこれを充満し、かつ、堆積膜
４の表面が平坦化される。また、このときSi基板１とAl
との界面にAl-Si合金層５が生ずることは前記した通り
であるが、その厚さ（深さ）は、約0.1μｍ程度とな
る。
しかる後に、この照射処理の施された半導体装置７をア
ニール装置により、熱アニール処理を行なう。すると、
Al-Si合金層５中のSiがSi基板１側へ析出して、固相エ
ピタキシャル成長が行なわれるので、Al-Si合金層５中
のSiが分解される。本発明者の試作実験結果によれば、
上記の照射条件で形成された合金層５は、３％H2−N2の
不活性ガス中で500℃,1時間の熱アニールによって除去
されることが確認された。
ニール装置により、熱アニール処理を行なう。すると、
Al-Si合金層５中のSiがSi基板１側へ析出して、固相エ
ピタキシャル成長が行なわれるので、Al-Si合金層５中
のSiが分解される。本発明者の試作実験結果によれば、
上記の照射条件で形成された合金層５は、３％H2−N2の
不活性ガス中で500℃,1時間の熱アニールによって除去
されることが確認された。
この熱アニール処理により、第１図（Ｃ）に示す如く、
Al堆積膜４とSi基板１との界面には８で示す如く、Al-S
i合金層が存在しない半導体装置９が得られる。
Al堆積膜４とSi基板１との界面には８で示す如く、Al-S
i合金層が存在しない半導体装置９が得られる。
なお、上記の熱アニール条件はレーザー光の照射条件に
対応させて変える必要があり、例えばレーザー光のエネ
ルギー密度を実施例の場合よりも高くしたときは、Al-S
i合金層５の深さが大となる（例えば10J/cm2で照射する
と深さは約0.2μｍとなる）ので、熱アニールの温度を5
00℃より高くするか、アニール時間を１時間より長くす
る必要がある。
対応させて変える必要があり、例えばレーザー光のエネ
ルギー密度を実施例の場合よりも高くしたときは、Al-S
i合金層５の深さが大となる（例えば10J/cm2で照射する
と深さは約0.2μｍとなる）ので、熱アニールの温度を5
00℃より高くするか、アニール時間を１時間より長くす
る必要がある。
なお、上記の説明ではコンタクトホール３内にAlを充満
させるように説明したが、電極配線となる堆積膜の材質
としては、Alに１％程度のSiや銅（Cu）などを混入した
Al合金でもよい。また、上層配線膜と下層配線膜との間
をスルーホールを通して接続する場合も、上記のレーザ
ー光照射処理を行なうと、下層配線膜の近傍のSi基板上
とAlとの間でAl-Si合金層が生ずることも極く稀ではあ
るが起り得るので、このような場合にも本発明を適用す
ることができる。
させるように説明したが、電極配線となる堆積膜の材質
としては、Alに１％程度のSiや銅（Cu）などを混入した
Al合金でもよい。また、上層配線膜と下層配線膜との間
をスルーホールを通して接続する場合も、上記のレーザ
ー光照射処理を行なうと、下層配線膜の近傍のSi基板上
とAlとの間でAl-Si合金層が生ずることも極く稀ではあ
るが起り得るので、このような場合にも本発明を適用す
ることができる。
更に、堆積膜を一時溶融するために照射するのは、レー
ザー光に限定されるものではなく、例えば電子ビーム，
イオンビーム等のエネルギービーム（輻射線）であれば
よい。
ザー光に限定されるものではなく、例えば電子ビーム，
イオンビーム等のエネルギービーム（輻射線）であれば
よい。
上述の如く、本発明によれば、照射処理によってSi基板
とビアホール内のAl又は合金との界面に生じたAl-Si合
金層中のSiを、不活性ガス中での熱アニール処理によっ
てSi基板側へ析出するようにしたので、Al-Si合金層を
分解し、除去することができ、これによりＮチャンネル
MOS形電界効果トランジスタのn+拡散層に対するAl電極
配線も支障なく確実に行なえ、また抵抗が増加すること
を抑えることができ、信頼性の高い半導体装置を製造す
ることができる等の特長を有するものである。
とビアホール内のAl又は合金との界面に生じたAl-Si合
金層中のSiを、不活性ガス中での熱アニール処理によっ
てSi基板側へ析出するようにしたので、Al-Si合金層を
分解し、除去することができ、これによりＮチャンネル
MOS形電界効果トランジスタのn+拡散層に対するAl電極
配線も支障なく確実に行なえ、また抵抗が増加すること
を抑えることができ、信頼性の高い半導体装置を製造す
ることができる等の特長を有するものである。
第１図は本発明方法の一実施例を示す構造断面図、 第２図は従来方法の一例を示す構造断面図である。 図中において、 １はシリコン（Si）基板、 ２は層間絶縁膜、 ３はコンタクトホール、 ４はAl堆積膜、 ７は照射処理が行なわれた半導体装置、 ８はAl-Si界面、 ９は熱アニール処理が行なわれた半導体装置である。
Claims (1)
- 【請求項１】絶縁膜（２）上のアルミニウム又はアルミ
ニウムと他の物質との合金からなる、堆積膜（４）にパ
ルス状のエネルギービームを照射して該堆積膜（４）を
一時溶融し、該溶融された該アルミニウム又は該合金
を、該絶縁膜（２）に穿設されたビアホール（３）に流
し込んで該ビアホール（３）を埋め込むことにより、電
極配線を行なう半導体装置の製造方法であって、 該照射処理を行なわれた半導体装置（７）に対して、不
活性ガス中で熱アニールを行なうことを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28469286A JPH0691093B2 (ja) | 1986-11-28 | 1986-11-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28469286A JPH0691093B2 (ja) | 1986-11-28 | 1986-11-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63137455A JPS63137455A (ja) | 1988-06-09 |
| JPH0691093B2 true JPH0691093B2 (ja) | 1994-11-14 |
Family
ID=17681739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28469286A Expired - Lifetime JPH0691093B2 (ja) | 1986-11-28 | 1986-11-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0691093B2 (ja) |
-
1986
- 1986-11-28 JP JP28469286A patent/JPH0691093B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63137455A (ja) | 1988-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5380678A (en) | Bilayer barrier metal method for obtaining 100% step-coverage in contact vias without junction degradation | |
| JPH02504092A (ja) | 積層回路における層間導電路の製造 | |
| US5288664A (en) | Method of forming wiring of semiconductor device | |
| JP2547935B2 (ja) | 半導体集積回路の相互接続構造の形成方法 | |
| JPH09186103A (ja) | 金属配線の構造及びその形成方法 | |
| JPH08330427A (ja) | 半導体素子の配線形成方法 | |
| JPH0691093B2 (ja) | 半導体装置の製造方法 | |
| JPH06314690A (ja) | 半導体装置及びその製造方法 | |
| JPH09186161A (ja) | 半導体装置のはんだバンプ形成方法 | |
| JPH06333874A (ja) | 半導体装置の製造方法 | |
| JP3325629B2 (ja) | 半導体装置の製造方法 | |
| JPH02241032A (ja) | 配線形成方法 | |
| JP2000269214A (ja) | 半導体装置及びその製造方法 | |
| JPH01120035A (ja) | 半導体装置及びその製造方法 | |
| JP3337758B2 (ja) | 半導体装置の製造方法 | |
| KR940005707B1 (ko) | Al전극 배선의 평탄화 방법 | |
| JPH04298029A (ja) | 半導体装置の製造方法 | |
| JPH02215131A (ja) | 半導体装置の製造方法 | |
| JPS6410937B2 (ja) | ||
| JPH05217940A (ja) | 半導体装置の製造方法 | |
| JP2790156B2 (ja) | 半導体装置の製造方法 | |
| JPH06169020A (ja) | 半導体装置の製造方法 | |
| JPS6248898B2 (ja) | ||
| JPH03131029A (ja) | Ａｌ電極配線の平坦化方法 | |
| JPH06216260A (ja) | 半導体装置およびその製造方法 |