KR100363410B1 - 상호접속용도전링크제조방법 - Google Patents

상호접속용도전링크제조방법 Download PDF

Info

Publication number
KR100363410B1
KR100363410B1 KR1019960704917A KR19960704917A KR100363410B1 KR 100363410 B1 KR100363410 B1 KR 100363410B1 KR 1019960704917 A KR1019960704917 A KR 1019960704917A KR 19960704917 A KR19960704917 A KR 19960704917A KR 100363410 B1 KR100363410 B1 KR 100363410B1
Authority
KR
South Korea
Prior art keywords
conductive
link
conductive material
materials
energy
Prior art date
Application number
KR1019960704917A
Other languages
English (en)
Other versions
KR970701928A (ko
Inventor
조셉 비이. 번스테인
Original Assignee
메사추세츠 인스티튜트 오브 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/209,997 external-priority patent/US5861325A/en
Priority claimed from US08/320,925 external-priority patent/US5940727A/en
Priority claimed from US08/370,004 external-priority patent/US5585602A/en
Application filed by 메사추세츠 인스티튜트 오브 테크놀로지 filed Critical 메사추세츠 인스티튜트 오브 테크놀로지
Publication of KR970701928A publication Critical patent/KR970701928A/ko
Application granted granted Critical
Publication of KR100363410B1 publication Critical patent/KR100363410B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H01L23/5254—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Laser Beam Processing (AREA)

Abstract

도전 링크는 특히 금속 비-도전 재료 예를들면 실리콘으로된 유리 재료에 의해 분리된 도전 재료 사이에 제공된다. 바람직한 실시예에서 단일 펄스의 레이저 에너지는 기계적인 스트레인을 만들어내기 위하여 적어도 하나의 도전 재료에 인가되고, 상기 스트레인은 도전 재료 사이에 연장되는 적어도 하나의 피슈를 제공하기 위하여 비-도전 재료의 갈라진 틈을 형성한다. 레이저 에너지 펄스는 도전 재료 사이에 도전 링크를 제공하기 위하여 적어도 하나의 도전 재료를 그러한 피슈에 흐르게 한다. 바람직하게 상기 비-도전 재료는 층사이의 인터페이스가 피슈를 제어하도록 층에 형성된다.

Description

상호 접속용 도전 링크 제조 방법
본 발명은 상호 접속 도전 링크 제조 방법, 특히 2개의 도전 재료 사이에 비-도전 재료를 가지며 상기 2개의 도전 재료 사이에 도전 링크를 제공하기 위한 특이한 공정에 관한 것이다.
예를들면 프로그램 가능한 논리 게이트 어레이에서 사용되는 상호 접속된 도전 엘리먼트의 구성은 선택된 도전 엘리먼트 사이에서 도전 링크 또는 통로 형성을 요구하고, 선택된 도전 엘리먼트 사이에서 상대적으로 낮은 저항을 만든다. 그러한 낮은 도전 링크 제조 방법은 전기 또는 레이저 링킹 및 커팅(cutting) 공정중 하나를 사용하여 발전되었다.
상기 후자 레이저 공정은 어떤 응용에 대해 바람직하다. 왜냐하면 그들은 영구 링크를 제공하고 칩 상에 프로그래밍 와이어 또는 고전압 스위칭을 요구하지 않기 때문이다. 프로그램 가능한 레이저 기술은 만약 링크 장치 자체가 충분히 작다면 전기적인 기술보다 높은 수행 및 보다 큰 링크 밀도를 제공하는 전위를 가진다. 궁극적으로 최소 사이즈 레이저 링크는 2개 와이어의 단순한 교차가 될것이다. 그러나 현재까지 있어서, 그러한 링크를 제공하기 위한 성공적인 공정은 존재하지 않는다. 어떤 링크 기술을 사용할 때 제 1차 관심은 절연체에 금속 라인에 대해 표준 공정을 사용하는 능력이다. 특히, 부가적인 단계를 사용할 필요성없이 표준 실리콘으로된 MOS 공정을 사용하여 레이저 재구성이 가능한 엘리먼트를 통합하는 능력을의미한다. 실리콘 확산을 이용하는 도전 링크를 만드는 측면 링크는 마수하라 등의 미국 특허 제 4, 455, 495호 및 1990 6, 26일에 F.M 로더스 등에 의해 출원된 미국 특허 제 4, 937, 475호 등에 공개된 CMOS 공정과 호환성을 이룩하기 위하여 꽤 오랬동안 사용되었다. 이러한 기술은 레이저를 기판에 포커스 하고 높은 저항성을 갖기 위하여 넓은 영역을 요구한다.
최근의 다른 바람직한 기술은 여러 가지 레벨에서 금속 층을 상호 접속하기 위한 레이저 링크 처리를 사용하는 것이 제안되었다. 그러한 기술의 하나는 1992, 12, 24일에 출원된 슈 등의 미국 특허 제 5, 166, 556호에 공개되었고, 상기 특허에서 레이저 빔은 링크가 하부 티타늄 층과 접촉할 위치에서 상부 티타늄 금속 층에 인가된다. 레이저 전력은 전기적으로 도전 회로로 작동 하는 티타늄 층 사이에 도전 합성물을 만들기 위하여 티타늄 층 및 중간 실리콘 이산화물 절연 층 사이에서 화학 환원 반응을 야기하기 위하여 충분한 레벨로 공급된다. 그러한 기술은 부가적으로 비-표준 공정 단계를 요구하고 높은 저항 링크를 만들어내고 그래서 낮은 수행이 발생된다.
1989, 3, 7일에 라펠 등에 의해 출원된 미국 특허 번호 제 4, 810, 663호는 확산 장벽 층은 각 금속 층과 절연 층 사이에 놓여있고 상기 링크 영역은 상대적으로 오랜 시간 동안(예를들면 상대적으로 긴 펄스 폭)으로 낮은 전력 레이저에 노출되고, 그것은 요구된 도전 링크를 형성하기 위하여 상기 금속을 확산 및 절연 층과 합금된다. 그러한 기술은 상부 층에 개구부를 형성하기 위하여 상대적으로 정교한 확산 장벽/절연 구조를 사용하는 상대적으로 긴 레이저 진력 펄스 출력을 요구하고, 상기 에너지를 요구된 합금을 만들기 위하여 장벽 및 절연 층에 인가되게 한다.
그러한 기술은 1987, 1, 13일에 J.I 라펠 등에 출원된 미국 특허 제 4, 636, 404호에 공개된 것과 근본적으로 동일한 표면 및 평면을 양 금속 사이에 측면 링크를 제공하기 위하여 제안되었다. 다시 상대적으로 긴 펄스는 상기 금속을 알루미늄으로 도핑된 실리콘 링크를 형성하기 위하여 금속 사이의 일반적인 영역에 인가된다.
1993, 웨이퍼 수치 통합 IEEE 국제 회의에서 M. 버너스 등의 최근 논문 "하이브리드 ASIC용 상호 접속 합금의 레이저퍼스날이제이션(Laserpersonalization)"에서, 레이저 빔은 링크 영역에 개구부를 형성하기 위하여 상부 금속 층을 통하여 홀을 형성하도록 충분한 전력을 제공하는데 사용된다. 고 에너지 밀도의 멀티플 레이저 펄스는 개구부를 형성하고 금속 엘리먼트 사이에 절연 층을 제거하기 위하여 사용된다. 멀티플 펄스는 크래터(crater)의 벽을 따라서 확산되는 녹은 알루미늄을 만들어내고, 상기 그래커는 절연 층이 개구부 아래에서 제거될 때 형성된다. 크래터 벽을 따라서 흐르는 그러한 알루미늄은 상부 및 하부 알루미늄 층 사이에 관-모양의 알루미늄 접촉 몸체를 만들어낸다.
1989 마이크로 회로 제조를 위하여 광 마이크로식각 및 계측학에서 로우리온-마틴 등의 명칭" 집적 회로의 재구성을 위한 레이저 프로그램 가능한 바이아스"에서 상기 버너스 등에 의해 공개된 것과 유사한 작동을 수행하는 기술을 공개하고 상기 특허의 개구부는 상대적으로 높게 집중된 레이저 빔의 멀티플 펄스를 사용하여 직경에서 보다 작게 만들어진다.
어떤 2개의 금속 층 사이에 링크 구조를 만드는 레이저 링크 공정을 만드는 것이 바람직하고, 상기 링크 구조는 표준 MOS 공정과 호환되고 높은 수행(낮은 저항성) 및 높은 밀도(적은 영역) 링크을 제공하는 방법으로 제조될 수 있다. 그러한 공정은 상대적으로 낮은 레이저 전력을 사용해야 하고 자체 포함된 링크에 링크 영역의 주변 손상이 낮게 제공되어 한다.
본 발명의 실시예에 따라서, 링킹 공정에서 에너지 발생 장치 예를들면 레이저는 링크되는 2개의 도전 재료의 적어도 하나에 단일 펄스의 충분한 에너지를 인가하고, 상기 도전 재료의 적어도 하나에서 기계적인 응력(strain)을 만들기 위하여 도전 재료 사이에 비-전도성 재료를 갖는다. 생성된 기계적인 응력은 도전 재료 사이에 연장되는 적어도 하나의 피슈(fissure)를 제공하기 위하여 비-도전 재료의 갈라진 틈을 형성한다. 에너지 발생 장치에 의해 제공된 단일 에너지 펄스는 도전 재료의 적어도 하나의 일부분을 적어도 하나의 피슈에 흐르게하고 상기 도전 재료 사이에 적어도 하나의 도전 링크을 제공하게 한다. 대부분의 경우에, 효율적인 피슈는 도전 재료의 적어도 하나의 일 포인트 또는 근처로부터 다른 도전 재료로 연장된다.
바람직하게도 비-도전성 재료는 실리콘 산화물 또는 실리콘 질화물과 같은 유전체로된 실리콘이다. 피슈 및 도전 링크는 바람직하게 1 마이크로 주울보다 적은 에너지 펄스 및 1 마이크로세칸드보다 적은 펄스 주기로 얻어질 수 있다. 대부분 바람직한 펄스 주기는 1내지 10나노세칸드의 범위이다.
바람직한 실시예에서, 제 1 및 제 2 도전 재료는 근본적으로 동일 평면에 놓여진 금속이고 피슈는 제 1 및 제 2 도전 재료 사이에 일반적으로 측방으로 연장된다. 층 사이의 인터페이스는 상기 층에서 도전 재료를 형성함으로서 갈라진 틈을 제어할 수 있다. 상기 갈라진 틈은 인터페이스에 따라서 형성되거나 인터페이스에 의해 제한될 수 있다. 바람직하게도, 부드러운 재료 상에 단단한 재료의 인터페이스는 도전 재료 상의 일 레벨에 제공된다.
본 발명의 다른 실시예에서, 상부 금속 층은 요구된 링크 영역에서 미리 형성된 개구부를 형성하기 위하여 비-도전 재료 상에 증착된다. 단일 펄스의 에너지는 상기 기술된 유전체 또는 절연 재료의 갈라진 틈을 형성하는 요구된 기계적인 응력을 만들어내기 위하여 링크 영역에서 하부 금속 재료에 효율적으로 인가되도록 사용될 수 있다. 본 발명의 다른 실시예에서, 만약 미리 형성된 개구부가 상부 금속 층에 사용되다면, 단일 레이저 펄스의 에너지는 상부 금속 층을 통하여 개구부를 형성하지 않고 상부 금속 층 안에 크래커를 만들기 위하여 요구된 화학 반응 또는 요구된 합금 또는 유전체의 요구된 제거를 제공하기 위하여 사용될 수 있다. 따라서, 미리 형성된 개구부는 갈라진 틈 또는 화학 환원 반응 공정, 합금 공정 또는 링크 측에서 제거된 유전체에 형성된 크래커의 금속 흐름으로부터 형성될 수 있다. 어떤 경우에는 미리 형성된 개구부는 금속 엘리먼트 사이에서 유전체 재료의 갈라진 틈을 요구하지 않는다.
본 발명의 바람직한 실시예에 따라서, 제 1의 미리 형성된 도전 엘리먼트의 제 1패턴 및 제 2도전 엘리먼트의 제 2 패턴은 기판 상에 제공되고 측방 도전 링크는 다수의 요구된 도전 통로를 제공하기 위하여 제 1 및 제 2 도전 엘리먼트의 선택된 하나 사이에서 단일 레벨로 형성된다. 본 명세서에 사용된 바와같이, 용어 "레벨"은 동일 레벨에 있는 링크에 포함된 엘리먼트의 표면이 엘리먼트 자체가 동일 평면 표면 상에 형성 또는 증착되었든지간에 근본적으로 동일 레벨에 있는 실시예를 포함하기 위한 것이다. 본 발명의 실시예의 하나는 예를들면 도전 엘리먼트의 제 1패턴은 제 1레벨에 형성되고, 한편 제 2패턴의 제 2도전 엘리먼트는 2개의 레벨에서 도전 엘리먼트의 부분을 갖고, 상기 2개의 레벨에서 제 1부분은 제 1도전 엘리먼트와 동일한 레벨에 있고 다른 부분은 제 1레벨 아래의 다른 제 2레벨에 있다. 측방 도전 링크는 동일 레벨에 있는 제 1도전 엘리먼트의 선택된 하나와 제 2도전 엘리먼트 부분의 선택된 하나 사이의 단일 레벨에서 형성된다. 다른 실시예에서 도전 엘리먼트의 제 1 및 제 2패턴은 전부다 동일 레벨에 형성되고 측방 링크는 그러한 레벨에서 형성된다. 부가적으로, 필요할 때 적절한 커트는 그렇게 형성된 도전 통로를 분리하기 위하여 만들어질 수 있다.
본 발명은 아래의 도면을 참조로 더 상세히 기술될 수 있다.
제 1도는 도전 링크가 만들어지는 전형적인 영역을 나타내는 본 발명의 한 실시예의 평면도;
제 2도는 제 1도에 도시된 링크 영역의 라인 1-2을 따라서 절단된 단면도;
제 3도는 도전 링크가 본 발명에 따라서 제조된 영역을 나타내는 본 발명의 다른 실시예의 단면도;
제 4도는 측방 도전 링크가 일반적으로 동일 평면에 있고 금속 엘리먼트 사이에 만들어지는 영역을 나타내는 본 발명의 다른 실시예의 단면도;
제 5도는 도전 링크가 본 발명에 따라서 제공된 제 4도의 영역의 단면도;
제 6도는 합금 또는 금속 층 사이에서 유전체의 화학 반응을 이용한 영역을 나타내는 본 발명의 다른 실시예의 단면도;
제 7도는 도전 링크가 상기 금속 층 사이의 유전체 재료에서 크래커를 형성함으로서 제공되는 영역을 나타내는 본 발명의 다른 실시예의 단면도;
제 8도는 측방 도전 링크가 제공되는 본 발명의 다른 실시예의 단면도;
제 9도는 측방 링크가 제공된 제 8도 실시예의 단면도;
제 10도는 측방 도전 링크가 제공된 본 발명의 다른 실시예의 단면도;
제 11도는 측방 링크가 제공된 제 9도 실시예의 단면도;
제 12도는 측방 도전 링크가 제공된 본 발명의 다른 실시예의 단면도;
제 13도는 측방 링크가 제공된 제 12도 실시예의 단면도;
제 14도는 링크 및 커트가 요구된 도전 링크를 형성하기 위하여 제공될 수 있는 전형적인 도전 엘리먼트의 패턴을 나타내는 도면;
제 15도는 제 14도 패턴의 일 부분의 수직 단면도;
제 16도는 본 발명의 기술을 사용하여 제 14도의 패턴에 형성된 전형적인 도전 통로를 나타내는 도면;
제 17도는 링크 및 커트가 요구된 도전 통로를 형성하기 위하여 제공될 수 있는 전형적인 도전 엘리먼트의 다른 패턴을 나타내는 도면;
제 18도는 본 발명의 기술을 사용하여 제 17도의 패턴에 형성된 전형적인 도전 통로를 나타내는 도면;
제 1도 및 제 2도에 도시된 바와 같이, 금속 엘리먼트(10)의 형태로 하부 도전 재료는 일반적으로 금속 엘리먼트(12)의 형태로 상부 도전 재료에 대해 하부 레벨의 제 1평면(11)에 놓여지고, 상기 금속 엘리먼트(12)는 일반적으로 금속 엘리먼트(10) 상의 제 2평면(13)에 놓여진다. 특히 바람직한 실시예에서, 유리 유전체와 같은 비-도전(절연) 재료(14)는 효율적으로 금속 엘리먼트(10, 12)를 밀봉하고 층(14A)을 그러한 엘리먼트 사이에 제공한다. 본 발명의 공정의 바람직한 실시예에서, 미리 형성된 개구부(15)는 요구된 링크 영역에서 금속 엘리먼트(12)에 제공된다. 금속 엘리먼트 및 절연 재료는 추가 유리 또는 다른 적절한 기판 재료와 같은 적절한 기판(16) 상에 지지된다. 금속 엘리먼트(10, 12) 사이에 전기적인 도전 링크를 제공하는 것이 바람직하다.
제 3도에 도시된 링크 영역은 하부 금속 층(10)이 폭이 상부 금속 층(12)의 폭과 공동으로 연장된 것을 제외하고 제 1도 및 제 2도에 기술된 것과 유사하다.
제 3도에서 기술된 에너지 발생 장치 즉 레이저와 같은(도면에 특별히 도시되지 않았음) 것은 제 3도의 구조에서 화살표(17)에 의해 표시된 레이저 에너지를 인가하기 위하여 링크 영역 위에 배치된다. 아래에 더 상세히 기술될 것이지만 그러한 레이저 에너지는 단일 펄스 에너지가 인가된다. 그렇게 인가된 단일 펄스 에너지는 금속 엘리먼트(10, 12)의 한쪽 또는 양쪽이 가열되도록 충분한 에너지 레벨에 있고, 따라서 기계적인 응력이 만들어지고 양쪽 엘리먼트는 과장되게 열적으로 연장된 부분(10A, 12A)에 도시된 봐와 같이 에너지가 인가된 부분에서 열적으로 확장되게 한다.
기계적인 응력은 특히 영역(14)에서 하나 이상의 피슈(18)를 만들기 위하여 유리 유전체 재료(14)의 갈라진 틈을 형성한다. 그렇게 만들어진 피슈는 재료(14) 전체에 연장될 수 있고 하나 이상의 피슈는 금속 엘리먼트(12)에서 금속 엘리먼트(10)까지 연장되고 정상적으로 전형적인 피슈(18A)에 의해 도시된 바와같이, 금속 엘리먼트(12)의 적어도 하나의 엣지(19)에 또는 근처의 위치로부터 연장된다. 레이저 에너지는 금속을 적어도 하나의 금속층 예를들면 낮은 녹는 점을 갖는 층으로부터 다른 층을 접촉하기 위하여 그러한 층으로부터 피슈로 흐르게 한다. 유사한 피슈 및 층(10) 및 층(12) 사이에 적어도 하나의 도전 링크은 제 2도의 진형적인 도전 링크(18A)에 의해 도시된 바와같이 제 1도 및 제 2도의 구조에서 만들어질 수 있다.
본 발명의 특히 바람직한 실시예에서, 제 3도에 도시된 링크에 사용된 예를들면, 연속 파장 아르곤 이온 레이저는 적절한 전기-광학 셔터, 셔트 구동 회로, 관련된 광학 엘리먼트를 통하여 4㎛ × 4㎛의 영역 면적 및 2㎛ × 2㎛의 개구부 면적을 갖는 링크 영역에 인가된다. 그러한 구조 및 작동은 선행 기술에 잘 공지되어있다. 실리콘 산화물 유전체 층에 의해 분리된 금속 층은 상기 금속 층 사이에 0.75㎛ 두께의 층을 갖는다. 약 1.0 와트의 단일 레이저 출력 전력에 의해 생성된 레이저는 약 1마이크로세칸드(㎲)에서 약 34㎲까지의 펄스 폭을 갖는다. 상기 셔트는 전체 전력의 약 10%에서 90% 사이의 즉 약 200 나노세칸드(ns)의 레이저 전력 상승 및 하강 시간을 제공하기 위하여 정렬된다. 레이저 출력 펄스는 약 1.0마이크로미터(㎛)의 1/e 반지름을 만드는 현미경 대물 렌즈을 통하여 최소 빔 직경을 제공하기 위하여 형성된다.
그러한 펄스 진폭의 단일 펄스가 하나 이상 만족스러운 도전 링크를 만드는 높은 가능성 즉 상기 실시예에서 거의 50링크의 하나 이하의 실패율 제공하기 위하여 발견되었다. 더욱이 링크 확률 및 도시된 구조에 적절하게 보이는 약 1 내지 3마이크로세칸드 사이의 펄스 폭에서 어떤 중요한 개선을 제공하는 펄스 진폭의 증가는 더 이상 나타나지 않는다. 필요한 에너지 량은 거의 1μ주울이었다. 어떤 경우에, 갈라진 틈 및 요구된 금속 흐름을 야기 하기 위하여 충분한 에너지를 제공하는 한 심지어 적은 펄스 폭 즉 약 1나노세칸드(ns)보다 큰 펄스가 사용될 수 있는 것으로 믿어진다.
더욱이, 상기 언급한 특정 실시예에서, 하나 이상의 단일 펄스를 사용하여 하나 이상의 도전 링크 형성 가능성을 개선 시키는 것이 나타나지 않고 만약 단일 펄스가 적어도 하나의 링크를 만드는데 실패했다면, 부가적인 펄스의 사용은 그렇게 되지 않는다는 것이 발견되었다.
상기 언급한 특정 실시예에서, 요구된 도전 링크을 형성하기 위하여 하나 이상의 피슈에 약 0.5에서 1.0와트 범위의 레이저 출력 전력을 제공하는 것이 충분한 것으로 발견되었다. 예를들면, 0.72 와트의 피크 레이저 출력 와트는 1마이크로세칸드(㎲)의 펄스 진폭을 사용하여 1021 링크의 98.2%의 출력이 산출된다. 사용된 전력이 2㎲에서 3㎲의 펄스 진폭을 사용하여 0.6에서 0.72와트까지 변할 때, 링크 확률의 차이는 상대적으로 중요하게 않게 보인다. 추가 개선은 제 1도 및 제 2도의구성의 측정을 통하여 생길 것이고, 예를들면 4㎛ × 4㎛의 링크 영역 또는 더 적게 제공하기 위하여 10000당 1의 링크보다 적은 실패율이 이룩되어야 한다.
비록 레이저가 바람직한 에너지 소스일지라도, 열 확장을 야기하기 위하여 충분한 열에너지를 도전 엘리먼트에 공급하는 다른 에너지 소스도 사용될 수 있다. 예를들면, 본 발명은 전압 프로그램 가능한 환경에서 실행될 수 있다. 심지어 레이저와 같은 방사 에너지 소스가 사용될 때, 넓은 범위의 파장이 사용될 수 있다. 도전 링크에 의해 흡수된 에너지 만이 필요하다. 흡수는 알루미늄 층 상에 얇은 티타늄을 제공하듯이 도전 금속 층을 처리함으로서 강화될 수 있다.
비록 링크의 갈라진 틈 모드를 유지하기 위하여 넓은 범위의 에너지 및 펄스 기간이 사용될지라도, 너무 많지 않는 에너지가 인가되는 것이 중요하다. 만약 너무 많은 에너지가 인가되면, 링크가 절연층의 제거 및 상기 결과로 크래커의 벽을 따라서 녹은 금속의 흐름으로부터 여전히 발생될 수 있다. 그러나 그러한 공정은 구조의 상부 패시베이션 층의 손상하는 단점을 가진다.
상부 및 하부 금속 층 사이의 수직 링크를 제공하기 위하여 상기 유전체를 갈라지게 하는 기술이 제 4도 및 제 5도에 도시된 동일 평면에 놓이는 금속 엘리먼트 사이에 수평, 측방 링크를 만들기 위하여 사용될수 있다. 한 쌍의 분리된 금속 엘리먼트(20, 21)는 유전체(예를들면 실리콘으로된 유리 또는 폴리머) 재료(22)에 밀봉된다. 레이저 에너지 펄스(25)는 상기 금속 사이의 영역(23)에 인가된다. 레이저 펄스는 금속 엘리먼트에서 기계적인 응력을 발생하여 상기 금속 엘리먼트는 확장된 영역(20A, 21A)에 의해 도시된 바와같이 인접 영역(23)의 코너에서 집중된 응력을 제공하기 위하여 확장되는 경향이 있다. 그러한 확장은 하나 이상 피슈를 만들기 위하여 유전체재료(22)의 갈라진 틈이 형성되고, 상기 피슈의 적어도 하나는, 바람직한 피슈(24)에 도시된 바와 같이, 하나의 금속 엘리먼트(20)에서 다른 금속 엘리먼트(21) 까지 확장될 것이다. 상기 금속의 적어도 하나로부터 금속은, 바람직한 피슈(24A)에 의해 도시된 바와 같이, 금속(20, 21) 사이에 도전 링크를 형성하기 위하여 적어도 하나의 피슈를 통하여 흐르는 경향이 있을 것이다.
측방 링크는 수직 링크에 대해 여러 가지 장점을 갖고 있다. 제 1-3도의 윈도우 수직 링크로 예를들면 레이저 스폿 크기는 상부 금속 층에 의해 일차적으로 흡수되지 않고 윈도우를 통과하기 위하여 제한되어야한다. 더욱이 레이저 위치의 허용 오차는 상부 층의 방사를 피하기 위하여 더 중요하다. 측방 링크로서, 상기 스폿은 갭의 양 측방에 열을 가열하기 위하여 충분히 넓어야한다. 더욱이 금속이 열적으로 도전성 이기 때문에, 상기 스폿 크기는 갭 크기보다 상당히 클 수 있다. 따라서 상기 갭 오차는 레이저빔 직경 및 위치의 상당한 허용 오차로서 리소그래피적(lithographically)으로 가능한한 적게 만들 수 있기 때문에 측방 접근은 더 측정가능하다. 더욱이 측방 링크는 금 속의 단일 레벨을 요구하는 평면 패널 디스플레이와 같은 응용에 특히 적절하다.
본 발명의 다른 실시예는, 제 8도 및 제 9도에 도시된, 실질적으로 동일 평면에 놓이는 금속 엘리먼트 사이에 수평 또는 측방 링크에 또한 사용될 수 있다. 본 명세서에 나타난 바와같이, 한 쌍의 분리된 금속 엘리먼트(40, 41)는 제 1유전체(예를들면 실리콘 산화 유리 또는 폴리머) 재료(42) 및 상기 제 1유전체재료(42) 상에 제 2유전체(예를들면 실리콘 질화물 유리 또는 폴리머) 재료(43)에 삽입된다. 따라서 인터페이스는 유전체 재료의 인접한 표면에서 형성되고 상기 인터페이스의 일 부분(44)는 금속 엘리먼트(40, 41) 사이에 형성된다. 하나 이상의 레이저 펄스(45) 형태의 에너지는 일반적으로 금속 엘리먼트 단부에 인가되도록 금속 엘리먼트(40, 41)사이의 영역(46)에 인가된다.
유전체 재료의 기계적인 응력 특성은 다르고 금속 엘리먼트의 열 확장 계수는 유전체 재료의 열 확장 계수보다 상대적으로 높다. 따라서 그러한 에너지가 인가될 때, 열 에너지는 금속 엘리먼트에 흡수되고 상기 금속 엘리먼트가 연장되어 기계적인 응력을 만들어내고 영역(46)의 낮은 코너인 응력 집중 포인트에서 응력이 집중되는 경향을 갖는다.
제 9도에 도시된 바와 같이, 유전체 재료는 상당히 확장되지 않기 때문에, 금속 엘리먼트의 확장은 하나의 금속 엘리먼트에서 다른 금속 엘리먼트로 확장되는 피슈를 만들기 위하여 인터페이스에서 분리된 유전체 재료의 인테페이스(44)에서 갈라진 틈을 형성한다. 상기 금속의 적어도 하나로부터 녹은 금속은 금속(40, 41) 사이에서 측방 도전 링크를 형성하기 위하여 상기 피슈(47)를 통하여 흐른다.
특정 실시예에서, 제 8도 및 제 9도를 참조로 기술된 본 발명의 기술에 따라서, 측방 링크는 다이오드 여기 Q- 스위치 레이저를 사용하여 알루미늄 엘리먼트 사이에서 형성되고, 상기 다이오드 여기 Q- 스위치 레이저는 에너지 공급 소스로서 지정된 캘리포니아 마운테인비우의 스펙트라(Spectra) 피직스(Physics) 레이저 다이오드 시스템 회사의 모델 7000 시리즈로 팔리고 만들어진다. 약 0.5오옴에서 약5.5오옴까지의 유용한 링크 저항의 범위에서 야기된 약 400nJ에서 펄스 에너지로 제공된 레이저는 약 1.0㎛로 분리된 알루미늄 합금 엘리먼트 사이에 30, 000 링크 이상으로 형성한다.
알루미늄, 또는 알루미늄 합금은 포함된 금속 엘리먼트로서 사용하기에 적절한 것으로 발견된 한편, 예를들면 구리 또는 구리 합금과 같은 상대적으로 높은 열 확장 계수를 갖는 어떤 다른 금속 재료도 또한 사용될 수 있다.
서로 다른 기계적인 응력 특성을 갖는 2개의 유전체 재료는 상기 실시예에 기술된 한편, 상기 재료는 인터페이스가 재료 사이에 형성되도록 상기 층에 증착되는 한, 동일 유전체 재료는 유전체 층(42, 43)에 사용될 수 있다. 동일 유전체 재료가 사용될 때, 요구된 측방 피슈를 형성하기 위하여 인터페이스(44)에서 갈라진 틈이 발생되는 경향이 있다.
제 8도 및 제 9도에 도시된 상기 유전체 인터페이스가 금속 엘리먼트의 인접한 낮은 표면에 인접하는 한편, 상기 인터페이스는 금속 엘리먼트의 상부 표면에 인접하도록 정렬될 수 있고 또는 상부 및 하부 표면사이에 정렬된다. 피슈의 갈라진 틈 및 형성은 금속 엘리먼트(40, 41) 사이의 요구된 측방 도전 링크를 제공하기 위하여 그러한 측방 구조에 발생될 수 있다.
더욱이 제 8도 및 제 9도는 단일 인터페이스를 형성하기 위하여 2개의 유전체 재료의 사용한 것을 나타내는 한편, 한 쌍의 인터페이스(44, 49)는 제 10도 및 제 11도에 도시된 바와같이, 3층의 유전체 재료를 사용하여 형성될 수 있다. 상기 유전체는 2개의 인터페이스가 영역(46)에 분명히 형성되는 한, 상기 유전체는 서로로부터 다르거나 또는 실질적으로 동일 할 수 있다. 그러한 접근에서 레이저 에너지의 응용은 하나가 다른 인터페이스에서 형성되기 전에 피슈를 하나의 인터페이스에서 형성되게 할 수 있다. 예를들면 피슈(50)은 제 11도에 도시된 바와 같이, 보다 낮은 인터페이스(44)에서 응력 집중 포인트로부터 피슈의 형성에 우선하여 금속 엘리먼트의 상부 코너에서 스트레스 집중 포인트로부터 상부 인터페이스(49)에 형성될 수 있다. 따라서 피슈(50)은 피슈(47)의 형성을 참조로 상기 기술된 방법과 동일한 방법으로 금속 엘리먼트(40, 41)사이에 도전 링크를 생성할 것이다.
추가 실시예는 제 12도 및 제 13도에 기술되어 있고, 금속 엘리먼트의 상부 표면에 인접한 유전체 인터페이스를 형성하는 대신에, 제 10도에 기술되었듯이 유전체 재료(43)은 그러한 레벨에서 인터페이스(51)을 형성하기 위하여 그러한 상부 표면 상의 한 레벨에서 유전체(48)에 증착된다. 에너지가 일반적으로 영역(46)에 특히 금속 엘리먼트(40, 41)의 대향하는 단부에 인가될 때, 기계적인 응력은 응력 집중 포인트 예를들면 금속 엘리먼트 상부 층에 만들어지고, 상부 코너로부터 인터페이스(51)의 레벨까지 확장되는 피슈(52)를 생성하는 유전체 재료(48)의 갈라진 틈을 형성하고, 인터페이스(51)에 그리고 아래의 영역에 한정될 수 있다. 그러한 인터페이스에서 갈라진 틈은 특히 인터페이스(51)의 영역에 및 근처에서 피슈(52)의 형성을 강화하기 위하여 발생하는 경향이 있다. 따라서 금속은 금속 엘리먼트(40, 41) 사이에 측방 도전 링크를 형성하기 위하여 그러한 피슈로 흐른다.
상부 층(43)은 층(48)보다 단단한 재료가 되는 것이 바람직하다. 예를들면층(43)은 실리콘 질화물(Si3N4)이 될 수 있고 층(48)은 실리콘 산화물(SiO2)이 될 수 있다. 단단한 재료에 형성된 갈라진 틈은 인접한 부드러운 재료를 통하여 계속되는 경향이 있다는 것은 다층 재료의 특성이다. 반면, 부드러운 재료에 개시되는 파손은 제 13도에 도시된 단단한 재료에 의해 나타나는 경향이 있다. 그래서 부드러운 재료 위의 보다 단단한 재료의 사용은 링크(52)의 수직적인 확장 및 층(48)에 개시된 다른 파손을 제한하는 경향이 있다. 사실, 이러한 특징은 도전 링크(52)는 인터페이스(51)에 미치지 않는 장점이 있다.
본 발명의 다른 실시예에서, 상부 금속 층에 미리 형성된 바와같이 미리 형성된 개구부의 사용은 유전체 재료의 갈라진 틈을 요구할 필요없이 상부 금속 층 및 하부 금속 층사이에 도전 링크의 형성을 제한 할 것이다. 그러한 미리 형성된 개구부를 사용하는 것은 링크 영역에 더 효율적으로 레이저 빔 에너지를 포커스 시키는 경향이 있다. 제 6도에 도시된 바와같이, 상부 금속 엘리먼트(30) 및 하부 금속 엘리먼트(31)은 유전체 재료(32)에 의해 밀봉되고, 전체구조는 유전체 기판(33) 상에 배치된다. 개구부(34)는 어떤 에너지의 인가에 우선하여 금속 엘리먼트(30)에 수행된다. 개구부(34)의 영역에 인가된 단일 펄스 레이저 전력(35)은 그러한 영역 근처에 금속을 유전체 영역으로 흐르게 하고 유전체 재료와 합금하게 하고, 상기 언급한 바와 같이 영역(36)에서 유전체 재료와 화학 환원 반응을 만들기 위하여 사용되는 경향이 있다. 그러한 합금 및 화학 반응 공정은 유전체 재료를 금속(30, 31) 사이에 도전 링크를 형성하고 도전성이 되도록 한다. 수행된 개구부가 사용되었기 때문에, 상대적으로 낮은 레이저 전력의 단일 펄스는 레이저 에너지가 합금 또는 요구된 화학 반응 공정에 제공하기 위해 충분해야 하는 선행기술 시스템과 반대로 사용될 수 있고, 그 공정은 상부 금속 엘리먼트(30)의 개구부를 형성하는 경향이 있다.
선택적으로, 만약 합금 또는 화학 반응 공정이 사용되지 않았다면, 그러한 미리 형성된 개구부는 크래커(37)을 형성하기 위하여 레이저 금속 층을 노출하는 개구부 아래의 영역에서 그러한 재료를 제거하기 위하여 유전체 재료에서 더 효율적으로 포커스 되는 레이저 에너지를 허용한다. 레이저 에너지는 제 7도에 도시된 봐와 같이 엘리먼트(30, 31)로부터의 상기 금속을 그렇게 형성된 크래커의 측방을 따라서 흐르게 한다.
제 14도 및 제 15도는 본 발명의 실시예를 기술하고 제 1패턴의 제 1도전 엘리먼트(110)는 유전체 기판(112)의 제 1레벨에서 형성된다. 2개의 도전 엘리먼트(110)은 제 4도에 도시된 바와 같이, 동일 방향을 따라서 연장되고, 서로 각각 실질적으로 평행하다. 제 14도는 그러한 패턴의 전체 어레이를 대표적인 부분을 도시하고, 상기 대표적인 부분은 기판의 한 엣지(112A)를 따라서 형성되고, 한편 전체 어레이는 도면에서 화살표(113)로 표시된 방향으로 연장된다. 특히 기술된 실시예에서, 제 2패턴의 제 2도전 엘리먼트(14)는 제 1도전 엘리먼트(110)의 방향에 일반적으로 수직적인 방향으로 연장되고, 그것의 각각의 부분(114A)는 제 1레벨(111)의 아래의 제 2레벨(115)에 놓인다. 제 2 도전 엘리먼트(114)의 부분(114B)는 제 1도전 엘리먼트(110)와 동일한 레벨(111)에 있고, 부분(114A) 및부분(114B)는 레벨(111) 및 (115)사이에 연장되는 적절한 측방에서 수행된 수직 바이아스(116)에 의해 상호 접속된다(제 15도). 바람직한 실시예에서 기술된 바와 같이, 제 2도전 엘리먼트(114)는 상대적으로 높은 밀도의 엘리먼트를 제공하고 아래에 언급된 바와 같이 도전 엘리먼트의 "커트"를 더 쉽게하기 위하여 제 2레벨(115)에서 지그 재그 구성으로 형성된다. 기술된 실시예에서 기술된 부분(114B)는 인접한 도전 엘리먼트(110)의 부분에 평행한 제 1레벨(111)에서 도전 부분 또는 탭을 효율적으로 제공한다.
제 14도 및 제 15도에 기술된 특정 구성을 사용하여, 예를들면 다수의 도전 통로는 선택된 하나의 도전 엘리먼트 사이의 동일 레벨(111)에서 적절한 측방 도전 링크를 만들므로서 요구된 대로 형성될 수 있고, 만약 필요하다면, 선택된 하나의 도전 엘리먼트의 선택된 영역에서 적절한 커트를 만들므로서 형성될 수 있다.
도전 통로 형성의 바람직한 실시예는 제 16도에 기술되고, 도면에 형성된 영역에 의해 도시된 도전 통로는 화살표(125)에 의해 기술된 포인트 사이에 형성되도록 제 2도전 엘리먼트(114)의 제 1도전 엘리먼트(110) 및 인접한 탭 부분(114B) 사이에 형성된다. 부가적으로, 커트는 형성될 수 있는 다른 도전 통로로부터 그러한 통로를 절연 시키기 위하여 인접한 제 1도전 엘리먼트(110)의 영역에 만들어진다. 도전 엘리먼트(110)과 동일 레벨에서 탭 부분(114B)을 사용하는 2개의 측방 링크(120, 121)는 형성된 통로의 신뢰성 및 전류 운반 용량을 증가하기 위하여 도전 통로의 여분을 제공한다. 선택적으로, 오직 단일 엘리먼트 탭 부분(114B)이 이용될 수 있고 제 16도에 도시된 바와같이 탭 부분과 관련된 것은 오리지날 형태로부터 제거될 수 있고, 그것은 도전 엘리먼트는 기판 상에 더 조밀하게 배치될 수 있다. 그러나, 그러한 경우에 여분 링크(120) 및 (121)은 증가된 밀도는 얻어지는 반면, 신뢰성의 감소를 희생시켜 형성될 수 없다.
화살표(126) 사이에 그늘진 영역에 의해 도시된 다른 바람직한 실시예는 제 16도에 기술되고, 측방 링크(127, 128)는 제 1도전 엘리먼트(110) 및 제 2도전 엘리먼트(114)의 인접 부분(114B) 사이에서 동일한 레벨(111)에서 형성된다. 바람직한 커트는 형성될 수 있는 다른 도전 통로부터 도전 통로를 절연하기 위하여 제 1도전 엘리먼트(110)의 영역(129)에서 만들어진다.
상기 언급한 도전 통로는 단지 실시예이고 기판에서 제 1 및 제 2패턴에서 형성된 도전 엘리먼트의 전체 배열에서 다수의 다른 도전 통로를 형성하기 위하여 다른 적절한 링크 및 커트가 어떻게 사용될 수 있는 지에 대한 설명으로부터 선행기술과 명백할 것이다.
본 발명의 추가 실시예는 제 17도에 기술되어 있고, 포함된 도전 엘리먼트의 제 1패턴 및 제 2 패턴은 기판의 동일 레벨에서 놓여진다. 그래서, 제 1패턴의 제1도전 엘리먼트는 동일 방향에 일반적으로 배치되고 및 2패턴의 제 제 2도전 엘리먼트(141)는 각 패턴의 도전 엘리먼트가 인터디지탈 방식으로 정렬되도록 일반적으로 동일 방향에 놓여지도록 동일 레벨에 배치된다. 선택된 하나의 도전 엘리먼트(140, 141) 사이에 적절한 측방 링크는 요구된 바와 같이 다수의 도전 통로를 형성하기 위하여 동일 레벨에 형성될 수 있고, 적절한 커트는 서로 각각으로부터 절연하기 위하여 또한 만들어질 수 있다. 예를들면 제 18도에 도시된 바와 같이, 적절한 링크(142, 143)는 화살표(145) 사이에 그림자진 영역에 의해 도시된 도전 통로를 제공하기 위하여 동일 레벨에 제공되고, 반면 적절한 링크(146, 147)는 화살표(149) 사이에 그림자진 영역에 의해 도시된 도전 통로를 제공하기 위하여 동일 레벨에 형성된다. 영역(150, 151, 152, 153 및 154)에서 도시된 적절한 커트는 서로 각각으로부터 그러한 통로를 차단하기 위하여 제공된다. 제 17도 및 제 18도는 도전 엘리먼트(140, 141) 패턴의 전체 어레이 오직 일 부분만 기술하고, 다수의 도전 통로는 측방 링크가 서로 각각으로부터 통로를 절연하기 위하여 요구된 동일 레벨 및 적절한 커트를 사용하도록 형성될 수 있는 상기 기술로부터 선행 기술과 명백할 수 있을 것이다.
상기 기술된 본 발명의 특정 실시예가 바람직한 한편, 본 발명의 정신 및 범위 내에서 변형할 수 있다. 그래서, 본 발명은 첨부된 청구범위에 의해 한정된 것을 제외하고 특정 실시예에 기술된 것이 제한되게 설명되지 않는다.

Claims (19)

  1. 제 1도전 재료 및 제 2도전 재료 사이에 도전 링크를 제조하기 위한 방법에 있어서,
    상기 제 1도전 및 제 2도전 재료 사이에 비-도전 재료를 배치하는 단계; 및
    상기 제 1 및 제 2 재료중 적어도 하나에 기계적인 응력을 만들도록 상기 제 1 및 제 2도전 재료 중 적어도 하나에 충분한 에너지를 인가하는 단계를 포함하며, 상기 응력은 상기 제1 및 제 2도전 재료 사이에 연장되는 적어도 하나의 피슈를 제공하도록 상기 비-도전 재료를 갈라지게 하고, 상기 에너지는 또한 상기 제 1 및 제 2도전 재료 사이에 도전 링크를 제공하도록 상기 제 1 및 제 2도전 재료 중 적어도 하나의 일 부분이 상기 적어도 하나의 피슈를 흐르게 하는 것을 특징으로 하는 방법.
  2. 제 1항에 있어서,
    상기 적어도 하나의 피슈는 상기 제 1 및 제 2 도전 재료 중 적어도 하나의 에지 또는 그 근방으로부터 상기 제 1 및 제 2도전 재료중 다른 하나로 연장하는 것을 특징으로 하는 방법.
  3. 제 1항에 있어서,
    상기 제 1도전 재료 및 상기 제 2도전 재료는 근본적으로 동일 평면에 놓여있으며 상기 적어도 하나의 피슈는 일반적으로 상기 제 1 및 제 2 재료 사이에서 측방으로 연장하는 것을 특징으로 하는 방법.
  4. 제 1, 제 2 또는 제 3항에 있어서,
    상기 비-도전 재료는 상기 비-도전 재료의 갈라진 틈을 제어하기 위하여 층 사이에 인터페이스를 형성하는 층으로 형성되는 것을 특징으로 하는 방법.
  5. 제 4항에 있어서,
    상기 갈라진 틈은 비-도전 층 사이의 인터페이스를 따라서 형성되는 것을 특징으로 하는 방법.
  6. 제 4항에 있어서,
    상기 단단한 비-도전 재료 층은 부드러운 비-도전 재료 층 위에 형성되는 것을 특징으로 하는 방법.
  7. 제 4항에 있어서,
    상기 인터페이스는 상기 제 1 및 제 2도전 재료 상의 한 레벨에서 형성되는 것을 특징으로 하는 방법.
  8. 제 1, 제 2 또는 제 3항에 있어서,
    상기 제 1도전 재료는 제 1평면에 놓이고 상기 제 2도전 재료는 제 2평면에 놓이며, 상기 적어도 하나의 피슈는 상기 제 1 및 제 2도전 재료 사이에서 일반적으로 수직적으로 연장되며, 상기 방법은 상기 도전 링크가 제조되는 영역에서 상기 상부 도전 재료에 개구부를 미리 형성하고 상기 에너지를 상기 개구부에 제공하는 단계를 포함하는 것을 특징으로 하는 방법.
  9. 제 1, 제 2 또는 제 3항에 있어서,
    상기 비-도전 재료는 실리콘계 절연물질로 구성된 유전체 재료인 것을 특징으로 하는 방법.
  10. 제 1, 제 2 또는 제 3항에 있어서,
    상기 제 1 또는 제 2도전 재료의 충분한 열 확장은 제거됨(ablation)이 없이 갈라진 틈을 형성하도록 충분한 에너지가 인가되는 것을 특징으로 하는 방법.
  11. 제 1, 제 2 또는 제 3항에 있어서,
    상기 제 1 및 제 2도전 재료에 1 마이크로 주울보다 적은 에너지가 흡수되도록 에너지가 1마이크로세칸드보다 적은 펄스로 인가되는 것을 특징으로 하는 방법.
  12. 제 1, 제 2 또는 제 3항에 있어서,
    상기 에너지는 레이저 빔으로서 인가되는 것을 특징으로 하는 방법.
  13. 제 1, 제 2 또는 제 3항에 있어서,
    하나 이상의 도전 통로를 분리하기 위하여 도전 재료에 커트를 형성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  14. 하나 이상의 도전 통로를 갖는 장치에 있어서,
    기판에 미리 형성된 제 1도전 엘리먼트;
    상기 기판에 미리 형성된 제 2도전 엘리먼트; 및
    상기 제 1 및 제 2도전 엘리먼트중 선택된 하나 사이에 형성된 하나 이상의 도전 링크를 포함하며, 상기 하나 이상의 도전 링크는 기계적인 응력으로 유도된 갈라진 틈에 형성되는 것을 특징으로 하는 장치.
  15. 제 15항에 있어서,
    상기 도전 링크는 근본적으로 동일 평면에 놓이는 금속 사이에 형성되고 상기 갈라진 틈은 일반적으로 상기 제 1 및 제 2도전 엘리먼트 사이에서 측방으로 연장되는 것을 특징으로 하는 장치.
  16. 제 16항에 있어서,
    상기 제 1도전 엘리먼트는 상기 기판의 제 1레벨에 있으며;
    상기 제 2도전 엘리먼트의 제 1부분은 상기 기판의 제 2레벨에 있으며 제 2도전 엘리먼트의 제 2부분은 상기 제 1레벨에 있으며, 상기 제 1 및 제 2부분은 미리 형성된 수직 도전 비아에 의해 상호 접속되고,
    상기 하나 이상의 측방 도전 링크는 하나 이상의 도전 통로의 상기 선택된 구성을 제공하기 위하여 상기 선택된 하나의 제1도전 엘리먼트 및 상기 선택된 하나의 제 2도전 엘리먼트 사이의 상기 제 1레벨에 형성되는 것을 특징으로 하는 장치.
  17. 제 14항, 제 15항 또는 제 16항에 있어서,
    상기 하나 이상의 도전 링크는 상기 제 1 또는 제 2도전 재료의 적어도 하나 또는 그 근방으로부터 연장되는 갈라진 틈에서 형성되는 것을 특징으로 하는 장치.
  18. 제 14항, 제 15항 또는 제 16항에 있어서,
    상기 비-도전 재료는 비-도전 재료의 갈라진 틈을 제어하기 위하여 상기 비-도전 층 사이에 인터페이스를 형성하는 층으로서 형성되는 것을 특징으로 하는 장치.
  19. 제 14항, 제 15항 또는 제 16항에 있어서,
    상기 제 1패턴은 제 1평면에 있으며 제 2패턴은 제 2평면에 있으며 적어도 하나의 갈라진 틈은 일반적으로 제 1 및 제 2패턴 사이에 수직적으로 연장되며, 개구부는 도전 링크가 만들어지는 영역에서 상부 도전 재료에서 형성되는 것을 특징으로 하는 방법.
KR1019960704917A 1994-03-10 1995-03-09 상호접속용도전링크제조방법 KR100363410B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US08/209,997 US5861325A (en) 1994-03-10 1994-03-10 Technique for producing interconnecting conductive links
US08/320,925 US5940727A (en) 1994-10-11 1994-10-11 Technique for producing interconnecting conductive links
US08/370,004 1995-01-09
US08/320,925 1995-01-09
US08/370,004 US5585602A (en) 1995-01-09 1995-01-09 Structure for providing conductive paths
US08/209,997 1995-01-09

Publications (2)

Publication Number Publication Date
KR970701928A KR970701928A (ko) 1997-04-12
KR100363410B1 true KR100363410B1 (ko) 2003-02-11

Family

ID=27395435

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960704917A KR100363410B1 (ko) 1994-03-10 1995-03-09 상호접속용도전링크제조방법

Country Status (5)

Country Link
US (2) US6191486B1 (ko)
EP (1) EP0749634A1 (ko)
JP (1) JPH09510320A (ko)
KR (1) KR100363410B1 (ko)
WO (1) WO1995024734A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100494561B1 (ko) * 2002-11-25 2005-06-13 한국전자통신연구원 스위칭 소자 및 이를 구비하는 전자 회로 장치

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7838794B2 (en) * 1999-12-28 2010-11-23 Gsi Group Corporation Laser-based method and system for removing one or more target link structures
US7723642B2 (en) 1999-12-28 2010-05-25 Gsi Group Corporation Laser-based system for memory link processing with picosecond lasers
US20030222324A1 (en) * 2000-01-10 2003-12-04 Yunlong Sun Laser systems for passivation or link processing with a set of laser pulses
US20060141681A1 (en) * 2000-01-10 2006-06-29 Yunlong Sun Processing a memory link with a set of at least two laser pulses
US7671295B2 (en) * 2000-01-10 2010-03-02 Electro Scientific Industries, Inc. Processing a memory link with a set of at least two laser pulses
US6506981B1 (en) * 2000-11-22 2003-01-14 Janusz B. Liberkowski Interconnect structure having fuse or anti-fuse links between profiled apertures
US6777645B2 (en) * 2001-03-29 2004-08-17 Gsi Lumonics Corporation High-speed, precision, laser-based method and system for processing material of one or more targets within a field
US20070173075A1 (en) * 2001-03-29 2007-07-26 Joohan Lee Laser-based method and system for processing a multi-material device having conductive link structures
KR100408418B1 (ko) * 2001-11-22 2003-12-06 삼성전자주식회사 상부 크랙을 방지하고 레이저 빔의 에너지 윈도우를 넓힐수 있는 레이저 링크 구조 및 이를 이용하는 퓨즈박스
US6951995B2 (en) 2002-03-27 2005-10-04 Gsi Lumonics Corp. Method and system for high-speed, precise micromachining an array of devices
US20060000814A1 (en) * 2004-06-30 2006-01-05 Bo Gu Laser-based method and system for processing targeted surface material and article produced thereby
US20060191884A1 (en) * 2005-01-21 2006-08-31 Johnson Shepard D High-speed, precise, laser-based material processing method and system
US8084706B2 (en) * 2006-07-20 2011-12-27 Gsi Group Corporation System and method for laser processing at non-constant velocities
WO2009062061A1 (en) * 2007-11-09 2009-05-14 University Of Virginia Patent Foundation Steerable epicardial pacing catheter system placed via the subxiphoid process

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4240094A (en) 1978-03-20 1980-12-16 Harris Corporation Laser-configured logic array
DE3036869C2 (de) 1979-10-01 1985-09-05 Hitachi, Ltd., Tokio/Tokyo Integrierte Halbleiterschaltung und Schaltkreisaktivierverfahren
US4810663A (en) 1981-12-07 1989-03-07 Massachusetts Institute Of Technology Method of forming conductive path by low power laser pulse
US4585490A (en) 1981-12-07 1986-04-29 Massachusetts Institute Of Technology Method of making a conductive path in multi-layer metal structures by low power laser beam
US4636404A (en) 1982-06-17 1987-01-13 Mass. Institute Of Technology Method and apparatus for forming low resistance lateral links in a semiconductor device
US4631100A (en) 1983-01-10 1986-12-23 Pellegrino Peter P Method and apparatus for mass producing printed circuit boards
US4720470A (en) 1983-12-15 1988-01-19 Laserpath Corporation Method of making electrical circuitry
US4700214A (en) 1983-12-15 1987-10-13 Laserpath Corporation Electrical circuitry
US4751197A (en) * 1984-07-18 1988-06-14 Texas Instruments Incorporated Make-link programming of semiconductor devices using laser enhanced thermal breakdown of insulator
US4912066A (en) 1984-07-18 1990-03-27 Texas Instruments Incorporated Make-link programming of semiconductor devices using laser-enhanced thermal breakdown of insulator
US4665295A (en) * 1984-08-02 1987-05-12 Texas Instruments Incorporated Laser make-link programming of semiconductor devices
US4701860A (en) 1985-03-07 1987-10-20 Harris Corporation Integrated circuit architecture formed of parametric macro-cells
US4667404A (en) 1985-09-30 1987-05-26 Microelectronics Center Of North Carolina Method of interconnecting wiring planes
FR2601500B1 (fr) 1986-07-11 1988-10-21 Bull Sa Procede de liaison programmable par laser de deux conducteurs superposes du reseau d'interconnexion d'un circuit integre, et circuit integre en resultant
JPS6344739A (ja) 1986-08-12 1988-02-25 Fujitsu Ltd 半導体装置の製造方法
US4843034A (en) 1987-06-12 1989-06-27 Massachusetts Institute Of Technology Fabrication of interlayer conductive paths in integrated circuits
US5231050A (en) 1987-07-02 1993-07-27 Bull, S.A. Method of laser connection of a conductor to a doped region of the substrate of an integrated circuit
US4758533A (en) 1987-09-22 1988-07-19 Xmr Inc. Laser planarization of nonrefractory metal during integrated circuit fabrication
US5165166A (en) 1987-09-29 1992-11-24 Microelectronics And Computer Technology Corporation Method of making a customizable circuitry
US4888665A (en) 1988-02-19 1989-12-19 Microelectronics And Computer Technology Corporation Customizable circuitry
US4937475B1 (en) 1988-09-19 1994-03-29 Massachusetts Inst Technology Laser programmable integrated circuit
DE69127143T2 (de) * 1990-06-25 1997-12-18 Matsushita Electronics Corp Kaltkathodenelement
US5166556A (en) 1991-01-22 1992-11-24 Myson Technology, Inc. Programmable antifuse structure, process, logic cell and architecture for programmable integrated circuits
US5166547A (en) 1991-06-05 1992-11-24 International Business Machines Corporation Programmable DCVS logic circuits
US5258643A (en) 1991-07-25 1993-11-02 Massachusetts Institute Of Technology Electrically programmable link structures and methods of making same
US5110754A (en) 1991-10-04 1992-05-05 Micron Technology, Inc. Method of making a DRAM capacitor for use as an programmable antifuse for redundancy repair/options on a DRAM
US5451811A (en) 1991-10-08 1995-09-19 Aptix Corporation Electrically programmable interconnect element for integrated circuits
US5250464A (en) 1992-03-11 1993-10-05 Texas Instruments Incorporated Method of making a low capacitance, low resistance sidewall antifuse structure
US5284788A (en) 1992-09-25 1994-02-08 Texas Instruments Incorporated Method and device for controlling current in a circuit
US5585602A (en) 1995-01-09 1996-12-17 Massachusetts Institute Of Technology Structure for providing conductive paths
US5572050A (en) * 1994-12-06 1996-11-05 Massachusetts Institute Of Technology Fuse-triggered antifuse
US6258633B1 (en) 1995-02-16 2001-07-10 University Of South Florida Laser-programmable interconnect process for integrated circuit chips
US5685602A (en) 1996-06-25 1997-11-11 Williams; Willis Ray Collapsible desk and chair apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100494561B1 (ko) * 2002-11-25 2005-06-13 한국전자통신연구원 스위칭 소자 및 이를 구비하는 전자 회로 장치

Also Published As

Publication number Publication date
US20010001214A1 (en) 2001-05-17
US6541868B2 (en) 2003-04-01
US6191486B1 (en) 2001-02-20
KR970701928A (ko) 1997-04-12
EP0749634A1 (en) 1996-12-27
WO1995024734A1 (en) 1995-09-14
JPH09510320A (ja) 1997-10-14

Similar Documents

Publication Publication Date Title
KR100363410B1 (ko) 상호접속용도전링크제조방법
US6521971B2 (en) Metal fuse in copper dual damascene
TWI422451B (zh) Laser processing method and semiconductor chip
CN101490819B (zh) 极短激光脉冲刻划
JPH061793B2 (ja) 集積回路の相互接続配線網を形成する多層配線導体間をレ−ザプログラミングにより接続する方法およびこの方法を応用して得られる集積回路
US6498056B1 (en) Apparatus and method for antifuse with electrostatic assist
JP4781661B2 (ja) レーザ加工方法
EP0090565B1 (en) Process for selectively cutting an electrical conductive layer by irradiation with an energy beam
EP0083211B1 (en) Semiconductor device with fuse
JP2005019667A (ja) レーザ光線を利用した半導体ウエーハの分割方法
KR940001888B1 (ko) 레이저 용단 퓨즈
US6057221A (en) Laser-induced cutting of metal interconnect
US5288664A (en) Method of forming wiring of semiconductor device
Bernstein et al. Laser energy limitation for buried metal cuts
EP1032040A2 (en) Metal wire fuse structure with cavity
US5920789A (en) Technique for producing interconnecting conductive links
US5861325A (en) Technique for producing interconnecting conductive links
US5940727A (en) Technique for producing interconnecting conductive links
US5235154A (en) Laser removal of metal interconnects
JPH0945782A (ja) 冗長手段を有する半導体装置及びその製造方法
JPS62169348A (ja) 半導体装置
JPS6348838A (ja) 半導体装置の製造方法
JPS63204630A (ja) 配線構造の製造方法
JPS6122652A (ja) 半導体装置
JPH0529464A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20051117

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee