JPS6365648A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPS6365648A JPS6365648A JP21027486A JP21027486A JPS6365648A JP S6365648 A JPS6365648 A JP S6365648A JP 21027486 A JP21027486 A JP 21027486A JP 21027486 A JP21027486 A JP 21027486A JP S6365648 A JPS6365648 A JP S6365648A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- etching
- silicon
- resistivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 67
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 238000005530 etching Methods 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- 239000010703 silicon Substances 0.000 claims abstract description 10
- 230000003287 optical effect Effects 0.000 claims abstract description 7
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 claims abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 230000005284 excitation Effects 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 abstract description 10
- 238000007254 oxidation reaction Methods 0.000 abstract description 10
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 7
- 230000001590 oxidative effect Effects 0.000 abstract description 6
- 239000000377 silicon dioxide Substances 0.000 abstract description 5
- 229910052785 arsenic Inorganic materials 0.000 abstract description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract description 2
- 239000010453 quartz Substances 0.000 abstract description 2
- 229910052681 coesite Inorganic materials 0.000 abstract 4
- 229910052906 cristobalite Inorganic materials 0.000 abstract 4
- 229910052682 stishovite Inorganic materials 0.000 abstract 4
- 229910052905 tridymite Inorganic materials 0.000 abstract 4
- 239000012212 insulator Substances 0.000 abstract 1
- 238000005086 pumping Methods 0.000 abstract 1
- 241000238557 Decapoda Species 0.000 description 15
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 8
- 239000013078 crystal Substances 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- -1 oxygen ions Chemical class 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004016 SiF2 Inorganic materials 0.000 description 1
- 241000700605 Viruses Species 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- ONRPGGOGHKMHDT-UHFFFAOYSA-N benzene-1,2-diol;ethane-1,2-diamine Chemical compound NCCN.OC1=CC=CC=C1O ONRPGGOGHKMHDT-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- MGNHOGAVECORPT-UHFFFAOYSA-N difluorosilicon Chemical compound F[Si]F MGNHOGAVECORPT-UHFFFAOYSA-N 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000001443 photoexcitation Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
５ｏｌ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎ５ｕｌａｔｏｒ）
基板を接着、エッチバック法で形成する際、面指数（１
１１）の低抵抗の珪素（Ｓｉ）基板上に素子形成層（活
性層）としてエビ層を形成し、二酸化珪素（Ｓｉｎ２）
層を介して他の基板に接着し、エビ層をエツチングスト
ッパとし、（１１１） Ｓｉ基板を塩素ガス（Ｃ１ｚ）
の光励起によるエツチングで除去して、（エツチングレ
ート比は数１００）広面積のｓｏｉ基板を得る方法を提
起する。
基板を接着、エッチバック法で形成する際、面指数（１
１１）の低抵抗の珪素（Ｓｉ）基板上に素子形成層（活
性層）としてエビ層を形成し、二酸化珪素（Ｓｉｎ２）
層を介して他の基板に接着し、エビ層をエツチングスト
ッパとし、（１１１） Ｓｉ基板を塩素ガス（Ｃ１ｚ）
の光励起によるエツチングで除去して、（エツチングレ
ート比は数１００）広面積のｓｏｉ基板を得る方法を提
起する。
本発明は広面積で結晶性のよいＳＯｔ基板の製造方法に
関する。
関する。
Ｓｏｌ基板は活性層が絶縁層で分離された基板で、素子
間分離が容易で、寄生容量が小さいため、デバイスの高
集積化、高速化に有利である。
間分離が容易で、寄生容量が小さいため、デバイスの高
集積化、高速化に有利である。
さらに、ＳＯ１基板はＣＭＯＳのラッチアップ現象が発
生しない等の利点があるため、各所で精力的に検討が行
われている。
生しない等の利点があるため、各所で精力的に検討が行
われている。
しかしながら、品質の異なる絶縁層上に単結晶層を形成
することは容易でなく、現状ではまだ良質のＳＯ！基板
の形成は困難な状況である。
することは容易でなく、現状ではまだ良質のＳＯ！基板
の形成は困難な状況である。
従来のＳＯＩ Ｍ板はＳｉ基板を酸化して、その上に非
晶質珪素（Ｑ−５ｌ）、または多結晶珪素（ポリＳｉ）
層を成長し、この層にレーザビーム、または電子ビーム
等を照射しながら走査し、溶融再結晶化して活性層とし
ていたため、結晶性がわるく、かつ広面積の再結晶化は
困難であった。
晶質珪素（Ｑ−５ｌ）、または多結晶珪素（ポリＳｉ）
層を成長し、この層にレーザビーム、または電子ビーム
等を照射しながら走査し、溶融再結晶化して活性層とし
ていたため、結晶性がわるく、かつ広面積の再結晶化は
困難であった。
また、ＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ Ｉｍ
ｐｌａｎｔｅｄＯｘｙｇｅｎ）と呼ばれる方法が検討さ
れている。これは、酸素イオンを基板表面より注入して
基板内部に表面より離れて絶縁層を形成し、この絶縁層
上の表面半導体層を活性層とするもので、そのため活性
層の結晶性、厚さの制御の点で難点がある。
ｐｌａｎｔｅｄＯｘｙｇｅｎ）と呼ばれる方法が検討さ
れている。これは、酸素イオンを基板表面より注入して
基板内部に表面より離れて絶縁層を形成し、この絶縁層
上の表面半導体層を活性層とするもので、そのため活性
層の結晶性、厚さの制御の点で難点がある。
一方、単結晶基板上にエピタキシャル成長した結晶性の
よい活性層を絶縁層を介して他の基板にはりつけて出発
単結晶基板をエッチバックして除去する接着、エッチバ
ック法が活性層の結晶性、面積の点で宥和であるが、エ
ツチングの際に残さなければならない活性層の厚さの制
御が困難である。そのためエツチングストッパーとなる
層が必要となる。
よい活性層を絶縁層を介して他の基板にはりつけて出発
単結晶基板をエッチバックして除去する接着、エッチバ
ック法が活性層の結晶性、面積の点で宥和であるが、エ
ツチングの際に残さなければならない活性層の厚さの制
御が困難である。そのためエツチングストッパーとなる
層が必要となる。
第２図（１）〜（３）は第１の従来例を説明する接着、
エッチバンク法によるＳｏｌ基板の製造方法を示す断面
図である。
エッチバンク法によるＳｏｌ基板の製造方法を示す断面
図である。
第２図（１）において、ｎ ” （１００） Ｓｉ基板
１の上に活性層となるエビＳｉ層２を成長する。 ゛
第２図（２）において、熱酸化によりエビＳｉＦ２の表
面にＳｉ０ｇ層３を形成する。
１の上に活性層となるエビＳｉ層２を成長する。 ゛
第２図（２）において、熱酸化によりエビＳｉＦ２の表
面にＳｉ０ｇ層３を形成する。
つぎに、熱酸化により表面に５ｉＯｚＮ４を形成した他
のＳｉ基板５を用意し、ＳｉＯ□層３と５ｉＯｚ層４を
酸化雰囲気で加熱して接着する。
のＳｉ基板５を用意し、ＳｉＯ□層３と５ｉＯｚ層４を
酸化雰囲気で加熱して接着する。
第２図（３）において、ｎ ” （１００） Ｓｉ基板
１をｔｌＦ ＨＮＯｉ Ｃ１１３ＣＯＯＨ（ＩＩｚ
Ｏ□）系の液を用いてエツチング除去する。
１をｔｌＦ ＨＮＯｉ Ｃ１１３ＣＯＯＨ（ＩＩｚ
Ｏ□）系の液を用いてエツチング除去する。
この場合は、組成比によりｎ ” （１００） Ｓｉ基
板１とエビ５ｉｌ１２のエツチングレート比が小さく、
ウェットエツチングによるため露出したエビ５ｔ１２の
表面は平坦性がわるく波打ち、または表面に傷やスティ
ン膜が生成しやすくなる欠点がある。
板１とエビ５ｉｌ１２のエツチングレート比が小さく、
ウェットエツチングによるため露出したエビ５ｔ１２の
表面は平坦性がわるく波打ち、または表面に傷やスティ
ン膜が生成しやすくなる欠点がある。
第３図（１）〜（３）は第２の従来例を説明する接着、
エッヂバック法によるＳＯｔ基板の製造方法を示す断面
図である。
エッヂバック法によるＳＯｔ基板の製造方法を示す断面
図である。
第３図（１ンにおいて、ｎ“（１００） Ｓｉ基板１の
表面に硼素イオン（Ｂ＋）を注入してｐ″［ＩＡを形成
し、その上にエビＳｉ層２を成長する。
表面に硼素イオン（Ｂ＋）を注入してｐ″［ＩＡを形成
し、その上にエビＳｉ層２を成長する。
第３図（２）において、熱酸化によりエビＳｉ層２の表
面に５ｉＯＪ３を形成する。
面に５ｉＯＪ３を形成する。
つぎに、熱酸化により表面にＳｉＯ□層４を形成した他
のＳｉ基板５を用意し、５ｉＯｚ層３と５ｉＯｚ層４を
酸化雰囲気で加熱して接着する。
のＳｉ基板５を用意し、５ｉＯｚ層３と５ｉＯｚ層４を
酸化雰囲気で加熱して接着する。
第３図（３）において、ｎ”（１００） Ｓｉ基板１を
に０１１、またはエチレンジアミンピロカテコール水溶
液を用いてエツチング除去する。
に０１１、またはエチレンジアミンピロカテコール水溶
液を用いてエツチング除去する。
この場合は、イオン注入により形成されたｐ・層１八が
エツチングストッパとなるが、この層の除去が煩雑であ
り、またＢ原子の拡散係数が大きいため、エビＳｉ層２
への拡散が心配である。
エツチングストッパとなるが、この層の除去が煩雑であ
り、またＢ原子の拡散係数が大きいため、エビＳｉ層２
への拡散が心配である。
第４図＋１１〜（３）は第３の従来例を説明する接着、
エッチバック法によるＳＯＩ ｉ板の製造方法を示す断
面図である。
エッチバック法によるＳＯＩ ｉ板の製造方法を示す断
面図である。
第４図（１１において、ｎ ” （１００） ｓｉｎ板
１の表面に酸素、または窒素イオンを注入して５ｉＯｚ
、または窒化珪素（ＳｔＪ＊）層ＩＢを形成し、その上
にエビ５ｉＷＪ２を成長する。
１の表面に酸素、または窒素イオンを注入して５ｉＯｚ
、または窒化珪素（ＳｔＪ＊）層ＩＢを形成し、その上
にエビ５ｉＷＪ２を成長する。
第４図（２）において、熱酸化によりエビＳｉ層２の表
面にＳｉＯ□層３を形成する。
面にＳｉＯ□層３を形成する。
つぎに、熱酸化により表面にＳｉＯ□層４を形成した他
のＳｉ基板５を用意し、Ｓｉ０ｇ層３とＳｉＯ□層４を
酸化雰囲気で加熱して接着する。
のＳｉ基板５を用意し、Ｓｉ０ｇ層３とＳｉＯ□層４を
酸化雰囲気で加熱して接着する。
第４図（３）において、ｎ ” （１００） Ｓｉ基板
１をｔｌＦ ｌｌＮＯ３系の液を用いてエツチング除
去する。
１をｔｌＦ ｌｌＮＯ３系の液を用いてエツチング除
去する。
この場合は、ＳｉＯ□、またはＳｉ：＋Ｎａ層ＩＢがエ
ツチングストッパとなる。しかしながら、５ｊＯｚ、ま
たはＳｉＪ、層ＩＢ上に成長するエビＳｉ層２の結晶性
がわるい。
ツチングストッパとなる。しかしながら、５ｊＯｚ、ま
たはＳｉＪ、層ＩＢ上に成長するエビＳｉ層２の結晶性
がわるい。
従来の接着法によるＳＯＩ ｉ板の製造方法は、半導体
層の厚さの制御が困難であるか、または半導体層の結晶
性がわるかった。
層の厚さの制御が困難であるか、または半導体層の結晶
性がわるかった。
上記問題点の解決は、面指数（１１１）の珪素よりなる
第１の基板上に、該第１の基板より抵抗率の高い珪素層
をエピタキシ゛ヤル成長し、該珪素層を酸化珪素層を介
して第２の基板に接着し、該第１の基板を塩素ガスの光
励起によるエツチングで除去する半導体基板の製造方法
により達成される。
第１の基板上に、該第１の基板より抵抗率の高い珪素層
をエピタキシ゛ヤル成長し、該珪素層を酸化珪素層を介
して第２の基板に接着し、該第１の基板を塩素ガスの光
励起によるエツチングで除去する半導体基板の製造方法
により達成される。
本発明はＣＩ□ガスの光励起によるＳｉのエツチングに
おいては、ｎ“（１１１） Ｓｔのエツチングレートは
ｎ型、またはｐ型の（１１１）エビＳｉ層より２桁以上
大きいことを利用し、活性層であるエビＳｔ層自体をエ
ツチングストッパとし、短いプロセスで高品位のＳＯＩ
基板を得るものである。
おいては、ｎ“（１１１） Ｓｔのエツチングレートは
ｎ型、またはｐ型の（１１１）エビＳｉ層より２桁以上
大きいことを利用し、活性層であるエビＳｔ層自体をエ
ツチングストッパとし、短いプロセスで高品位のＳＯＩ
基板を得るものである。
第１図（１１〜（３）は本発明を説明する接着、エッチ
バック法によるＳＯＩ基板の製造方法を示す断面図であ
る。
バック法によるＳＯＩ基板の製造方法を示す断面図であ
る。
第１図（１１において、砒素（Ａｓ）をドープした抵抗
率０．００２ΩｃｍＯ） ｎ ”（１１１） Ｓｉ基板
ｌの上に、厚さ〜３μｍで抵抗率１０ｃｍ以上のｎ型、
またはｐ型のエビＳｉ層２を成長する。
率０．００２ΩｃｍＯ） ｎ ”（１１１） Ｓｉ基板
ｌの上に、厚さ〜３μｍで抵抗率１０ｃｍ以上のｎ型、
またはｐ型のエビＳｉ層２を成長する。
第１図（２）において、熱酸化によりエビＳｉ層２の表
面に厚さ〜５００人のＳｉＯ□層３を形成する。
面に厚さ〜５００人のＳｉＯ□層３を形成する。
つぎに、熱酸化により表面に厚さ〜２０００人のＳｉＯ
□Ｎ４を形成した他のＳｉ基板５を用意し、５ｔＯｚ層
３と５ｉＯｚ層４を酸化雰囲気で〜８００℃に加熱して
接着する。
□Ｎ４を形成した他のＳｉ基板５を用意し、５ｔＯｚ層
３と５ｉＯｚ層４を酸化雰囲気で〜８００℃に加熱して
接着する。
この場合、接着前の表面酸化は一方の基板だけでもよい
。
。
第１図（３）において、ｎ ”（１１１） Ｓｉ基板１
を光エッチングによりエツチング除去する。
を光エッチングによりエツチング除去する。
光エツチング条件は、基板の置かれた石英管内にＣｔＺ
ガスを５０ ＳＣＣＭ流して５Ｑ Ｔｏｒｒに減圧し、
基板温度を３００℃に保って、波長２９０〜３７０ｎｍ
の紫外線を０．５−ｃｍ−”照射する。
ガスを５０ ＳＣＣＭ流して５Ｑ Ｔｏｒｒに減圧し、
基板温度を３００℃に保って、波長２９０〜３７０ｎｍ
の紫外線を０．５−ｃｍ−”照射する。
この場合は、ｎ ” （１１１） Ｓｉ基板１とエビ５
ｉｉ２のエツチングレート比が極めて大きく、〜２００
であり、エビＳｉ層２自身がエツチングストッパとして
はたらく。
ｉｉ２のエツチングレート比が極めて大きく、〜２００
であり、エビＳｉ層２自身がエツチングストッパとして
はたらく。
以上詳細に説明したように本発明によるＣ１．ガスの光
励起によるエツチングでは、高抵抗のエビＳｉ層と低抵
抗基板のエツチングレート比を大きくとれ、エビＳｉ層
自身がエツチングストッパとして用いることができる。
励起によるエツチングでは、高抵抗のエビＳｉ層と低抵
抗基板のエツチングレート比を大きくとれ、エビＳｉ層
自身がエツチングストッパとして用いることができる。
従って、低抵抗基板に厚さの不均一があっても、エビＳ
ｉ層の成長を制御することにより所望の厚さで均一な活
性層をもち、かつ結晶性のよいＳＱ！基板を製造できる
。
ｉ層の成長を制御することにより所望の厚さで均一な活
性層をもち、かつ結晶性のよいＳＱ！基板を製造できる
。
第１図（１）〜（３）は本発明を説明する接着、工・フ
チバンク法によるＳｏ１基板の製造方法を示す断面図、
第２図（１）〜（３）は第１の従来例を説明する接着、
エッチバック法によるｓｏｒ基板の製造方法を示す断面
図、 第３図（１１〜（３）は第２の従来例を説明する接着、
エッチバック法によるＳＯＩ基板の製造方法を示す断面
図、 第４図（１）〜（３）は第３の従来例を説明する接着、
エッチバンク法によるＳＯ１基板の製造方法を示す断面
図である。 図において、 １は低抵抗のｎ ”（１１１） Ｓｔ基板、２はｎ型、
またはｐ型のエビｓｉＮ、 ３．４は５ｉＯｚ層、 木登日月を説日月する断面図 第 １ 口へ Ａ康ダ・１の断面図（１） 異２ 口 従４５イ’７＝ｊのｌ［ｌｌｌ１！（２）偽３図
チバンク法によるＳｏ１基板の製造方法を示す断面図、
第２図（１）〜（３）は第１の従来例を説明する接着、
エッチバック法によるｓｏｒ基板の製造方法を示す断面
図、 第３図（１１〜（３）は第２の従来例を説明する接着、
エッチバック法によるＳＯＩ基板の製造方法を示す断面
図、 第４図（１）〜（３）は第３の従来例を説明する接着、
エッチバンク法によるＳＯ１基板の製造方法を示す断面
図である。 図において、 １は低抵抗のｎ ”（１１１） Ｓｔ基板、２はｎ型、
またはｐ型のエビｓｉＮ、 ３．４は５ｉＯｚ層、 木登日月を説日月する断面図 第 １ 口へ Ａ康ダ・１の断面図（１） 異２ 口 従４５イ’７＝ｊのｌ［ｌｌｌ１！（２）偽３図
Claims (1)
- 面指数（１１１）の珪素よりなる第１の基板上に、該第
１の基板より抵抗率の高い珪素層をエピタキシャル成長
し、該珪素層を酸化珪素層を介して第２の基板に接着し
、該第１の基板を塩素ガスの光励起によるエッチングで
除去することを特徴とする半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61210274A JPH0669085B2 (ja) | 1986-09-05 | 1986-09-05 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61210274A JPH0669085B2 (ja) | 1986-09-05 | 1986-09-05 | 半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6365648A true JPS6365648A (ja) | 1988-03-24 |
| JPH0669085B2 JPH0669085B2 (ja) | 1994-08-31 |
Family
ID=16586676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61210274A Expired - Lifetime JPH0669085B2 (ja) | 1986-09-05 | 1986-09-05 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0669085B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4983538A (en) * | 1987-11-20 | 1991-01-08 | Fujitsu Limited | Method for fabricating a silicon carbide substrate |
| US5013681A (en) * | 1989-09-29 | 1991-05-07 | The United States Of America As Represented By The Secretary Of The Navy | Method of producing a thin silicon-on-insulator layer |
| EP0488642A2 (en) * | 1990-11-28 | 1992-06-03 | Shin-Etsu Handotai Company Limited | Method for controlling thickness of single crystal thin-film layer on soi substrate |
| US5185286A (en) * | 1990-09-28 | 1993-02-09 | Nippon Steel Corporation | Process for producing laminated semiconductor substrate |
| US5213986A (en) * | 1992-04-10 | 1993-05-25 | North American Philips Corporation | Process for making thin film silicon-on-insulator wafers employing wafer bonding and wafer thinning |
| US5238865A (en) * | 1990-09-21 | 1993-08-24 | Nippon Steel Corporation | Process for producing laminated semiconductor substrate |
| US7927975B2 (en) | 2009-02-04 | 2011-04-19 | Micron Technology, Inc. | Semiconductor material manufacture |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5451388A (en) * | 1977-09-29 | 1979-04-23 | Cho Lsi Gijutsu Kenkyu Kumiai | Method of producing semiconductor |
| JPS5967634A (ja) * | 1982-10-09 | 1984-04-17 | Mitsubishi Electric Corp | 半導体装置の加工方法 |
| JPS6041229A (ja) * | 1983-08-17 | 1985-03-04 | Fujitsu Ltd | 半導体装置の製造方法及びその製造装置 |
| JPS61183940A (ja) * | 1985-02-08 | 1986-08-16 | Toshiba Corp | 半導体装置の製造方法 |
-
1986
- 1986-09-05 JP JP61210274A patent/JPH0669085B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5451388A (en) * | 1977-09-29 | 1979-04-23 | Cho Lsi Gijutsu Kenkyu Kumiai | Method of producing semiconductor |
| JPS5967634A (ja) * | 1982-10-09 | 1984-04-17 | Mitsubishi Electric Corp | 半導体装置の加工方法 |
| JPS6041229A (ja) * | 1983-08-17 | 1985-03-04 | Fujitsu Ltd | 半導体装置の製造方法及びその製造装置 |
| JPS61183940A (ja) * | 1985-02-08 | 1986-08-16 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4983538A (en) * | 1987-11-20 | 1991-01-08 | Fujitsu Limited | Method for fabricating a silicon carbide substrate |
| US5013681A (en) * | 1989-09-29 | 1991-05-07 | The United States Of America As Represented By The Secretary Of The Navy | Method of producing a thin silicon-on-insulator layer |
| US5238865A (en) * | 1990-09-21 | 1993-08-24 | Nippon Steel Corporation | Process for producing laminated semiconductor substrate |
| US5185286A (en) * | 1990-09-28 | 1993-02-09 | Nippon Steel Corporation | Process for producing laminated semiconductor substrate |
| EP0488642A2 (en) * | 1990-11-28 | 1992-06-03 | Shin-Etsu Handotai Company Limited | Method for controlling thickness of single crystal thin-film layer on soi substrate |
| EP0488642A3 (ja) * | 1990-11-28 | 1994-02-23 | Shinetsu Handotai Kk | |
| US5213986A (en) * | 1992-04-10 | 1993-05-25 | North American Philips Corporation | Process for making thin film silicon-on-insulator wafers employing wafer bonding and wafer thinning |
| US7927975B2 (en) | 2009-02-04 | 2011-04-19 | Micron Technology, Inc. | Semiconductor material manufacture |
| US8389385B2 (en) | 2009-02-04 | 2013-03-05 | Micron Technology, Inc. | Semiconductor material manufacture |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0669085B2 (ja) | 1994-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3191972B2 (ja) | 半導体基板の作製方法及び半導体基板 | |
| JPH02290045A (ja) | 非珪素半導体層を絶縁層に形成する方法 | |
| JPS61296709A (ja) | 半導体装置の製造方法 | |
| JPH0521338A (ja) | 半導体部材及び半導体部材の製造方法 | |
| JPH01106466A (ja) | 半導体装置の製造方法 | |
| TW200917338A (en) | Structures having lattice-mismatched single-crystalline semiconductor layers on the same lithographic level and methods of manufacturing the same | |
| US5433168A (en) | Method of producing semiconductor substrate | |
| JPH03244136A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6365648A (ja) | 半導体基板の製造方法 | |
| JPH02191320A (ja) | 結晶物品及びその形成方法 | |
| JP2917388B2 (ja) | 半導体装置の製造方法 | |
| JPH01184957A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JP2542609B2 (ja) | 半導体装置の製造方法 | |
| JP2707632B2 (ja) | 半導体装置の製造方法 | |
| JP2720473B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH01241168A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH06163677A (ja) | 半導体装置の製造方法 | |
| JPH04305940A (ja) | 薄膜トランジスタの製造方法 | |
| JPH02140916A (ja) | 薄膜トランジスタの製造方法 | |
| JPH05211158A (ja) | 半導体装置およびその製造方法 | |
| JPS62174969A (ja) | 半導体装置の製造方法 | |
| JPS63102244A (ja) | 半導体基板の製造方法 | |
| JP3049806B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP3049807B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH04305939A (ja) | 薄膜トランジスタの製造方法 |