JP2009033144A - 半導体装置およびその作製方法 - Google Patents

半導体装置およびその作製方法 Download PDF

Info

Publication number
JP2009033144A
JP2009033144A JP2008168824A JP2008168824A JP2009033144A JP 2009033144 A JP2009033144 A JP 2009033144A JP 2008168824 A JP2008168824 A JP 2008168824A JP 2008168824 A JP2008168824 A JP 2008168824A JP 2009033144 A JP2009033144 A JP 2009033144A
Authority
JP
Japan
Prior art keywords
single crystal
layer
substrate
crystal semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008168824A
Other languages
English (en)
Other versions
JP5325477B2 (ja
JP2009033144A5 (ja
Inventor
Yoshifumi Tanada
好文 棚田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008168824A priority Critical patent/JP5325477B2/ja
Publication of JP2009033144A publication Critical patent/JP2009033144A/ja
Publication of JP2009033144A5 publication Critical patent/JP2009033144A5/ja
Application granted granted Critical
Publication of JP5325477B2 publication Critical patent/JP5325477B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7847—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate using a memorization technique, e.g. re-crystallization under strain, bonding on a substrate having a thermal expansion coefficient different from the one of the region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7849—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being provided under the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H01L29/78687—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys with a multilayer structure or superlattice structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Abstract

【課題】半導体装置において、トランジスタの移動度を向上するために半導体層に歪を与える際、引っ張り歪を与えるのが好ましいトランジスタと、圧縮歪を与えるのが好ましいトランジスタとを同一基板上で効率良く形成するための構成および作製方法を提供する。
【解決手段】同一基板上に単結晶半導体基板より分離し、絶縁表面を有する基板に接合層を介して接合された単結晶半導体層を含む複数種のトランジスタを形成する。一のトランジスタは、引っ張り歪が与えられた単結晶半導体層を活性層として用い、他のトランジスタは、接合後に支持基板の加熱処理によって生ずる熱収縮の一部を利用した圧縮歪が与えられた単結晶半導体層を活性層として用いる。
【選択図】図１

Description

本発明は、絶縁表面上に薄膜トランジスタを有する半導体装置およびその作製方法に関する。
単結晶半導体のインゴットを薄くスライスして作製されるシリコンウェハに代わり、絶縁表面に薄い単結晶半導体層を設けたシリコン・オン・インシュレータ（以下、「ＳＯＩ」と表記）と呼ばれる半導体基板を用いた集積回路が開発されている。ＳＯＩを用いた集積回路は、トランジスタのソース領域、ドレイン領域と基板との間における寄生容量を低減し、集積回路の性能を向上させるものとして注目を集めている。
ＳＯＩ基板を作製する方法としては、水素イオン注入剥離法が知られている（例えば、特許文献１参照）。水素イオン注入剥離法においては、シリコンウェハ表面より水素イオンを照射することによって、ウェハ表面から所定の深さに脆化層を形成し、その後熱処理等を行うことによって、該脆化層を分離面（劈開面）としてシリコンウェハより薄いシリコン層（半導体層）を分離（剥離）し、別のシリコンウェハに貼付、接合する。さらに酸化性雰囲気下での熱処理により半導体層表面に酸化膜を形成した後、分離面に残留する脆化層とともに該酸化膜を除去し、次に１０００℃から１３００℃の還元性雰囲気下で熱処理を行って貼付界面の接合強度を高める必要があるとされている。
また、高耐熱性ガラス等の絶縁基板上に単結晶半導体層を設けた半導体装置が開示されている（例えば、特許文献２参照）。この半導体装置は、ガラス基板の全面を絶縁性シリコン膜で保護し、前記水素イオン注入剥離法により得られる薄い単結晶半導体層を該絶縁性シリコン膜上に固着する構成を有している。
一方で、半導体層に歪を与えることで、該半導体層を活性層としてトランジスタを作製すると、通常の半導体層を活性層としてトランジスタを作製した場合に比べて移動度を大きく向上させることが可能となる（例えば、非特許文献１、非特許文献２参照）。例えば、Ｎチャネル型トランジスタにおいては、引っ張り歪を与えた半導体層を活性層として用いることで、電子移動度を大きく向上出来る。一方、Ｐチャネル型トランジスタにおいては、圧縮歪を与えた半導体層を活性層として用いることで、ホール移動度を大きく向上出来る。
特開２０００−１２４０９２号公報 特開平１１−１６３３６３号公報 ＩＥＤＭ Ｔｅｃｈ．Ｄｉｇｅｓｔ， １９９４， Ｐ３７３−３７６ ＩＥＥＥ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥ ＬＥＴＴＥＲＳ， ＶＯＬ１５， Ｎｏ．１０， １９９４， Ｐ４０２−４０５
前述の非特許文献１および非特許文献２の記載によると、半導体層に引っ張り歪もしくは圧縮歪を与える方法として、下地に格子定数の異なるシリコンゲルマニウム層を形成し、その上にシリコン層を成長させることで引っ張り歪を実現する方法や、シリコンゲルマニウム層の圧縮歪をそのまま利用する方法等が提案されているが、このような工程を、ガラス等の歪み点以下のプロセス温度下で実現しようとすると、良好な結晶性を有する半導体層は得られないため、基板に透光性が要求される表示装置等に前述のプロセスを適用するのは困難であった。
本発明は前述の課題を鑑み、ガラス、プラスチック等でなる絶縁基板上に、効率的かつ確実に、良好な結晶性を有する、引っ張り歪または圧縮歪を有する半導体層が形成された半導体装置およびその作製方法を提供するものである。
前述の課題を解決するため、本発明においては以下のような手段を講じた。
本発明の半導体装置は、絶縁表面を有する支持基板上に設けられた第１の回路群および第２の回路群を有し、第１の回路群は、第１の単結晶半導体層を活性層として含む第１のトランジスタを有し、第２の回路群は、第２の単結晶半導体層を活性層として含む第２のトランジスタを有し、第１の単結晶半導体層および第２の単結晶半導体層は、各々絶縁表面を有する支持基板との間に接合層を介して設けられ、第２の単結晶半導体層は、圧縮歪状態を有する単結晶シリコン層であることを特徴とする。
本発明の半導体装置は、絶縁表面を有する支持基板上に設けられた第１の回路群および第２の回路群を有し、第１の回路群は、第１の単結晶半導体層を活性層として含む第１のトランジスタを有し、第２の回路群は、第２の単結晶半導体層を活性層として含む第２のトランジスタを有し、第１の単結晶半導体層および第２の単結晶半導体層は、各々絶縁表面を有する支持基板との間に接合層を介して設けられ、第１の単結晶半導体層は、引っ張り歪状態を有する単結晶シリコン層であり、第２の単結晶半導体層は、圧縮歪状態を有する単結晶シリコン層であることを特徴とする。
本発明の半導体装置において、第１の回路群は、表示装置のデータドライバ、スキャンドライバ、ロジック回路の少なくとも一を含み、第２の回路群は、表示装置の画素部を含むことが好ましい。
本発明の半導体装置において、表示装置の画素部がＥＬ素子を有し、第２のトランジスタは、ＥＬ素子への電流供給の制御を行うトランジスタであっても良いし、表示装置の画素部が液晶素子を有し、第２のトランジスタは、液晶素子への電圧印加の制御を行うトランジスタであっても良い。
本発明の半導体装置の作製方法は、半導体基板表面にイオンを照射して、半導体基板内部に脆化層（分離層）を形成する工程と、脆化層を分離面として半導体基板より単結晶半導体層を分離（剥離）する工程と、支持基板上に接合層を介して単結晶半導体層を接合する工程と、支持基板の加熱処理により熱収縮を生じ、単結晶半導体層に圧縮歪を生ずる工程とを含むことを特徴とする。
本発明の半導体装置の作製方法は、半導体基板表面にイオンを照射して、半導体基板内部に脆化層（分離層）を形成する工程と、脆化層を分離面として半導体基板より単結晶半導体層を分離（剥離）する工程と、支持基板上に接合層を介して単結晶半導体層を接合する工程と、支持基板の加熱処理により熱収縮を生じ、単結晶半導体層に圧縮歪を生じた後、引っ張り歪を有する単結晶半導体層を、支持基板上に接合層を介して接合する工程とを含むことを特徴とする。
接合層としては、有機シランガスを用いて化学気相成長法により形成された酸化シリコン膜等が代表的に用いられる。
また、本発明を表示装置として用いるために、支持基板は、透光性を有する材料でなることが好ましい。
本発明によって作製された半導体装置は、ガラス、プラスチック等でなる絶縁基板上に、単結晶半導体層を活性層として用いたトランジスタと、圧縮歪が与えられた単結晶半導体層を活性層として用いたトランジスタとが同一基板上に形成されている。
あるいは、本発明によって作製された半導体装置は、ガラス、プラスチック等でなる絶縁基板上に、引っ張り歪が与えられた単結晶半導体層を活性層として用いたトランジスタと、圧縮歪が与えられた単結晶半導体層を活性層として用いたトランジスタとが同一基板上に形成されている。
半導体層に引っ張り歪を与えた場合と、圧縮歪を与えた場合とでは、移動度の向上に繋がるトランジスタの極性が異なる。従来の工程では、基板上に形成された半導体層には引っ張り歪もしくは圧縮歪のいずれか一方しか与えることができなかったのに対し、本発明によって適当な歪を与えた半導体層を、貼付工程によって所望の領域に形成することが可能となる。また、支持基板に単結晶半導体層を接合した後、基板の加熱処理によって熱収縮を生じさせ、接合した単結晶半導体層に圧縮歪を与えた後で、別途半導体基板上に形成した、引っ張り歪を有する単結晶半導体層を支持基板上に接合するといった手順に従うことで、引っ張り歪を有する単結晶半導体層へは支持基板の熱収縮が影響しないのが大きな利点である。
また、一般的な応力の影響としては、基板上に形成した膜が膨張する場合には、基板側に「反り」が生じ、反対に膜が収縮する場合には、凸方向が逆の「反り」が生ずる。これに対し本発明は、支持基板としては、比較的熱収縮等を生じやすいガラス、プラスチック等でなる絶縁基板を用いることで、支持基板側の熱収縮力を、積極的に上層に接合した単結晶半導体層に与え、該単結晶半導体層に圧縮歪を生じさせるという点に特徴がある。
しかも、半導体層に圧縮歪を与える工程については、何ら新規の工程を追加することなく、従来行われてきた基板の熱処理による収縮の一部を利用したものであり、至極簡単に実現することが可能であることも大きな効果であるといえる。
したがって、圧縮歪を用いて移動度向上の効果が得られるトランジスタと、引っ張り歪を用いて移動度向上の効果が得られるトランジスタを用いて、より効率的に、かつ高速動作が可能な半導体装置が提供される。
本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されるものではなく、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
（実施の形態１）
本発明の半導体装置の作製方法について、図１乃至図６を参照して説明する。
絶縁表面を有する基板上に、単結晶半導体層を設ける方法を図２（Ａ）乃至図２（Ｅ）、および図３（Ａ）乃至図３（Ｄ）を用いて説明する。
図２（Ａ）に示す半導体基板１０８は清浄化されており、その表面から電界で加速されたイオンを所定の深さに導入し、脆化層１１０（分離層）を形成する。イオンの照射は支持基板に形成する単結晶半導体層の厚さを考慮して行われる。当該単結晶半導体層の厚さは１μｍ以上３μｍ以下が好ましい。イオンを照射する際の加速電圧はこのような厚さを考慮して、半導体基板１０８に照射されるようにする。
半導体基板１０８としては、代表的にはｐ型もしくはｎ型の単結晶シリコン基板（シリコンウェハ）が用いられる。また、他の単結晶半導体基板としては、シリコン、ゲルマニウムをはじめ、ガリウムヒ素やインジウムリン等の化合物半導体の基板も適用することができる。本実施の形態においては、単結晶半導体基板の所定の深さに水素またはフッ素を導入し、その後熱処理を行って表層の単結晶シリコン層を分離しているが、ポーラスシリコン層上に単結晶シリコンをエピタキシャル成長させた後、ポーラスシリコン層をウォータージェットで分離する方法を適用しても良い。
脆化層１１０は、水素、ヘリウムもしくはフッ素に代表されるハロゲン元素のイオンを、ドーピング法やイオン注入法によって半導体基板１０８内に導入することで形成される。ハロゲン元素イオンとしてフッ素イオンを照射する場合にはソースガスとしてＢＦ３を用いれば良い。なお、イオン注入法とはイオン化したガスを質量分離して、所望のイオンを半導体層に導入する方法をいう。
半導体基板（例えば単結晶シリコン基板）１０８にフッ素イオンのようなハロゲン元素イオンを導入した場合、導入されたフッ素が、シリコン結晶格子内のシリコン原子をノックアウトする（追い出す）ことによって空白部分を効果的に作り出し、脆化層１１０に微小な空洞を作ると考えられている。この場合、比較的低温の熱処理によって脆化層１１０に形成された微小な空洞の体積変化が生じ、脆化層１１０に沿って分離することにより薄い単結晶半導体層を形成することができる。フッ素イオンを照射した後に、水素イオンを照射して空洞内に水素を含ませるようにしても良い。半導体基板１０８から薄い半導体層を分離するために形成する脆化層１１０は、脆化層１１０に形成された微小な空洞の体積変化を利用するので、このようにフッ素イオンや水素イオンの作用を有効に利用することが好ましい。
また、一または複数の同一原子からなる質量数の異なるイオンを照射しても良い。例えば、水素イオンを照射する場合には、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋イオンを含ませると共に、Ｈ３ ＋イオンの割合を高めておくことが好ましい。水素イオンを照射する場合に、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋イオンを含ませると共に、Ｈ３ ＋イオンの割合を高めておくと照射効率を高めることができ、したがって照射時間を短縮することができる。このような構成とすることで、分離を容易に行うことができる。
脆化層１１０の形成にあたってはイオンを高ドーズ条件で照射する必要があり、半導体基板１０８の表面が粗くなってしまう場合がある。そのためイオンが照射される表面に窒化シリコン膜もしくは窒化酸化シリコン膜等によりイオン照射に対する保護膜を５０ｎｍ乃至２００ｎｍの厚さで設けておいても良い。
また、脆化層１１０を形成する前に、半導体基板１０８を脱脂洗浄し、表面の酸化膜を除去して熱酸化を行っても良い。熱酸化としては通常のドライ酸化でも良いが、酸化雰囲気中にハロゲン元素を添加した酸化を行うことが好ましい。例えば、酸素に対してＨＣｌを０．５体積％乃至１０体積％（好ましくは３体積％）の割合で含む雰囲気中で、７００℃以上の温度で熱処理を行う。好適には９５０℃乃至１１００℃の温度で熱処理を行うと良い。処理時間は０．１時間乃至６時間、好ましくは０．５時間乃至１時間とすれば良い。形成される酸化膜の膜厚としては、１０ｎｍ乃至１０００ｎｍ（好適には５０ｎｍ乃至２００ｎｍ）、例えば１００ｎｍの厚さとすれば良い。
ハロゲン元素を含むものとしてはＨＣｌの他にＨＦ、ＮＦ３、ＨＢｒ、Ｃｌ２、ＣｌＦ３、ＢＣｌ３、Ｆ２、Ｂｒ２等から選ばれた一種または複数種を適用することができる。
このような温度範囲で熱処理を行うことで、ハロゲン元素によるゲッタリング効果を得ることができる。ゲッタリングとしては、特に金属不純物を除去する効果がある。すなわち、塩素の作用により金属等の不純物が揮発性の塩化物となって気相中へ離脱して除去される。半導体基板１０８の表面を化学的機械研磨（ＣＭＰ）処理をしたものに対しては有効である。また、水素は半導体基板１０８と形成される酸化膜の界面の欠陥を補償して界面の局在準位密度を低減する作用を奏し、半導体基板１０８と酸化膜との界面が不活性化されて電気的特性が安定化する。
この熱処理により形成される酸化膜中にハロゲン元素を含ませることができる。ハロゲン元素は１×１０１７／ｃｍ３乃至５×１０２０／ｃｍ３の濃度で含まれることにより金属等の不純物を捕獲して半導体基板１０８の汚染を防止する保護膜としての機能を発現させることができる。
次に、図２（Ｂ）で示すように、支持基板１０１と接合を形成する面に接合層１０４として酸化シリコン膜を形成する。酸化シリコン膜としては有機シランガスを用いて化学的気相成長法により形成される酸化シリコン膜が好ましい。その他に、シランガスを用いて化学的気相成長法により形成される酸化シリコン膜を適用することもできる。化学的気相成長法による成膜では、半導体基板１０８に形成した脆化層１１０から脱ガスが起こらない温度として、例えば、１００℃以上４００℃以下、好ましくは２００℃以上３５０℃以下の成膜温度が適用される。また、半導体基板１０８から単結晶半導体層１０２を分離する熱処理は、成膜温度よりも高い熱処理温度（例えば、４００℃以上６００℃以下）が適用される。
接合層１０４は平滑面を有し親水性表面を形成する。この接合層１０４としては酸化シリコン膜が適している。特に有機シランガスを用いて化学的気相成長法により形成される酸化シリコン膜が好ましい。有機シランガスとしては、珪酸エチル（ＴＥＯＳ 化学式：Ｓｉ（ＯＣ２Ｈ５）４）、トリメチルシラン（（ＣＨ３）３ＳｉＨ）、テトラメチルシラン（Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。その他に、シランガスを用いて化学的気相成長法により形成される酸化シリコン膜を適用することもできる。
上記平滑面を有し親水性表面を形成する接合層１０４は５ｎｍ乃至５００ｎｍの厚さで設けられる。この厚さであれば、被成膜表面の表面荒れを平滑化すると共に、当該膜の成長表面の平滑性を確保することが可能である。また、接合する基板との歪みを緩和することができる。支持基板１０１にも同様の酸化シリコン膜を設けておいても良い。すなわち、支持基板１０１に単結晶半導体層１０２を接合するに際し、接合を形成する面の一方もしくは双方に、好ましくは有機シランを原材料として成膜した酸化シリコン膜でなる接合層１０４を設けることで強固な接合を形成することができる。
図２（Ｃ）は、支持基板１０１と、半導体基板１０８の接合層１０４が形成された面とを密接させ、両者を接合させる態様を示す。接合を形成する面は、十分に清浄化しておく。そして、支持基板１０１と接合層１０４とを密着させることにより接合が形成される。この接合はファン・デル・ワールス力が作用しており、支持基板１０１と半導体基板１０８とを圧接することで水素結合により強固な接合を形成することができる。
良好な接合を形成するために、表面を活性化しておいても良い。例えば、接合を形成する面に原子ビーム又はイオンビームを照射する。原子ビーム又はイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム又は不活性ガスイオンビームを用いることができる。その他に、プラズマ照射やラジカル処理を行う構成としても良い。このような表面処理により２００℃乃至４００℃の温度であっても異種材料間の接合を形成することが可能となる。
単結晶半導体層１０２を半導体基板１０８から分離する工程と、支持基板１０１と単結晶半導体層１０２とを強固に接合する工程とを別々の加熱処理にて行っても良いし、一回の加熱処理で同時に行っても良い。
支持基板１０１と半導体基板１０８とを接合層１０４を介して貼り合わせた後は、加熱処理または加圧処理を行うことが好ましい。加熱処理または加圧処理を行うことで、接合強度を向上させることが可能となる。加圧処理においては、接合面に垂直な方向に圧力が加わるように行い、支持基板１０１および半導体基板１０８の耐圧性を考慮して行う。
続いて、図２（Ｄ）において、加熱処理を行い、脆化層１１０の一部を分離面として支持基板１０１より半導体基板１０８を分離する。例えば、４００℃乃至６００℃の熱処理を行うことにより、脆化層１１０に形成された微小な空洞の体積変化が生じ、脆化層１１０に沿って分離することが可能となる。加熱処理の温度は、あらかじめ支持基板１０１に行った加熱処理よりも低い温度で行うと良い。接合層１０４は支持基板１０１と接合しているので、支持基板１０１上には、半導体基板１０８と同等の結晶性を有する単結晶半導体層１０２が残存することになる。
さらに、図２（Ｅ）に示すとおり、単結晶半導体層１０２が接合された支持基板１０１に加熱処理を加える。このときの加熱処理の温度は、あらかじめ支持基板１０１に行った加熱処理よりも低く、分離時に行った加熱処理よりも高い温度で行うと良い。この加熱処理により、支持基板１０１はさらにわずかながら熱収縮を生じ、支持基板１０１上に接合された単結晶半導体層１０２に圧縮歪を与える。
このとき、加熱処理の温度が高すぎる場合、支持基板１０１の熱収縮が過度に生ずると、前述の接合面もしくは周辺の界面にて、支持基板１０１から単結晶半導体層１０２が剥離してしまう場合があるので、この加熱処理の温度は支持基板の材質に応じて適宜調整すると良い。
次に、図３を用いて、支持基板側に接合層を設けて単結晶半導体層を形成する工程について説明する。図３（Ａ）は酸化シリコン膜１２１が形成された半導体基板１０８に電界で加速されたイオンを所定の深さに導入し、脆化層１１０を形成する工程を示している。イオン照射の詳細は図２（Ａ）の場合と同様である。半導体基板１０８の表面に酸化シリコン膜１２１を形成しておくことで、イオン照射によって表面がダメージを受け、平滑性が損なわれるのを防ぐことができる。また、酸化シリコン膜１２１によって、半導体基板１０８から形成される単結晶半導体層１０２に対する不純物の拡散防止効果を発現する。
図３（Ｂ）は、ブロッキング層１０９および接合層１０４が形成された支持基板１０１と、半導体基板１０８の酸化シリコン膜１２１が形成された面とを密着させて接合を形成する工程を示している。支持基板１０１上の接合層１０４と半導体基板１０８の酸化シリコン膜１２１を密着させることにより接合が形成される。
その後、図３（Ｃ）で示すように半導体基板１０８を分離する。単結晶半導体層１０２を分離する熱処理は、図２（Ｄ）の場合と同様にして行う。接合分離工程における加熱処理の温度は、支持基板１０１にあらかじめ行われた加熱処理温度以下とすると良い。このようにして、図３（Ｃ）で示す半導体基板を得ることができる。
さらに、図３（Ｄ）に示すとおり、単結晶半導体層１０２が接合された支持基板１０１に加熱処理を加える。このときの加熱処理の温度は、あらかじめ支持基板１０１に行った加熱処理よりも低く、分離時に行った加熱処理よりも高い温度で行うと良い。この加熱処理により、支持基板１０１はさらにわずかながら熱収縮を生じ、支持基板１０１上に接合された単結晶半導体層１０２に圧縮歪を与える。
このとき、加熱処理の温度が高すぎる場合、支持基板１０１の熱収縮が過度に生ずると、前述の接合面もしくは周辺の界面にて、支持基板１０１から単結晶半導体層１０２が剥離してしまう場合があるので、この加熱処理の温度は支持基板の材質に応じて適宜調整すると良い。
図２、図３において、支持基板１０１としては、絶縁表面を有する基板を用いることができ、例えばアルミノホウケイ酸ガラス、アルミノシリケートガラス、バリウムホウケイ酸ガラスの如き無アルカリガラスと呼ばれる電子工業用に使われる各種ガラス基板を適用することができる。また、石英基板を用いても良い。前述の加熱処理温度に応じ、それぞれ適した転移点を有する基板を用いれば良い。以上に説明した工程にしたがって、単結晶半導体層の作製工程を複数回行うことで、一辺が１ｍを超えるような大型基板上に単結晶半導体層を形成することができる。さらに、基板の加熱処理に伴う熱収縮を応用して、基板上に転置された単結晶半導体層に圧縮歪を与えることができる。
また、一旦単結晶半導体層の転置を行い、基板の加熱処理によって該単結晶半導体層に圧縮歪を与えた後、さらに異なる単結晶半導体層を形成することで、同一基板上に通常の単結晶半導体層と、圧縮歪が与えられた単結晶半導体層とを形成することもできる。
一方、一旦単結晶半導体層を形成し、基板の加熱処理によって該単結晶半導体層に圧縮歪を与えた後、半導体基板上に設けられた応力緩和されたシリコンゲルマニウム層上に、引っ張り歪を有する単結晶半導体層を成長させた基板を用いて、当該引っ張り歪を有する単結晶半導体層を形成することで、同一基板上に引っ張り歪を有する単結晶半導体層と、圧縮歪が与えられた単結晶半導体層とを形成することができる。
上記のような通常の単結晶半導体層や、引っ張り歪を有する単結晶半導体層を形成した後は、圧縮歪を与える際の加熱温度を超えるような加熱処理は避けることが好ましい。なお、このような加熱処理であっても、通常の単結晶半導体層や引っ張り歪みを有する単結晶半導体層には圧縮歪が加わることになるが、その影響は極僅かであり、大きな問題とはならない。
なお、前述の応力緩和されたシリコンゲルマニウム層上に、格子定数の違いを利用して引っ張り歪を有する単結晶半導体層を成長させる工程に関しては、その工程条件等、本発明においては特に限定しない。
続いて、支持基板１０１上に形成された単結晶半導体層を用いてトランジスタを作製し、回路を構成する工程について説明する。
図４（Ａ）に示すとおり、前述の工程にしたがって支持基板１０１上に接合層１０４を介して単結晶半導体層１５０と、圧縮歪を有する単結晶半導体層１６０とを得た後、フォトマスクを用いて所望の形状のレジストパターンを形成し、フォトリソグラフィ法を用いた加工処理により、図４（Ｂ）に示すとおり島状の半導体層１５１、１５２、１６１、１６２を得る。
また、半導体層１５１、１５２、１６１、１６２の端部には、傾斜角（テーパー角）を設けると良い。半導体層１５１、１５２、１６１、１６２の端部にテーパー角を設ける理由としては、例えば後に形成される絶縁膜の、半導体層の被覆性を向上させる等の効果が期待できるためである。ただし、このテーパー角が小さいと、テーパー領域において、半導体層１５１、１５２、１６１、１６２の各々の中央部と特性が異なる寄生トランジスタが形成されてしまう場合がある。この寄生トランジスタの影響を避けるためには、その角度は大きい方が好ましい。したがって好適なテーパー角としては、４５度乃至９０度程度とすることが好ましい。
なお、本明細書において、半導体層の「端部」とは、島状に形成された半導体層の縁部分（エッジ部分）をいう。半導体層の「側面」とは、その縁部分の面をいう。
エッチング加工は、プラズマエッチング（ドライエッチング）またはウェットエッチングのいずれを採用しても良いが、大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、ＣＦ４、ＮＦ３、Ｃｌ２、ＢＣｌ３等のフッ素系または塩素系のガスを用い、ＨｅやＡｒ等の不活性ガスを適宜加えても良い。また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスクを形成する必要が無い。
本発明において、配線層もしくは電極層を形成する導電層や、所定のパターンを形成するためのマスク等を、液滴吐出法のような選択的にパターンを形成できる方法によって形成しても良い。液滴吐出（噴出）法（方式によっては、インクジェット法とも呼ばれる）は、特定の目的に調合された組成物の液滴を選択的に吐出（噴出）して所定のパターン（導電層や絶縁層等）を形成することができる。この際、被形成領域に濡れ性や密着性を制御する処理を別途行っても良い。また、パターンが転写、または描写できる方法、例えば印刷法（スクリーン印刷やオフセット印刷等、パターンが形成される方法）等も採用することができる。
本実施の形態において用いるマスクは、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、フッ化アリーレンエーテル、透過性を有するポリイミド等の有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いることもできる。あるいは、感光剤を含む市販のレジスト材料を用いても良く、例えばポジ型レジストやネガ型レジストを用いても良い。液滴吐出法を用いる場合、いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度を調整する、界面活性剤を加える等により、適宜調整する。
続いて、図４（Ｃ）に示すとおり、ゲート絶縁膜１７１を形成し、半導体層１５１、１５２、１６１、１６２の表面および端部を十分に被覆する。好ましくは、半導体層１５１、１５２、１６１、１６２の側面と接する領域の膜厚を厚くすることで、半導体層１５１、１５２、１６１、１６２の端部への電界集中を緩和することができ、リーク電流の発生等を防止することができる。
ゲート絶縁膜１７１はプラズマＣＶＤ法またはスパッタ法等を用いて絶縁膜を形成すれば良い。本実施の形態において、ゲート絶縁膜の膜厚は１ｎｍ乃至１５０ｎｍ程度、好ましくは１０ｎｍ乃至８０ｎｍ程度とすれば良い。
ゲート絶縁膜１７１は酸化シリコン膜、もしくは酸化シリコン膜と窒化シリコン膜の積層構造で形成すれば良い。プラズマＣＶＤ法や減圧ＣＶＤ法により絶縁膜を堆積することで形成しても良いし、プラズマ処理による固相酸化もしくは固相窒化で形成しても良い。また、図４（Ｄ）にしめすとおり、半導体層１５１、１５２、１６１、１６２の表面を自己酸化してゲート絶縁膜１７２ａ乃至１７２ｄを形成した後、ゲート絶縁膜１７１を形成することで積層構造としても良い。半導体層表面の自己酸化によって形成される絶縁膜は、緻密で絶縁耐圧が高く、信頼性に優れるといった特徴がある。
このような工程でゲート絶縁膜を形成する場合、半導体層１５１、１５２、１６１、１６２の表面の被覆性はおのずと良好になるため、前述のように半導体層１５１、１５２、１６１、１６２の端部でのテーパー角形成は行われなくても良い。
プラズマ処理による固相酸化処理もしくは固相窒化処理として、マイクロ波（代表的には２．４５ＧＨｚ）で励起され、電子密度が１×１０１１／ｃｍ３以上１×１０１３／ｃｍ３以下、かつ電子温度が０．５ｅＶ以上１．５ｅＶ以下のプラズマを利用することが好ましい。固相酸化処理もしくは固相窒化処理において、５００℃以下の温度において、緻密な絶縁膜を得るとともに、実用的な反応速度を得るためである。
このプラズマ処理により半導体層の表面を酸化する場合には、酸素雰囲気下（例えば酸素（Ｏ２）または亜酸化窒素（Ｎ２Ｏ）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下、もしくは酸素または亜酸化窒素と水素（Ｈ２）と希ガス雰囲気下）で行う。また、プラズマ処理により半導体層の表面を窒化する場合には、窒素雰囲気下（例えば窒素（Ｎ２）と希ガス雰囲気下、窒素と水素と希ガス雰囲気下、もしくはＮＨ３と希ガス雰囲気下）でプラズマ処理を行う。
なお、プラズマ処理とは、半導体層、絶縁層、導電層に対する酸化処理、窒化処理、酸窒化処理、水素化処理、表面改質処理を含んでいる。これらの処理は、その目的に応じて供給するガスを選択すれば良い。
半導体層を酸化処理もしくは窒化処理を行うには以下のようにすれば良い。まず、処理室内を真空にし、ガス供給部から酸素または窒素を含むプラズマ処理用ガスを導入する。基板温度は室温か、又は温度制御部により１００℃乃至５００℃に加熱する。
次に、マイクロ波供給部からアンテナにマイクロ波を供給する。そしてマイクロ波をアンテナから誘電体板を通して処理室内に導入することによって、プラズマを生成する。マイクロ波の導入によりプラズマ励起を行うと、低電子温度（３ｅＶ以下、好ましくは１．５ｅＶ以下）で高電子密度（１×１０１１／ｃｍ３以上）のプラズマを生成することができる。この高密度プラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）および／または窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体層の表面を酸化または窒化することができる。プラズマ処理用ガスにアルゴン等の希ガスを混合させると、希ガスの励起種により酸素ラジカルや窒素ラジカルを効率よく生成することができる。この方法は、プラズマで励起した活性なラジカルを有効に使うことにより、５００℃以下の低温で固相反応による酸化、窒化、もしくは酸化と窒化の同時処理を行うことができる。
上記のようなプラズマ処理による固相酸化処理もしくは固相窒化処理を行うことで、耐熱温度が７００℃以下のガラス基板を用いても、９５０℃乃至１０５０℃で形成される熱酸化膜と同等な絶縁層を得ることができる。すなわち、トランジスタのゲート絶縁膜として信頼性の高い膜を得ることができる。
また、ゲート絶縁膜の形成には、高誘電率材料を用いても良い。ゲート絶縁膜に高誘電率材料を用いることにより、ゲートリーク電流を低減することができる。代表的な高誘電率材料としては、二酸化ジルコニウム、酸化ハフニウム、二酸化チタン、五酸化タンタル等を用いることができる。また、プラズマ処理による固相酸化により、酸化シリコン膜を形成しても良い。
また、ＧＲＴＡ法、ＬＲＴＡ法等を用いて半導体領域表面を酸化し、熱酸化膜を形成することで、薄い酸化シリコン膜を形成することもできる。なお、低い成膜温度でゲートリーク電流の少ない緻密な絶縁膜を形成するには、アルゴン等の希ガス元素を反応ガスに含ませ、形成される絶縁膜中に混入させると良い。
続いて、ゲート絶縁膜１７１上に、ゲート電極層として用いる膜厚２０ｎｍ乃至１００ｎｍの第１の導電膜と、膜厚１００ｎｍ乃至４００ｎｍの第２の導電膜とを積層形成する。第１の導電膜および第２の導電膜は、スパッタリング法、蒸着法、ＣＶＤ法等の手法により形成することができる。第１の導電膜および第２の導電膜はタンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）等から選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成すれば良い。また、第１の導電膜および第２の導電膜として、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金等を用いても良い。また、ゲート電極層として用いる導電膜は、ここで説明した積層構造には限定されず、単層で形成しても良いし、例えば第１の導電膜として膜厚５０ｎｍのタングステン膜、第２の導電膜として膜厚５００ｎｍのアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、第３の導電膜として膜厚３０ｎｍの窒化チタン膜を順次積層した３層構造としても良い。また、３層構造とする場合、第１の導電膜のタングステンに代えて窒化タングステンを用いても良いし、第２の導電膜のアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウムとチタンの合金（Ａｌ−Ｔｉ）膜を用いても良いし、第３の導電膜の窒化チタン膜に代えてチタン膜を用いても良い。本実施の形態においては、第１の導電膜として窒化タンタルを膜厚３０ｎｍにて形成し、第２の導電膜としてタングステン（Ｗ）を膜厚３７０ｎｍにて形成する。
次に、フォトリソグラフィ法を用いて第１の導電膜および第２の導電膜を所望の形状に加工して、第１のゲート電極層１７３ａ乃至１７６ａおよび、第２のゲート電極層１７３ｂ乃至１７６ｂの積層構造でなるゲート電極１７３乃至１７６を形成する（図５（Ａ）参照）。ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極層に印加される電力量、基板側の電極温度等）を適宜調節することにより、第１のゲート電極層および第２のゲート電極層を所望のテーパー形状を有するようにエッチングすることができる。また、テーパー形状は、マスクの形状によっても角度等を制御することができる。なお、エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３等を代表とするフッ素系ガスまたはＯ２を適宜用いることができる。
本実施の形態においては第１のゲート電極層、第２のゲート電極層を垂直な側面を有して形成する例を示しているが、本発明はそれに限定されず、第１のゲート電極層および第２のゲート電極層両方がテーパー形状を有していても良いし、いずれか一方のみがテーパー形状を有し、他方は異方性エッチングによって垂直な側面を有していても良い。またテーパー角も積層するゲート電極層間で異なっていても良いし、同一でも良い。テーパー形状を有することによって、その上に積層する膜の被覆性が向上し、欠陥が低減されるために信頼性が向上する。
また、図５（Ａ）では示していないが、ゲート電極層を形成する際のエッチング工程において、ゲート絶縁膜１７１は多少エッチングされ、膜厚が減る（所謂、膜減り）ことがある。
続いて、ゲート電極１７３乃至１７６をマスクとしてｎ型を付与する不純物元素１７７を添加し、第１の不純物領域１７７ａ乃至１７７ｈを形成する（図５（Ｂ）参照）。本実施の形態においては、不純物元素を含むドーピングガスとしてホスフィン（ＰＨ３）（ドーピングガスはＰＨ３を水素（Ｈ２）で希釈しており、ガス中のＰＨ３の比率は５％）を用い、ガス流量８０ｓｃｃｍ、ビーム電流５４μＡ／ｃｍ、加速電圧５０ｋＶ、添加するドーズ量７．０×１０１３／ｃｍ２でドーピングを行う。ここでは、第１の不純物領域１７７ａ乃至１７７ｈに、ｎ型を付与する不純物元素が１×１０１７／ｃｍ３乃至５×１０１８／ｃｍ３程度の濃度で含まれるように添加する。本実施の形態では、ｎ型を付与する不純物元素としてリン（Ｐ）を用いる。
次に、半導体層１５２、１６１の一部、１６２を覆うマスク１７８ａ乃至１７８ｃを形成する。マスク１７８ａ乃至１７８ｃおよびゲート電極１７３をマスクとして、ｎ型を付与する不純物元素１７９を添加し、第２の不純物領域１７９ａ乃至１７９ｄ、第３の不純物領域１７７ｉ、１７７ｊを形成する。本実施の形態においては、不純物元素を含むドーピングガスとしてＰＨ３（ドーピングガスはＰＨ３を水素（Ｈ２）で希釈しており、ガス中のＰＨ３の比率は５％）を用い、ガス流量８０ｓｃｃｍ、ビーム電流５４０μＡ／ｃｍ、加速電圧７０ｋＶ、添加するドーズ量５．０×１０１５／ｃｍ２にてドーピングを行う。ここでは、第２の不純物領域１７９ａ乃至１７９ｄにｎ型を付与する不純物元素が５×１０１９／ｃｍ３乃至５×１０２０／ｃｍ３程度の濃度で含まれるように添加する。また、半導体層１５１にチャネル形成領域１８０ａ、半導体層１６１にチャネル形成領域１８０ｂが形成される（図５（Ｃ）参照）。
第２の不純物領域１７９ａ乃至１７９ｄは高濃度ｎ型不純物領域であり、ｎ型トランジスタのソース領域、ドレイン領域として機能する。一方、第３の不純物領域１７７ｉ、１７７ｊは低濃度ｎ型不純物領域であり、所謂ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域となる。また第３の不純物領域１７７ｉ、１７７ｊはゲート電極層に覆われていない、オフセット領域と呼ばれる領域に形成されているため、トランジスタのオフリーク電流を低減する効果がある。この結果、高電圧印加下での信頼性の高いトランジスタが実現する。
続いて、先ほどのマスク１７８ａ乃至１７８ｃを除去した後、半導体層１５１、１６１を覆うマスク１８１ａ、１８１ｂを形成する。マスク１８１ａ、１８１ｂおよびゲート電極１７４、１７６をマスクとして、ｐ型を付与する不純物元素１８２を添加し、ｐ型不純物領域１８２ａ乃至１８２ｄが形成される。本実施の形態においては、ｐ型を付与する不純物元素としてボロン（Ｂ）を用いるため、不純物元素を含むドーピングガスとしてジボラン（Ｂ２Ｈ６）（ドーピングガスはＢ２Ｈ６を水素（Ｈ２）で希釈しており、ガス中のＢ２Ｈ６の比率は１５％）を用い、ガス流量７０ｓｃｃｍ、ビーム電流１８０μＡ／ｃｍ、加速電圧８０ｋＶ、添加するドーズ量２．０×１０１５／ｃｍ２にてドーピングを行う。ここでは、ｐ型不純物領域１８２ａ乃至１８２ｄにｐ型を付与する不純物元素が１×１０２０／ｃｍ３乃至５×１０２１／ｃｍ３程度の濃度で含まれるように添加する。また、半導体層１５２、１６２にはチャネル形成領域１８３ａ、１８３ｂが形成される（図５（Ｄ）参照）。
ｐ型不純物領域１８２ａ乃至１８２ｄは高濃度ｐ型不純物領域であり、ｐ型トランジスタのソース領域、ドレイン領域として機能する。
次に、半導体層１５１、１５２、１６１、１６２に添加した不純物元素を活性化するために加熱処理、強光の照射、またはレーザ光の照射を行っても良い。活性化と同時にゲート絶縁膜へのプラズマダメージやゲート絶縁層と半導体層との界面へのプラズマダメージを回復することができる。
次いで、図６（Ａ）に示すように、半導体層およびゲート電極を覆う層間絶縁膜を形成する。本実施の形態においては、層間絶縁膜１８４の単層構造として示した。層間絶縁膜１８４の材料としては、スパッタ法またはプラズマＣＶＤ法を用いて形成された窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化シリコン膜でも良く、２層または３層以上の積層構造としても良い。
さらに、窒素雰囲気下で３００℃乃至５５０℃で１時間乃至１２時間の熱処理を行い、半導体層を水素化する。好ましくは、４００℃乃至５００℃で行う。この工程は層間絶縁膜１８４に含まれる水素により半導体層のダングリングボンドを終端する工程である。本実施の形態においては、４１０℃にて１時間加熱処理を行う。
層間絶縁膜１８４としては他に窒化アルミニウム、酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウムまたは酸化アルミニウム、ダイヤモンドライクカーボン（ＤＬＣ）、窒素含有炭素膜（ＣＮ）その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサン樹脂を用いても良い。シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂をいう。シロキサンは、シリコンと酸素との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基としてフルオロ基を用いても良い。または、少なくとも水素を含む有機基とフルオロ基とを用いても良い。また、有機絶縁性材料を用いても良く、有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン、ポリシラザン等を用いることができる。平坦性の良い塗布法によって形成される塗布膜を用いても良い。
層間絶縁膜１８４の形成には、前述のスパッタ法、プラズマＣＶＤ法の他、ディップ、スプレーや各種コーターによる塗布、蒸着法等を採用することができる。また、液滴吐出法によって形成しても良い。この場合、材料液を節約することができる。また、液滴吐出法の他にパターンが転写、または描写できる方法、例えば印刷法（スクリーン印刷やオフセット印刷等、パターンが形成される方法）等も採用することができる。
次いで、レジストからなるマスクを用いて、層間絶縁膜およびゲート絶縁膜に、半導体層およびゲート電極層に達するコンタクトホール（開口部）を形成する。エッチングは、用いる材料の選択比によって、一回で行っても複数回行っても良い。またウェットエッチングでもドライエッチングでも良く、両方用いても良い。ウェットエッチングのエッチャントは、フッ化水素アンモニウムおよびフッ化アンモニウムを含む混合溶液のようなフッ酸系の溶液を用いると良い。エッチングガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４等を代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３等を代表とするフッ素系ガスまたはＯ２を適宜用いることができる。また用いるエッチングガスに不活性ガスを添加しても良い。添加する不活性元素としては、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種の元素を用いることができる。
開口部を覆うように導電膜を形成し、該導電膜を所望の形状にエッチングして、各ソース領域またはドレイン領域の一部、あるいはゲート電極とそれぞれ電気的に接続する配線１８５ａ乃至１８５ｉを形成する。配線１８５ａ乃至１８５ｉは、液滴吐出法、印刷法、電解メッキ法等により、所定の場所に選択的に導電層を形成することで形成しても良い。更にはリフロー法、ダマシン法を用いても良い。配線１８５ａ乃至１８５ｉの材料は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａ等の金属、およびＳｉ、Ｇｅ、またはその化合物、もしくはその窒化物を用いて形成する。また、これらの積層構造としても良い。本実施の形態においては、チタン（Ｔｉ）を膜厚６０ｎｍにて形成し、窒化チタンを膜厚４０ｎｍにて形成し、アルミニウムを膜厚７００ｎｍにて形成し、チタンを膜厚２００ｎｍにて形成して積層構造とし、所望の形状に加工する（図６（Ｂ）参照）。
以上の工程で、半導体層１５１、１５２を活性層として用いたトランジスタ１９０、１９１と、圧縮歪を有する単結晶半導体層１６１、１６２を活性層として用いたトランジスタ１９２、１９３とを同一基板上に有する半導体装置が完成する（図６（Ｃ）参照）。
図１（Ａ）、図１（Ｂ）に、本実施の形態にしたがって作製された半導体装置の一例を示す。図１（Ａ）は本発明の半導体装置における、平面図であり、図１（Ｂ）は、図１（Ａ）における線Ｘ−Ｙ間の断面図である。
図１（Ａ）、図１（Ｂ）に示すように、同一の支持基板１０１上に、第１の回路群１２０１および第２の回路群１２０２が形成されている。単結晶半導体層を用いて形成されたトランジスタ１９０、１９１を用いて、第１の回路群１２０１が構成され、圧縮歪を有する単結晶半導体層を用いて形成されたトランジスタ１９２、１９３を用いて、第２の回路群１２０２が構成されている。
（実施の形態２）
本実施の形態においては、本発明を適用して作製された表示機能を有する半導体装置の例を、図７を参照して説明する。
図７（Ａ）は、アクティブマトリクス型の表示装置を示したものである。支持基板１００１上に、複数の画素回路をマトリクス状に配置した画素部１００２、データドライバ１００３、スキャンドライバ１００４が形成されている。さらに、対向基板１００５（封止基板）によって上面が封止、密封されている。フレキシブルプリント基板（ＦＰＣ）１００６を介して、表示装置の駆動に必要な制御信号、映像信号、および駆動電源の供給を外部より行う。また、図７（Ａ）中、線Ａ−Ｂ間の断面を図７（Ｂ）に示す。
図７（Ｂ）は、画素部をエレクトロルミネッセンス（ＥＬ）素子を用いて構成した場合のアクティブマトリクス型表示装置の断面を示している。
データドライバ１００３、スキャンドライバ１００４は、外部より供給される映像信号を、それぞれの画素に入力するための処理を、外部より供給される制御信号にしたがって行っており、表示装置の中では比較的高速動作が求められる。
本発明によると、データドライバ１００３、スキャンドライバ１００４は、前述の工程によって支持基板１００１上に形成された単結晶半導体層を活性層として形成されたトランジスタ３５０、３５１を用いて構成されており、該トランジスタ３５０、３５１は、データドライバ１００３、スキャンドライバ１００４の駆動に十分な能力を有している。
なお、本発明を適用して表示装置を作製する場合には、支持基板１００１はガラス、プラスチック等でなる透光性を有する基板を用いるのが好ましい。無論、前述の工程を通じての加熱処理に耐えうる材質を選択すべきなのは言うまでも無い。
一方、画素部１００２においては、映像の表示を行う際には、各画素に設けられたＥＬ素子に電流を供給し、該ＥＬ素子が発光することによって行う。したがって、ＥＬ素子への電流供給を制御するトランジスタにも、十分な駆動能力が求められる。
本発明によると、画素部１００２は、前述の工程によって支持基板１００１上に形成された、圧縮歪を有する単結晶半導体層を活性層として形成されたトランジスタ３５２を用いて形成されている。図７（Ｂ）において、トランジスタ３５２はｐチャネル型を用いている。これは、ＥＬ素子への電流の供給は、表示期間を通じて継続して行われる、すなわち、継続してトランジスタに電流が流れるため、ｎチャネル型トランジスタを用いると、ホットキャリア劣化等が心配されるためである。よって、画素部を構成しているｐチャネル型トランジスタ３５２は、その活性層に圧縮歪が与えられており、正孔の移動度が向上している。そのため、ｐチャネル型トランジスタ３５２は、チャネル幅を小さく形成しても、十分にＥＬ素子に電流の供給が行える。
付随的な効果としては、前述のｐチャネル型トランジスタの正孔移動度の向上にともなって、画素部に占めるトランジスタ３５２の配置面積は相対的に小さくすることができ、開口率（画素部全体の面積における、発光に寄与する領域の占める割合）を向上させることができる。
半導体層に引っ張り歪を与えた場合と、圧縮歪を与えた場合とでは、移動度の向上に繋がるトランジスタの極性が異なる。具体的には、半導体層に引っ張り歪を与えた場合、ｎチャネル型トランジスタにおいて電子移動度が向上し、半導体層に圧縮歪を与えた場合、ｐチャネル型トランジスタにおいて正孔移動度が向上すると言われている。本発明の半導体装置においては、構成する回路群の各々の特性に応じて、該回路を構成するためのトランジスタをいずれの半導体層を用いて形成するかを適宜選択すれば良い。
なお、本実施の形態においては、画素部の周辺に設ける回路としてスキャンドライバ、データドライバを例示して説明したが、他のロジック回路を同時に作り込んでも良い。
続いて、画素部の詳細な構成について、図７（Ｂ）を用いて説明する。
トランジスタ３５２の電極に接して、画素電極層である第１の電極層３２０が形成されている。第１の電極層３２０は、支持基板１００１側から光を放射する場合には、インジウム錫酸化物（ＩＴＯ）、酸化シリコンを含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ）、酸化亜鉛、酸化亜鉛にガリウム（Ｇａ）をドープしたもの、酸化錫（ＳｎＯ２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物等、透光性を有する導電性材料を用いて形成することができる。
また、透光性を有さない金属膜のような材料であっても、膜厚をごく薄く（好ましくは５ｎｍ乃至３０ｎｍ程度の厚さ）して光を透過可能な状態に形成することで、第１の電極層３２０から光を放射することが可能となる。また、第１の電極層３２０に用いることのできる金属薄膜としては、チタン、タングステン、ニッケル、金、白金、銀、アルミニウム、マグネシウム、カルシウム、リチウム、亜鉛、およびそれらの合金からなる導電膜、または窒化チタン、窒化タングステン等の前記元素を主成分とする化合物材料からなる膜を用いることができる。
第１の電極層３２０は、トランジスタ３５２のソース電極もしくはドレイン電極と電気的に接続できれば良く、その接続構造は本実施の形態には限定されない。ソース電極もしくはドレイン電極上に層間絶縁膜となる絶縁層を形成し、配線層によって第１の電極層３２０と電気的に接続する構造を用いても良い。また、光を支持基板１００１とは反対側に放射させる構造とする場合（上面放射型の表示装置を作製する場合）には、第１の電極層３２０には透光性は要求されないので、金、銀、銅、タングステン、アルミニウム等の金属材料を用いることができる。
また、絶縁層３２１（隔壁とも呼ばれる）が選択的に形成されている。絶縁層３２１は、第１の電極層３２０上に開口部を有するように形成する。本実施の形態においては、絶縁層３２１を全面に形成した後、レジスト等のマスクによってエッチングし加工する。絶縁層３２１を、直接選択的に形成できる液滴吐出法や印刷法等を用いて形成する場合には、エッチングによる加工は必ずしも必要でない。
絶縁層３２１は、酸化シリコン、窒化シリコン、酸化窒化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウムその他の無機絶縁性材料、またはアクリル酸、メタクリル酸およびこれらの誘導体、またはポリイミド、芳香族ポリアミド、ポリベンゾイミタゾール等の耐熱性高分子、又はシロキサン樹脂材料を用いることができる。絶縁層３２１は曲率半径が連続的に変化する形状が好ましく、上に形成される発光層３２２、第２の電極層３２３の被覆性が向上する。
発光層３２２として、例えば赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の発光を示す材料をそれぞれ蒸着マスクを用いた蒸着法等によって選択的に形成する。赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の発光を示す材料は、液滴吐出法によって形成することもできる。また、各色の材料が均一に蒸着された基板を用意し、支持基板１００１上に対向させて配置しておき、裏面よりレーザ照射等によって所望の位置に発光材料を転写するレーザ転写法を用いても良い。液滴吐出法やレーザ転写法を用いると、蒸着マスクを用いずとも所望の位置に選択的に発光材料を形成することができる。
発光層３２２上に第２の電極層３２３を積層形成し、最後に対向基板１００５（封止基板）によって画素部の封止を行って、表示装置を完成する。
特に図示しないが、第２の電極層３２３を覆うようにしてパッシベーション膜を設けることは、発光素子の信頼性向上に有効である。
表示装置を構成する際に設けるパッシベーション膜は、単層構造でも多層構造でもよい。パッシベーション膜としては、窒化珪素、酸化珪素、酸化窒化珪素、窒化酸化珪素、窒化アルミニウム（ＡｌＮ）、酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウムまたは酸化アルミニウム、ダイアモンドライクカーボン、窒素含有炭素膜を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層を用いることができる。例えば窒素含有炭素膜、窒化珪素のような積層、また有機材料を用いることもでき、スチレンポリマーなど高分子の積層としても良い。また、シロキサン材料（無機シロキサン、有機シロキサン）を用いてもよい。
この際、カバレッジの良い膜をパッシベーション膜として用いることが好ましく、炭素膜、特にＤＬＣ膜を用いることは有効である。ＤＬＣ膜は室温から１００℃以下の温度範囲で成膜可能であるため、耐熱性の低い電界発光層の上方にも容易に成膜することができる。ＤＬＣ膜は酸素に対するブロッキング効果が高く、電界発光層の酸化を抑制することが可能である。そのため、この後に続く封止工程を行う間に電界発光層が酸化する問題を解決できる。
支持基板１００１（絶縁基板）と対向基板１００５（封止基板）の間には充填剤を封入してシール材により封止することができる。充填剤の封入には、滴下法を用いることもできる。充填剤の代わりに、窒素などの不活性ガスを充填してもよい。また、乾燥剤を表示装置内に設置することによって、発光素子の水分による劣化を防止することができる。
なお、本実施の形態では、ガラス基板で発光素子及び液晶素子を封止した場合を示すが、封止の処理とは、発光素子を水分から保護するための処理であり、カバー材で機械的に封入する方法、熱硬化性樹脂又は紫外光硬化性樹脂で封入する方法、金属酸化物や窒化物等のバリア能力が高い薄膜により封止する方法のいずれかを用いる。カバー材としては、ガラス、セラミックス、プラスチックもしくは金属を用いることができるが、カバー材側に光を放射させる場合は透光性でなければならない。また、カバー材と上記発光素子が形成された基板とは熱硬化性樹脂又は紫外光硬化性樹脂等のシール材を用いて貼り合わせられ、熱処理又は紫外光照射処理によって樹脂を硬化させて密閉空間を形成する。この密閉空間の中に酸化バリウムに代表される吸湿材を設けることも有効である。この吸湿材は、シール材の上に接して設けても良いし、発光素子よりの光を妨げないような、隔壁の上や周辺部に設けても良い。さらに、カバー材と発光素子の形成された基板との空間を熱硬化性樹脂若しくは紫外光硬化性樹脂で充填することも可能である。この場合、熱硬化性樹脂若しくは紫外光硬化性樹脂の中に酸化バリウムに代表される吸湿材を添加しておくことは有効である。
なお、本実施の形態においては、表示装置の一例としてＥＬ素子を画素部に用いた例を示したが、本発明は表示装置の形式に限定を加えるものでは無い。画素部に液晶素子を用いた表示装置においても、本実施の形態のとおり、周辺回路部と画素部に、適宜単結晶半導体層を用いて作成されたトランジスタ、圧縮歪を与えられた単結晶半導体層を用いて作成されたトランジスタをそれぞれ適用しても良い。
また、周辺回路に用いる単結晶半導体層を用いて作成されたトランジスタに代わり、引っ張り歪を与えられた単結晶半導体層を用いて作成されたトランジスタを用いても良い。
本実施の形態は、実施の形態１と適宜組み合わせて用いることができる。
（実施の形態３）
本発明の半導体装置においては、支持基板１０１上に薄い単結晶半導体層１５０と、厚い単結晶半導体層１６０とを貼り合わせによって形成することを特徴としているが、各単結晶半導体層の最表面には、イオン照射工程による分離面の一部が残留している場合がある。この分離面は水素イオン照射による脆化層（分離層）の形成領域に接していた領域であるため、通常の単結晶半導体層の表面状態に比べて平坦性に劣る。したがって、以降の工程での不良を生じないために表面状態の改善が必要となる。
このような分離面を除去する方法として代表的には、例えば表面酸化を行って分離面を酸化した後、還元性雰囲気下で酸化層を除去するといった方法の他、化学的機械研磨（ＣＭＰ）による表面研磨がある。本発明においては、いずれの方法によって表面改質を行っても良い。
以上の工程で形成した膜厚の異なる単結晶半導体層を用いて、本発明の一形態である低消費電力かつ高信頼性が付与された半導体装置を作製することができる。
本実施の形態は、実施の形態１又は実施の形態２と適宜組み合わせて用いることができる。
（実施の形態４）
本発明を適用して、様々な表示機能を有する半導体装置を作製することができる。即ち、それら表示機能を有する半導体装置を表示部に組み込んだ様々な電子機器に本発明を適用できる。本実施の形態では、高性能でかつ高信頼性を付与することを目的とした表示機能を有する半導体装置を有する電子機器の例を説明する。
例えば、本発明に係る電子機器として、テレビジョン装置（単にテレビ、又はテレビジョン受信機ともよぶ）、デジタルカメラ、デジタルビデオカメラ等のカメラ、携帯電話装置（単に携帯電話機、携帯電話ともよぶ）、ＰＤＡ等の携帯情報端末、携帯型ゲーム機、コンピュータ用のモニタ、コンピュータ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の記録媒体を備えた画像再生装置（例えば、Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）の再生装置）等が挙げられる。その具体例について、図８を参照して説明する。
図８（Ａ）に示す携帯情報端末機器は、本体９２０１、表示部９２０２等を含んでいる。表示部９２０２は、本発明の半導体装置を適用することができる。
図８（Ｂ）に示すデジタルビデオカメラは、表示部９７０１、表示部９７０２等を含んでいる。表示部９７０１は本発明の半導体装置を適用することができる。
図８（Ｃ）に示す携帯電話機は、本体９１０１、表示部９１０２等を含んでいる。表示部９１０２は、本発明の半導体装置を適用することができる。
図８（Ｄ）に示す携帯型のテレビジョン装置は、本体９３０１、表示部９３０２等を含んでいる。表示部９３０２は、本発明の半導体装置を適用することができる。またテレビジョン装置としては、携帯電話機などの携帯端末に搭載する小型のものから、持ち運びをすることができる中型のもの、また、大型のもの（例えば４０インチ以上）まで、幅広いものに、本発明の半導体装置を適用することができる。
図８（Ｅ）に示す携帯型のコンピュータは、本体９４０１、表示部９４０２等を含んでいる。表示部９４０２は、本発明の半導体装置を適用することができる。
本実施の形態は、実施の形態１乃至実施の形態３と適宜組み合わせて用いることができる。
（実施の形態５）
本発明によって形成される表示素子を有する半導体装置によって、テレビジョン装置を完成させることができる。高性能で、かつ高信頼性を付与することを目的としたテレビジョン装置の例を説明する。
図９はテレビジョン装置（液晶テレビジョン装置、又はＥＬテレビジョン装置等）の主要な構成を示すブロック図を示している。表示パネルにはＴＦＴを形成し、画素領域１９０１と走査線駆動回路１９０３を基板上に一体形成し信号線駆動回路１９０２を別途ドライバＩＣとして実装する場合、また画素領域１９０１と信号線駆動回路１９０２と走査線駆動回路１９０３を基板上に一体形成する場合などがあるが、どのような形態としても良い。
その他の外部回路の構成として、映像信号の入力側では、チューナ１９０４で受信した信号のうち、映像信号を増幅する映像信号増幅回路１９０５と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路１９０６と、その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路１９０７などからなっている。コントロール回路１９０７は、走査線側と信号線側にそれぞれ信号を出力する。デジタル駆動する場合には、信号線側に信号分割回路１９０８を設け、入力デジタル信号をｍ個に分割して供給する構成としても良い。
チューナ１９０４で受信した信号のうち、音声信号は、音声信号増幅回路１９０９に送られ、その出力は音声信号処理回路１９１０を経てスピーカー１９１３に供給される。制御回路１９１１は受信局（受信周波数）や音量の制御情報を入力部１９１２から受け、チューナ１９０４や音声信号処理回路１９１０に信号を送出する。
表示モジュールを、図１０（Ａ）、（Ｂ）に示すように、筐体に組みこんで、テレビジョン装置を完成させることができる。ＦＰＣまで取り付けられた図７のような表示パネルのことを一般的にはＥＬ表示モジュールともいう。よって図７のようなＥＬ表示モジュールを用いると、ＥＬテレビジョン装置を完成することができ、液晶表示モジュールを用いると、液晶テレビジョン装置を完成することができる。表示モジュールにより主画面２００３が形成され、その他付属設備としてスピーカー部２００９、操作スイッチなどが備えられている。このように、本発明によりテレビジョン装置を完成させることができる。
また、位相差板や偏光板を用いて、外部から入射する光の反射光を遮断するようにしてもよい。また上面放射型の半導体装置ならば、隔壁となる絶縁層を着色しブラックマトリクスとして用いてもよい。この隔壁は液滴吐出法などによっても形成することができ、顔料系の黒色樹脂や、ポリイミドなどの樹脂材料に、カーボンブラック等を混合させてもよく、その積層でもよい。液滴吐出法によって、異なった材料を同領域に複数回吐出し、隔壁を形成してもよい。位相差板としてはλ／４板とλ／２板とを用い、光を制御できるように設計すればよい。構成としては、ＴＦＴ素子基板側から順に、発光素子、封止基板（封止材）、位相差板（λ／４、λ／２）、偏光板という構成になり、発光素子から放射された光は、これらを通過し偏光板側より外部に放射される。この位相差板や偏光板は光が放射される側に設置すればよく、両面放射される両面放射型の半導体装置であれば両方に設置することもできる。また、偏光板の外側に反射防止膜を有していても良い。これにより、より高精細で精密な画像を表示することができる。
図１０（Ａ）に示すように、筐体２００１に表示素子を利用した表示用パネル２００２が組みこまれ、受信機２００５により一般のテレビ放送の受信をはじめ、モデム２００４を介して有線又は無線による通信ネットワークに接続することにより一方向（送信者から受信者）又は双方向（送信者と受信者間、又は受信者間同士）の情報通信をすることもできる。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は別体のリモコン操作機２００６により行うことが可能であり、このリモコン装置にも出力する情報を表示する表示部２００７が設けられていても良い。
また、テレビジョン装置にも、主画面２００３の他にサブ画面２００８を第２の表示用パネルで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構成において、主画面２００３を視野角の優れたＥＬ表示用パネルで形成し、サブ画面２００８を低消費電力で表示可能な液晶表示用パネルで形成しても良い。また、低消費電力化を優先させるためには、主画面２００３を液晶表示用パネルで形成し、サブ画面２００８をＥＬ表示用パネルで形成し、サブ画面２００８は点滅可能とする構成としても良い。本発明を用いると、このような大型基板を用いて、多くのＴＦＴや電子部品を用いても、高性能で、かつ信頼性の高い半導体装置を生産性よく作製することができる。
図１０（Ｂ）は例えば２０乃至１００インチの大型の表示部を有するテレビジョン装置であり、筐体２０１０、表示部２０１１、操作部であるリモコン装置２０１２、スピーカー部２０１３等を含む。本発明は、表示部２０１１の作製に適用される。図１０（Ｂ）のテレビジョン装置は、壁掛け型となっており、設置するスペースを広く必要としない。
勿論、本発明はテレビジョン装置に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など大面積の表示媒体としても様々な用途に適用することができる。
本実施の形態は、実施の形態１乃至実施の形態４と適宜組み合わせて用いることができる。
本発明の半導体装置の平面概略および断面構成を示す図。 本発明の半導体装置の作製工程を説明する図。 本発明の半導体装置の作製工程を説明する図。 本発明の半導体装置の作製工程を説明する図。 本発明の半導体装置の作製工程を説明する図。 本発明の半導体装置の作製工程を説明する図。 本発明の半導体装置の一形態（ＥＬ表示装置）を説明する図。 本発明が適用可能な電子機器を示す図。 本発明が適用可能な電子機器の主要な構成を示すブロック図。 本発明が適用可能な電子機器を示す図。
符号の説明
１０１ 支持基板
１０２ 単結晶半導体層
１０４ 接合層
１０８ 半導体基板
１０９ ブロッキング層
１１０ 脆化層
１２１ 酸化シリコン膜

Claims (13)

  1. 絶縁表面を有する基板上に設けられた第１の回路及び第２の回路を有し、
    前記第１の回路は、第１の単結晶半導体層を活性層として含む第１のトランジスタを有し、
    前記第２の回路は、第２の単結晶半導体層を活性層として含む第２のトランジスタを有し、
    前記第１の単結晶半導体層および前記第２の単結晶半導体層は、前記絶縁表面を有する基板との間に接合層を介して設けられ、
    前記第２の単結晶半導体層は、圧縮歪状態を有する単結晶シリコン層であることを特徴とする半導体装置。
  2. 絶縁表面を有する基板上に設けられた第１の回路及び第２の回路を有し、
    前記第１の回路は、第１の単結晶半導体層を活性層として含む第１のトランジスタを有し、
    前記第２の回路は、第２の単結晶半導体層を活性層として含む第２のトランジスタを有し、
    前記第１の単結晶半導体層および前記第２の単結晶半導体層は、前記絶縁表面を有する基板との間に接合層を介して設けられ、
    前記第１の単結晶半導体層は、引っ張り歪状態を有する単結晶シリコン層であり、
    前記第２の単結晶半導体層は、圧縮歪状態を有する単結晶シリコン層であることを特徴とする半導体装置。
  3. 請求項１または請求項２において、
    前記第１の回路は、表示装置のデータドライバ、スキャンドライバ、ロジック回路の一を含み、
    前記第２の回路は、表示装置の画素回路を含むことを特徴とする半導体装置。
  4. 請求項３において、
    前記表示装置の画素部は、ＥＬ素子を有し、
    前記第２のトランジスタは、前記ＥＬ素子への電流供給の制御を行うトランジスタであることを特徴とする半導体装置。
  5. 請求項３において、
    前記表示装置の画素部は、液晶素子を有し、
    前記第２のトランジスタは、前記液晶素子への電圧印加の制御を行うトランジスタであることを特徴とする半導体装置。
  6. 請求項１乃至請求項５のいずれか一において、
    前記接合層は、有機シランガスを用いて化学気相成長法により形成された酸化シリコン膜でなることを特徴とする半導体装置。
  7. 請求項１乃至請求項６のいずれか一において、前記絶縁表面を有する基板は、透光性を有する材料でなることを特徴とする半導体装置。
  8. 単結晶半導体基板表面にイオンを照射して、前記単結晶半導体基板内部に脆化層を形成し、
    絶縁表面を有する基板上に接合層を形成し、
    前記接合層と前記単結晶半導体基板を接合させ、
    前記脆化層を分離面として前記単結晶半導体基板より単結晶半導体層を分離させ、
    前記絶縁表面を有する基板の加熱処理により前記単結晶半導体層に熱収縮を生じさせて、前記単結晶半導体層に圧縮歪を生じさせることを特徴とする半導体装置の作製方法。
  9. 単結晶半導体基板表面にイオンを照射して、前記単結晶半導体基板内部に脆化層を形成し、
    前記単結晶半導体基板上に接合層を形成し、
    前記接合層と絶縁表面を有する基板を接合させ、
    前記脆化層を分離面として前記単結晶半導体基板より単結晶半導体層を分離させ、
    前記絶縁表面を有する基板の加熱処理により前記単結晶半導体層に熱収縮を生じさせて、前記単結晶半導体層に圧縮歪を生じさせることを特徴とする半導体装置の作製方法。
  10. 単結晶半導体基板表面にイオンを照射して、前記単結晶半導体基板内部に脆化層を形成し、
    絶縁表面を有する基板上に接合層を形成し、
    前記接合層と前記単結晶半導体基板を接合させ、
    前記脆化層を分離面として前記単結晶半導体基板より単結晶半導体層を分離させ、
    前記絶縁表面を有する基板の加熱処理により前記単結晶半導体層に熱収縮を生じさせて、前記単結晶半導体層に圧縮歪を生じさせた後、引っ張り歪を有する単結晶半導体層を接合により、前記絶縁表面を有する基板上に形成することを特徴とする半導体装置の作製方法。
  11. 単結晶半導体基板表面にイオンを照射して、前記単結晶半導体基板内部に脆化層を形成し、
    前記単結晶半導体基板上に接合層を形成し、
    前記接合層と絶縁表面を有する基板を接合させ、
    前記脆化層を分離面として前記単結晶半導体基板より単結晶半導体層を分離させ、
    前記絶縁表面を有する基板の加熱処理により前記単結晶半導体層に熱収縮を生じさせて、前記単結晶半導体層に圧縮歪を生じさせた後、引っ張り歪を有する単結晶半導体層を接合により、前記絶縁表面を有する基板上に形成することを特徴とする半導体装置の作製方法。
  12. 請求項８乃至請求項１１のいずれか一において、
    前記接合層は、有機シランガスを用いて化学気相成長法により形成された酸化シリコン膜でなることを特徴とする半導体装置の作製方法。
  13. 請求項８乃至請求項１２のいずれか一において、
    前記絶縁表面を有する基板は、透光性を有する材料でなることを特徴とする半導体装置の作製方法。
JP2008168824A 2007-06-29 2008-06-27 半導体装置の作製方法 Expired - Fee Related JP5325477B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008168824A JP5325477B2 (ja) 2007-06-29 2008-06-27 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007173452 2007-06-29
JP2007173452 2007-06-29
JP2008168824A JP5325477B2 (ja) 2007-06-29 2008-06-27 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2009033144A true JP2009033144A (ja) 2009-02-12
JP2009033144A5 JP2009033144A5 (ja) 2011-06-02
JP5325477B2 JP5325477B2 (ja) 2013-10-23

Family

ID=39791344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008168824A Expired - Fee Related JP5325477B2 (ja) 2007-06-29 2008-06-27 半導体装置の作製方法

Country Status (4)

Country Link
US (2) US7915684B2 (ja)
EP (1) EP2009694A3 (ja)
JP (1) JP5325477B2 (ja)
KR (1) KR101510687B1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120058106A (ko) * 2010-11-29 2012-06-07 삼성전자주식회사 액정 표시 장치 및 그 제조 방법
TWI755773B (zh) 2014-06-30 2022-02-21 日商半導體能源研究所股份有限公司 發光裝置，模組，及電子裝置
US10516075B2 (en) * 2017-09-11 2019-12-24 Nichia Corporation Method of manufacturing a light emitting element

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09116167A (ja) * 1994-12-27 1997-05-02 Seiko Epson Corp 薄膜半導体装置、液晶表示装置及びその製造方法、並びに電子機器
JPH11145438A (ja) * 1997-11-13 1999-05-28 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP2004281878A (ja) * 2003-03-18 2004-10-07 Seiko Epson Corp 半導体基板の製造方法及びこれにより製造される半導体基板、電気光学装置並びに電子機器
JP2006227586A (ja) * 2004-12-24 2006-08-31 Sanyo Electric Co Ltd 表示装置
JP2006324426A (ja) * 2005-05-18 2006-11-30 Sony Corp 半導体装置およびその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0143873B1 (ko) * 1993-02-19 1998-08-17 순페이 야마자끼 절연막 및 반도체장치 및 반도체 장치 제조방법
JP3372158B2 (ja) 1996-02-09 2003-01-27 株式会社東芝 半導体装置及びその製造方法
JPH11163363A (ja) 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
US6420758B1 (en) * 1998-11-17 2002-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an impurity region overlapping a gate electrode
TW511298B (en) * 1999-12-15 2002-11-21 Semiconductor Energy Lab EL display device
SG114530A1 (en) 2001-02-28 2005-09-28 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP4831885B2 (ja) 2001-04-27 2011-12-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3913534B2 (ja) * 2001-11-30 2007-05-09 株式会社半導体エネルギー研究所 表示装置及びこれを用いた表示システム
AU2003238963A1 (en) * 2002-06-07 2003-12-22 Amberwave Systems Corporation Semiconductor devices having strained dual channel layers
KR100483049B1 (ko) * 2003-06-03 2005-04-15 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드의 제조방법
US6852652B1 (en) * 2003-09-29 2005-02-08 Sharp Laboratories Of America, Inc. Method of making relaxed silicon-germanium on glass via layer transfer
CN101091251B (zh) * 2004-08-18 2011-03-16 康宁股份有限公司 包含高应变玻璃或玻璃陶瓷的绝缘体上半导体结构
US7393733B2 (en) * 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
US7470573B2 (en) * 2005-02-18 2008-12-30 Sharp Laboratories Of America, Inc. Method of making CMOS devices on strained silicon on glass
JP2007173452A (ja) 2005-12-21 2007-07-05 Matsushita Electric Ind Co Ltd バイポーラトランジスタおよびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09116167A (ja) * 1994-12-27 1997-05-02 Seiko Epson Corp 薄膜半導体装置、液晶表示装置及びその製造方法、並びに電子機器
JPH11145438A (ja) * 1997-11-13 1999-05-28 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP2004281878A (ja) * 2003-03-18 2004-10-07 Seiko Epson Corp 半導体基板の製造方法及びこれにより製造される半導体基板、電気光学装置並びに電子機器
JP2006227586A (ja) * 2004-12-24 2006-08-31 Sanyo Electric Co Ltd 表示装置
JP2006324426A (ja) * 2005-05-18 2006-11-30 Sony Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20110129987A1 (en) 2011-06-02
US20090002589A1 (en) 2009-01-01
KR20090004549A (ko) 2009-01-12
EP2009694A3 (en) 2017-06-21
EP2009694A2 (en) 2008-12-31
US7915684B2 (en) 2011-03-29
JP5325477B2 (ja) 2013-10-23
KR101510687B1 (ko) 2015-04-10
US8324077B2 (en) 2012-12-04

Similar Documents

Publication Publication Date Title
JP5527941B2 (ja) 半導体装置
JP5437626B2 (ja) 半導体装置及び半導体装置の作製方法
US7994022B2 (en) Semiconductor substrate and semiconductor device and manufacturing method of the same
US7520790B2 (en) Display device and manufacturing method of display device
US8003483B2 (en) Method for manufacturing SOI substrate
KR101481973B1 (ko) 반도체장치 및 그 제조방법
JP5619474B2 (ja) Ｓｏｉ基板の作製方法
KR20090037312A (ko) 반도체 장치의 제작 방법
JP2009054991A (ja) 半導体装置の作製方法
JP2011077504A (ja) 半導体装置の作製方法
US8518797B2 (en) Method of making an SOI substrate by using a separation layer with regions of non-uniform concentration
JP5325477B2 (ja) 半導体装置の作製方法
US8324084B2 (en) Manufacturing method of semiconductor substrate and manufacturing method of semiconductor device
JP2011249789A (ja) 半導体基板の保持用トレイ、並びに半導体基板および半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110413

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130716

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130722

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees