CN109786234A - 一种半导体器件的制造方法 - Google Patents

一种半导体器件的制造方法 Download PDF

Info

Publication number
CN109786234A
CN109786234A CN201711117419.5A CN201711117419A CN109786234A CN 109786234 A CN109786234 A CN 109786234A CN 201711117419 A CN201711117419 A CN 201711117419A CN 109786234 A CN109786234 A CN 109786234A
Authority
CN
China
Prior art keywords
wafer
edge
technique
depth
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711117419.5A
Other languages
English (en)
Other versions
CN109786234B (zh
Inventor
王伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201711117419.5A priority Critical patent/CN109786234B/zh
Publication of CN109786234A publication Critical patent/CN109786234A/zh
Application granted granted Critical
Publication of CN109786234B publication Critical patent/CN109786234B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Micromachines (AREA)

Abstract

本发明提供一种半导体器件的制造方法,方法包括:提供底部晶圆和顶部晶圆;对底部晶圆和顶部晶圆实施键合工艺,形成晶圆键合结构;对晶圆键合结构实施第一边缘修剪工艺、第二边缘修剪工艺和第三边缘修剪工艺,以使顶部晶圆的边缘呈台阶状;以及对顶部晶圆的顶表面实施研磨工艺。本发明所提供的半导体器件的制造方法,在晶圆的键合步骤之后进行多次边缘修剪工艺,使得每次切割的量减小,对晶圆的损伤减小,并使得处于后面的边缘修剪工艺能够消除掉部分处于前面的边缘修剪工艺所造成的损伤,进一步降低了边缘修剪工艺对晶圆的损伤,晶圆破片的概率大大降低,从而提高了晶圆的成品率,并且提高了整个晶圆的质量,提高了产品的性能。

Description

一种半导体器件的制造方法
技术领域
本发明涉及半导体器件制造技术领域,具体而言涉及一种半导体器件的制造方法。
背景技术
微电子机械系统(MEMS)是在微小化的封装结构中所制作的微型电子机械元件,其制造的技术十分类似于制造集成电路的技术,但MEMS装置与其周遭环境互动的方式则多于传统的集成电路,例如力学、光学或磁力上的互动。MEMS装置可包括极小的电子机械元件(例如开关、镜面、电容器、加速度计、感应器、电容感测器或引动器等),而MEMS装置可以单块方式与集成电路整合,同时大幅改善整个固态装置的插入损耗及电隔离效果。然而,MEMS装置在整个封装结构的巨观世界中是极为脆弱的,随时都可能被微小的静电或表面张力影响而造成故障。也因此,为了避免MEMS装置受到污染或损害,通常将MEMES装置密封于晶圆的一空腔中。
在微电子机械系统(MEMS)领域,对晶圆进行键合和以及键合后的研磨是非常重要的步骤,传统的工艺会在键合和研磨之间进行一次边缘修剪工艺,由于一次边缘修剪工艺的切割量很大,对晶圆的损伤很大,所以,切割后晶圆在后面的研磨处理过程中经常产生破片。随着晶圆的直径越来越大,研磨过程能否有限避免晶圆的破裂显得越来越重要。
因此,有必要提供一种半导体器件的制造方法,以至少部分地解决目前所存在的问题。
发明内容
针对上述问题,一方面,本发明提供一种半导体器件的制造方法,其特征在于,所述方法包括:
提供底部晶圆和顶部晶圆;
对所述底部晶圆和顶部晶圆实施键合工艺,使所述底部晶圆的顶表面与所述顶部晶圆的底面贴合,形成晶圆键合结构;
对所述晶圆键合结构实施第一边缘修剪工艺,所述第一边缘修剪工艺具有自第一边缘修剪位置处距离顶部晶圆的边缘的第一宽度和自所述第一边缘修剪位置处距离顶部晶圆顶表面的第一深度;
对所述晶圆键合结构实施第二边缘修剪工艺,所述第二边缘修剪工艺具有自第二边缘修剪位置处距离所述顶部晶圆的边缘的第二宽度和自第二所述边缘修剪位置处距离所述顶部晶圆的顶表面的第二深度,其中所述第二宽度大于所述第一宽度,所述第二深度小于所述第一深度,以使所述顶部晶圆的边缘呈台阶状;以及
对所述顶部晶圆的顶表面实施研磨工艺。
在本发明的一个实施例中,还包括在所述第二边缘修剪工艺之后对所述晶圆键合结构实施第三边缘修剪工艺,所述第三边缘修剪工艺具有自第三边缘修剪位置处距离顶部晶圆的边缘的第三宽度和自所述第三边缘修剪位置处距离顶部晶圆顶表面的第三深度,其中所述第三宽度大于所述第一宽度且小于所述第二宽度,所述第三深度小于所述第一深度且大于所述第二深度。
在本发明的一个实施例中,所述第一深度、所述第二深度和所述第三深度的尺寸依次为:755um-760um、695um-699um、700um-705um。
在本发明的一个实施例中,所述第一宽度、所述第二宽度和所述第三宽度的尺寸依次为:1mm-1.2mm、1.4mm-1.6mm、1.8mm-2.0mm。
在本发明的一个实施例中,所述第一边缘修剪工艺同时对所述顶部晶圆和所述底部晶圆的边缘进行修剪,所述第二边缘修剪工艺和所述第三边缘修剪工艺仅对所述顶部晶圆的边缘进行修剪。
在本发明的一个实施例中,所述底部晶圆包括MEMS晶圆。
在本发明的一个实施例中,所述第一边缘修剪工艺、第二边缘修剪工艺和第三边缘修剪工艺由切割修边机完成。
本发明所提供的半导体器件的制造方法,通过改变处理流程,在晶圆的键合步骤之后进行多次边缘修剪工艺,多次边缘修剪工艺对顶部晶圆的边缘的切割使顶部晶圆的边缘呈阶梯形状,这样的多次切割,使得每次切割的量减小,对晶圆的损伤减小,同时,这样的操作步骤以及操作形式使得处于后面的边缘修剪工艺能够消除掉部分处于前面的边缘修剪工艺所造成的损伤,进一步降低了边缘修剪工艺对晶圆的损伤。从而使得后面在实施研磨工艺时,晶圆破片的概率大大降低,从而提高了晶圆的成品率,并且提高了整个晶圆的质量,提高了产品的性能。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。
附图中:
图1示出根据本发明实施例的半导体器件的制造方法的示意性流程图;
图2示出根据本发明实施例的底部晶圆和顶部晶圆的结构形貌图;
图3示出根据本发明实施例的底部晶圆和顶部晶圆键合后的结构示意图;
图4示出根据本发明实施例的对键合后的底部晶圆和顶部晶圆实施第一边缘修剪工艺后的结构示意图;
图5示出根据本发明实施例的对键合后的底部晶圆和顶部晶圆实施第二边缘修剪工艺后的结构示意图;
图6示出根据本发明实施例的对键合后的底部晶圆和顶部晶圆实施第三边缘修剪工艺后的结构示意图;以及
图7示出根据本发明实施例的对键合后的底部晶圆和顶部晶圆实施研磨工艺后的结构示意图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
应当理解的是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明,将在下列的描述中提出详细的步骤以及详细的结构,以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
在微机电系统领域,对晶圆进行键合和研磨是非常重要的步骤,传统的工艺会在键合和研磨之间进行一次边缘修剪工艺,由于一次边缘修剪工艺的切割量较大,所以,这样形成的晶圆在后研磨处理过程中经常产生碎片,从而使晶圆的产量降低。
为了克服上述问题,本发明提供了一种半导体器件的制造方法。下面首先描述本发明所提供的半导体器件的制造方法,该方法通过改变处理流程,在晶圆的键合步骤之后进行多次边缘修剪工艺,使晶圆键合机构的边缘呈台阶状。最后,实施研磨工艺对顶部晶圆的顶部进行研磨,以去除顶部晶圆的部分厚度。这样形成的晶圆大大降低了在后研磨处理过程中产生破片的几率,从而提高了晶圆的成品率,并且提高了整个微机电系统晶圆的质量。下面结合附图参考具体实施例描述本发明所提供的半导体器件的制造方法。
图1示出根据本发明实施例的半导体器件的制造方法的示意性流程图。如图1所示,半导体器件的制造方法100包括如下步骤:
在步骤S110,提供底部晶圆200和顶部晶圆300。
示例地,底部晶圆200为MEMS晶圆,顶部晶圆300为帽式晶圆。在底部晶圆200中形成MEMS器件。示例地,MEMS器件包括可移动元件。MEMS器件的形成过程包括:提供基底,在基底中形成有CMOS器件,在半导体基底上形成第一牺牲层后,在第一牺牲层上形成阻挡层,之后在阻挡层上形成悬臂梁层,并以阻挡层为停止层,在悬臂梁层中形成凹槽;接着在悬臂梁层上方和凹槽的底部和侧壁形成第二牺牲层后,在第二牺牲层上形成露出凹槽的掩模层,并以掩模层为掩模,去除凹槽底部的第二牺牲层,其中,在以掩模层为掩模去除凹槽底部牺牲层的过程中,阻挡层可保护第一牺牲层免受损伤;在去除凹槽底部的第二牺牲层之后,继续以掩模层为掩模,去除凹槽底部的阻挡层和第一牺牲层至露出半导体基底,从而提高去除凹槽底部的第一牺牲层的针对性,以提高第一牺牲层在结构精度,进而提高后续形成的MEMS器件的性能。悬臂梁层形成的具体步骤包括:先在阻挡层上形成悬臂梁材料层(本实施例中,悬臂梁材料层为SiGe),之后刻蚀悬臂梁材料层,以形成特定结构的悬臂梁层。悬臂梁层的形成工艺为本领域的成熟技术,在此不再赘述。之后,刻蚀悬臂梁层以形成凹槽,凹槽后续用于形成MEMS器件的空腔;之后在悬臂梁层上形成第二牺牲层,第二牺牲层覆盖悬臂梁层,以及凹槽侧壁和底部。当然,本申请的MEMS器件也可以由其它方式形成。
如图2所示,顶部晶圆300具有底面310和与底面相对的顶表面320,底面310凹陷设置有多个凹槽340。形成凹槽340的过程可以为:在底面形成锗硅层(具体可以采用物理气相沉积法形成锗硅层);然后在锗硅层上形成光刻胶层;图案化光刻胶层,图案化的光刻胶层暴露后续凹槽340形成的位置;再以图案化的光刻胶层为掩模,刻蚀锗硅层;继续刻蚀顶部晶圆300直至形成凹槽340,并去除剩余光刻胶层。顶部晶圆300具有一厚度H,多个凹槽340的深度小于厚度H。多个凹槽340的两侧具有氧化物330,其余部分为硅。底部晶圆200的顶表面具有MEMS振荡器和焊盘。底部晶圆200的顶表面还有第一密封环,第一密封环环绕包围MEMS振荡器,第一密封环的材料可以是金属材料,例如铝、钛、铜或者镍等。
在步骤S120,对底部晶圆200和顶部晶圆300实施键合工艺。
如图3所示,键合工艺使底部晶圆200的顶表面与顶部晶圆300的底面310对准贴合。键合工艺包括:金属扩散键合、热压键合或者金属熔融键合等。将顶部晶圆300与底部晶圆200键合,使顶部晶圆300的凹槽340与底部晶圆200的芯片对应键合,且形成多个空腔结构,每个空腔结构具有空腔,以利用空腔结构对底部晶圆200的结构进行保护。底部晶圆200的顶表面的MEMS振荡器位于空腔结构的内侧,底部晶圆200的顶表面的焊盘位于空腔结构的外侧。
在步骤S130,对键合后的底部晶圆200和顶部晶圆300的边缘实施第一边缘修剪工艺。
在步骤S131,对键合后的顶部晶圆300的边缘实施第二边缘修剪工艺。
示例地,步骤S131之后还包括步骤S132:对键合后的顶部晶圆300的边缘实施第三边缘修剪工艺。示例地,第一边缘修剪工艺、第二边缘修剪工艺和第三边缘修剪工艺均通过切割修边机完成。
在步骤S130:如图4所示,第一边缘修剪工艺对键合后的底部晶圆200和顶部晶圆300的厚度上进行切割,即,第一边缘修剪工艺先是从顶部晶圆的顶表面往下切割,切割至底部晶圆的预定厚度处。第一边缘修剪工艺具有自第一边缘修剪位置处距离顶部晶圆的边缘的第一宽度L1和自第一边缘修剪位置处距离顶部晶圆顶表面的第一深度H1。示例地,第一深度H1的尺寸为755um-760um,第一宽度L1的尺寸为1mm-1.2mm。
在步骤S131:如图5所示,第二边缘修剪工艺对顶部晶圆300的部分厚度上进行切割,即,第二边缘修剪工艺只对顶部晶圆进行厚度上的切割。第二边缘修剪工艺具有自第二边缘修剪位置处距离顶部晶圆的边缘的第二宽度L2和自第二边缘修剪位置处距离顶部晶圆顶表面的第二深度H2。示例地,第二宽度L2的尺寸为1.8mm-2.0mm,第二深度H2的尺寸为695um-700um。
在步骤S132:如图6所示,第三边缘修剪工艺对顶部晶圆300的部分厚度上进行切割,即,第三边缘修剪工艺只对顶部晶圆进行厚度上的切割。其他实施例中,第三边缘修剪工艺也可从上往下切至底部晶圆200。第三边缘修剪工艺具有自第三边缘修剪位置处距离顶部晶圆的边缘的第三宽度L3和自第三边缘修剪位置处距离顶部晶圆的顶表面的第三深度H3。示例地,第三宽度L3的尺寸为1.4mm-1.6mm,第三深度H3的尺寸为700um-705um。
如图6和7所示,对顶部晶圆300实施第一边缘修剪工艺、第二边缘修剪工艺和第三边缘修剪工艺后,顶部晶圆300的边缘呈台阶状。
综上可见,第三宽度L3>第二宽度L2>第一宽度L1。第三宽度L3。第一深度H1>第二深度H2>第一深度H2。
第一边缘修剪工艺先是从顶部晶圆的与底面相对的顶表面往下切割,切割至底部晶圆的预定厚度处,然后,实施第二边缘修剪工艺,从顶部晶圆的顶表面往下切割,切割至顶部晶圆的预定厚度处,此时,在晶圆的边缘形成台阶状,进一步地,实施第三边缘修剪工艺,对形成的台阶状的部分实施边缘修剪工艺,进一步形成最终的台阶状。
在步骤S140,对顶部晶圆300的顶表面320实施研磨工艺。
在封装过程中,当MEMS晶圆和帽式晶圆键合后,需根据MEMS晶圆上的MEMS装置的图形对帽式晶圆进行切割,将MEMS晶圆分割成多个独立的区域。
示例地,切割工艺过程包括以下步骤:1)切割并去除帽式晶圆边缘的部分未键合区域,露出MEMS晶圆的MEMS器件图案;2)于各该MEMS腔体之间的间隔区域中沿第一方向对帽式晶圆进行预切割形成多个切割道,并保留预设厚度的帽式晶圆;3)沿与第一方向垂直的第二方向对各个MEMS腔体之间的间隔区域进行切割;4)沿第一方向对各该MEMS腔体之间的间隔区域进行切割,使各个MEMS腔体的帽式晶圆分离。当然,本领域技术人员应理解,此处的切割工艺过程还可为其他的顺序和步骤。
以上述多次边缘修剪的设置方式,使得每次边缘修剪的尺寸减小,这样有利于降低对晶圆的损伤。并且以上述的方式对晶圆进行边缘修剪,还能使后面的边缘修剪工艺在一定程度上消除前面的边缘修剪的工艺对晶圆造成的损伤,即,第二边缘修剪工艺和第三边缘修剪工艺和能消除第一边缘修剪工艺对晶圆的所造成的损伤,第三边缘修剪工艺能消除部分第一边缘修剪工艺对晶圆所造成的损伤,最终使得,在后面的晶圆的研磨过程中,晶圆产生破片的几率大大降低,从而提高了晶圆的成品率,提高了半导体器件的良率和质量。
研磨工艺可以为本领域技术人员熟知的化学机械研磨,研磨的尺寸,可根据器件的本身的性能需要或器件尺寸的需要而定。研磨的太少,晶圆的厚度就会太厚,会造成器件的散热不良。当然,研磨操作之后,还可对晶圆进行清洗等一系列操作。
本领域技术人员可理解的是,上述的尺寸只是本发明的一种示例出的尺寸,其他尺寸及尺寸关系也落入本发明的保护范围中。同样地,本发明也不对边缘修剪工艺的实施次数进行限定。
本发明所提供的半导体器件的制造方法,通过改变处理流程,在晶圆的键合步骤之后进行多次边缘修剪工艺,多次边缘修剪工艺对顶部晶圆的边缘的切割使顶部晶圆的边缘呈阶梯形状,这样的多次切割,使得每次切割的量减小,对晶圆的损伤减小,同时,这样的操作步骤以及操作形式使得后面的边缘修剪工艺能够消除掉部分前面的边缘修剪工艺所造成的损伤,进一降低了边缘修剪工艺对晶圆的损伤。从而使得后面的实施研磨工艺时,晶圆破片的概率大大降低,从而提高了晶圆的成品率,并且提高了整个微机电系统晶圆的质量,提高了产品的性能。
尽管已经参考附图描述了上述示例实施例,但应理解上述示例实施例仅仅是示例性的,并且不意图将本发明的范围限制于此。本领域普通技术人员可以在其中进行各种改变和修改,而不偏离本发明的范围和精神。所有这些改变和修改意在被包括在所附权利要求所要求的本发明的范围之内。
本领域普通技术人员可以意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本发明的范围。
在此处所提供的说明书中,说明了大量具体细节。然而,能够理解,本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中,并未详细示出公知的方法、结构和技术,以便不模糊对本说明书的理解。
类似地,应当理解,为了精简本发明并帮助理解各个发明方面中的一个或多个,在对本发明的示例性实施例的描述中,本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而,并不应将该本发明的方法解释成反映如下意图:即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说,如相应的权利要求书所反映的那样,其发明点在于可以用少于某个公开的单个实施例的所有特征的特征来解决相应的技术问题。因此,遵循具体实施方式的权利要求书由此明确地并入该具体实施方式,其中每个权利要求本身都作为本发明的单独实施例。
本领域的技术人员可以理解,除了特征之间相互排斥之外,可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述,本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。
此外,本领域的技术人员能够理解,尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征,但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施例。例如,在权利要求书中,所要求保护的实施例的任意之一都可以以任意的组合方式来使用。
以上所述,仅为本发明的具体实施方式或对具体实施方式的说明,本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。本发明的保护范围应以权利要求的保护范围为准。

Claims (7)

1.一种半导体器件的制造方法,其特征在于,所述方法包括:
提供底部晶圆和顶部晶圆;
对所述底部晶圆和顶部晶圆实施键合工艺,使所述底部晶圆的顶表面与所述顶部晶圆的底面贴合,形成晶圆键合结构;
对所述晶圆键合结构实施第一边缘修剪工艺,所述第一边缘修剪工艺具有自第一边缘修剪位置处距离顶部晶圆的边缘的第一宽度和自所述第一边缘修剪位置处距离顶部晶圆顶表面的第一深度;
对所述晶圆键合结构实施第二边缘修剪工艺,所述第二边缘修剪工艺具有自第二边缘修剪位置处距离所述顶部晶圆的边缘的第二宽度和自所述第二边缘修剪位置处距离所述顶部晶圆的顶表面的第二深度,其中所述第二宽度大于所述第一宽度,所述第二深度小于所述第一深度,以使所述顶部晶圆的边缘呈台阶状;以及
对所述顶部晶圆的顶表面实施研磨工艺。
2.根据权利要求1所述的方法,其特征在于,还包括在所述第二边缘修剪工艺之后对所述晶圆键合结构实施第三边缘修剪工艺,所述第三边缘修剪工艺具有自第三边缘修剪位置处距离顶部晶圆的边缘的第三宽度和自所述第三边缘修剪位置处距离顶部晶圆顶表面的第三深度,其中所述第三宽度大于所述第一宽度且小于所述第二宽度,所述第三深度小于所述第一深度且大于所述第二深度。
3.根据权利要求2所述的方法,其特征在于,所述第一深度、所述第二深度和所述第三深度的尺寸依次为:755um-760um、695um-699um、700um-705um。
4.根据权利要求2所述的方法,其特征在于,所述第一宽度、所述第二宽度和所述第三宽度的尺寸依次为:1mm-1.2mm、1.4mm-1.6mm、1.8mm-2.0mm。
5.根据权利要求2所述的方法,其特征在于,所述第一边缘修剪工艺同时对所述顶部晶圆和所述底部晶圆的边缘进行修剪,所述第二边缘修剪工艺和所述第三边缘修剪工艺仅对所述顶部晶圆的边缘进行修剪。
6.根据权利要求1所述的方法,其特征在于,所述底部晶圆包括MEMS晶圆。
7.根据权利要求2所述的方法,其特征在于,所述第一边缘修剪工艺、第二边缘修剪工艺和第三边缘修剪工艺由切割修边机完成。
CN201711117419.5A 2017-11-13 2017-11-13 一种半导体器件的制造方法 Active CN109786234B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711117419.5A CN109786234B (zh) 2017-11-13 2017-11-13 一种半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711117419.5A CN109786234B (zh) 2017-11-13 2017-11-13 一种半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN109786234A true CN109786234A (zh) 2019-05-21
CN109786234B CN109786234B (zh) 2021-06-04

Family

ID=66494804

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711117419.5A Active CN109786234B (zh) 2017-11-13 2017-11-13 一种半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN109786234B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111463138A (zh) * 2020-04-20 2020-07-28 长江存储科技有限责任公司 半导体器件及其制备方法
CN112599502A (zh) * 2020-12-08 2021-04-02 武汉新芯集成电路制造有限公司 多层晶圆的制备方法
CN112750758A (zh) * 2019-10-31 2021-05-04 台湾积体电路制造股份有限公司 集成芯片结构和其形成方法以及形成多维集成芯片的方法
CN113178434A (zh) * 2020-05-05 2021-07-27 台湾积体电路制造股份有限公司 用于形成三维集成芯片的方法和多维集成芯片结构

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06176993A (ja) * 1992-12-04 1994-06-24 Toshiba Corp 半導体基板の製造方法
EP0860862A2 (en) * 1997-02-21 1998-08-26 Shin-Etsu Handotai Company Limited Method of manufacturing a bonding substrate
JPH1167701A (ja) * 1997-08-22 1999-03-09 Sumitomo Metal Ind Ltd 貼り合わせsoi基板の製造方法及びこれに用いる保護剤塗布装置
JP2003151939A (ja) * 2001-11-19 2003-05-23 Sumitomo Mitsubishi Silicon Corp Soi基板の製造方法
CN101185156A (zh) * 2005-05-31 2008-05-21 信越半导体股份有限公司 贴合晶片的制造方法及贴合晶片的外周磨削装置
CN101331585A (zh) * 2005-12-16 2008-12-24 信越半导体株式会社 贴合基板的制造方法
CN102017092A (zh) * 2008-09-02 2011-04-13 S.O.I.Tec绝缘体上硅技术公司 顺序冲切方法
CN102110591A (zh) * 2009-12-23 2011-06-29 S.O.I.Tec绝缘体上硅技术公司 制造具有最小应力的异质结构的方法
CN104658880A (zh) * 2013-11-19 2015-05-27 中芯国际集成电路制造(上海)有限公司 晶圆处理方法
CN105070668A (zh) * 2015-08-06 2015-11-18 武汉新芯集成电路制造有限公司 一种晶圆级芯片封装方法
CN105140256A (zh) * 2015-09-28 2015-12-09 上海华力微电子有限公司 一种优化堆栈式cis硅片键合的方法
CN204946904U (zh) * 2015-09-28 2016-01-06 杭州士兰集成电路有限公司 半导体衬底
CN105271108A (zh) * 2015-09-10 2016-01-27 武汉新芯集成电路制造有限公司 一种晶圆的键合方法
CN105513943A (zh) * 2014-09-22 2016-04-20 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
CN105565262A (zh) * 2014-10-17 2016-05-11 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN106328662A (zh) * 2015-07-02 2017-01-11 中芯国际集成电路制造(上海)有限公司 半导体结构、半导体器件及其形成方法

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06176993A (ja) * 1992-12-04 1994-06-24 Toshiba Corp 半導体基板の製造方法
EP0860862A2 (en) * 1997-02-21 1998-08-26 Shin-Etsu Handotai Company Limited Method of manufacturing a bonding substrate
JPH1167701A (ja) * 1997-08-22 1999-03-09 Sumitomo Metal Ind Ltd 貼り合わせsoi基板の製造方法及びこれに用いる保護剤塗布装置
JP2003151939A (ja) * 2001-11-19 2003-05-23 Sumitomo Mitsubishi Silicon Corp Soi基板の製造方法
CN101185156A (zh) * 2005-05-31 2008-05-21 信越半导体股份有限公司 贴合晶片的制造方法及贴合晶片的外周磨削装置
CN101331585A (zh) * 2005-12-16 2008-12-24 信越半导体株式会社 贴合基板的制造方法
CN102017092A (zh) * 2008-09-02 2011-04-13 S.O.I.Tec绝缘体上硅技术公司 顺序冲切方法
CN102110591A (zh) * 2009-12-23 2011-06-29 S.O.I.Tec绝缘体上硅技术公司 制造具有最小应力的异质结构的方法
CN104658880A (zh) * 2013-11-19 2015-05-27 中芯国际集成电路制造(上海)有限公司 晶圆处理方法
CN105513943A (zh) * 2014-09-22 2016-04-20 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
CN105565262A (zh) * 2014-10-17 2016-05-11 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN106328662A (zh) * 2015-07-02 2017-01-11 中芯国际集成电路制造(上海)有限公司 半导体结构、半导体器件及其形成方法
CN105070668A (zh) * 2015-08-06 2015-11-18 武汉新芯集成电路制造有限公司 一种晶圆级芯片封装方法
CN105271108A (zh) * 2015-09-10 2016-01-27 武汉新芯集成电路制造有限公司 一种晶圆的键合方法
CN105140256A (zh) * 2015-09-28 2015-12-09 上海华力微电子有限公司 一种优化堆栈式cis硅片键合的方法
CN204946904U (zh) * 2015-09-28 2016-01-06 杭州士兰集成电路有限公司 半导体衬底

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112750758A (zh) * 2019-10-31 2021-05-04 台湾积体电路制造股份有限公司 集成芯片结构和其形成方法以及形成多维集成芯片的方法
CN111463138A (zh) * 2020-04-20 2020-07-28 长江存储科技有限责任公司 半导体器件及其制备方法
CN113178434A (zh) * 2020-05-05 2021-07-27 台湾积体电路制造股份有限公司 用于形成三维集成芯片的方法和多维集成芯片结构
TWI758125B (zh) * 2020-05-05 2022-03-11 台灣積體電路製造股份有限公司 晶圓堆疊處理技術
US11545395B2 (en) 2020-05-05 2023-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques for wafer stack processing
CN113178434B (zh) * 2020-05-05 2024-04-16 台湾积体电路制造股份有限公司 用于形成三维集成芯片的方法和多维集成芯片结构
CN112599502A (zh) * 2020-12-08 2021-04-02 武汉新芯集成电路制造有限公司 多层晶圆的制备方法
CN112599502B (zh) * 2020-12-08 2023-11-24 武汉新芯集成电路制造有限公司 多层晶圆的制备方法

Also Published As

Publication number Publication date
CN109786234B (zh) 2021-06-04

Similar Documents

Publication Publication Date Title
CN109786234A (zh) 一种半导体器件的制造方法
CN105480935B (zh) 包括不同受控压力下的多个腔的cmos-mems集成装置以及制造方法
JP4473138B2 (ja) ピラー支持されたキャップを使用するmemsデバイスのカプセル化
AU2013200035B2 (en) Methods and apparatus to form electrical interconnects on ophthalmic devices
CN101870451B (zh) 集成互补金属氧化物半导体-微型机电系统器件的制造方法
TW201225220A (en) Method for manufacturing microelectronic device and integrated circuit to prevent metal pad damage in wafer level package
JP5876329B2 (ja) 光スキャナの製造方法
US8790936B2 (en) Method for manufacturing optical deflector for forming dicing street with double etching
KR20150063540A (ko) 마이크로 기계 디바이스의 제조
US20070247761A1 (en) Micro-actuator for hard-disk drive, and manufacturing process thereof
US8343789B2 (en) Microstructure device with an improved anchor
EP3137415B1 (en) Cmos-mems integration by sequential bonding method
CN103420327B (zh) 一种应用于图形化soi材料刻蚀工艺的界面保护方法
US7863063B2 (en) Method for fabricating a sealed cavity microstructure
CN104071743B (zh) 半导体器件以及用于制造半导体器件的方法
US9399573B2 (en) Device comprising a spring and an element suspended thereon, and method for manufacturing same
CN108495810A (zh) 简化的mems装置制造工序
US20150175408A1 (en) Method for thin film encapsulation (tfe) of a microelectromechanical system (mems) device and the mems device encapsulated thereof
JP6591240B2 (ja) デバイスの製造方法
TWI336900B (en) Method for forming micromachined structures
CN115567777B (zh) 微机电挡片及其制备方法、图像传感器组件及其制备方法、图像传感器及其制作方法
KR102237679B1 (ko) 브릿지형 구조물의 제조 방법 및 이를 이용한 브릿지형 압저항체를 가지는 압저항 가속도 센서의 제조 방법
JP5743383B2 (ja) 圧電素子及び圧電装置の製造方法
KR20170018404A (ko) 마이크로기계 층 어셈블리
CN115250111A (zh) 体声波谐振器的支撑结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant