CN105565262A - 半导体器件的形成方法 - Google Patents

半导体器件的形成方法 Download PDF

Info

Publication number
CN105565262A
CN105565262A CN201410554567.3A CN201410554567A CN105565262A CN 105565262 A CN105565262 A CN 105565262A CN 201410554567 A CN201410554567 A CN 201410554567A CN 105565262 A CN105565262 A CN 105565262A
Authority
CN
China
Prior art keywords
wafer
bonding face
back side
formation method
semiconductor devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410554567.3A
Other languages
English (en)
Other versions
CN105565262B (zh
Inventor
徐伟
刘国安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410554567.3A priority Critical patent/CN105565262B/zh
Publication of CN105565262A publication Critical patent/CN105565262A/zh
Application granted granted Critical
Publication of CN105565262B publication Critical patent/CN105565262B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Micromachines (AREA)

Abstract

本发明提供一种半导体器件的形成方法,包括:提供第一晶圆和第二晶圆,并使第一晶圆和第二晶圆键合连接;对第二晶圆进行去边处理,以去除第二晶圆周边的圆弧形曲面结构;之后对第二晶圆的背面进行第一研磨处理,以去除部分厚度的第二晶圆;在经第一研磨处理后的第二晶圆的背面上固定第三晶圆。在第二晶圆进行去边处理,去除第二晶圆侧壁上的圆弧形曲面结构后,可在对第二晶圆的背面进行第一研磨处理过程中,避免第二晶圆的边缘处为悬空结构,进而解决由于第二晶圆边缘为悬空结构而造成第二晶圆在研磨受压时致使第二晶圆边缘出现碎裂的问题,以提高第二晶圆研磨后质量,以及后续形成的半导体器件的性能以及成品率。

Description

半导体器件的形成方法
技术领域
本发明涉及半导体领域,具体涉及一种半导体器件的形成方法。
背景技术
微机电系统(Micro-Electro-Mechanical-Systems,简称MEMS)是利用微细加工技术在芯片上集成传感器、执行器、处理控制电路的微型系统。
在一些MEMS的高度集成组件包括一空腔,以及位于所述空腔内,且一端悬空的悬臂粱。使用过程中,通过悬臂梁上下振动与所述半导体基底内的元气件出现电学响应,以传递信号。
现有的MEMS器件制备工艺包括:
参考图1所示,先形成第一晶圆10(所述第一晶圆10中形成有晶体管等半导体元件),在所述第一晶圆10内形成一凹槽11后,在所述第一晶圆10上覆盖第二晶圆20,所述第二晶圆20能覆盖所述凹槽11;
结合参考图2,采用诸如CMP等平坦化技术,以研磨垫30对所述第二晶圆20进行研磨并至预定厚度;
结合参考图3,刻蚀所述第二晶圆20,在所述第二晶圆20内形成数个贯穿所述第二晶圆20的凹槽,以形成多条一端悬空的悬臂梁22;之后再于所述第二晶圆20上覆盖,另一开设有凹槽41的第三晶圆40,使所述第三晶圆40的凹槽41与所述第一晶圆10的凹槽11相对以形成空腔,且所述悬臂梁22位于所述空腔内;
之后,再采用平坦化技术,以研磨垫30对所述第一晶圆10和第三晶圆30进行研磨,直至预定厚度,以形成MEMS器件。
但参考图4所示,在上述MEMS器件形成过程中,第二晶圆20容易发生碎裂,在第二晶圆21上会出现较大面积的裂痕21,从而影响MEMS器件的性能和成品率。
为此,如何提高MEMS器件的性能和成品率是本领域技术人员亟需解决的问题。
发明内容
本发明解决的问题是提供一种半导体器件的形成方法,以提高MEMS器件的质量和成品率。
为解决上述问题,本发明提供一种半导体器件的形成方法,包括:
提供第一晶圆,所述第一晶圆包括键合面,以及与所述键合面相对的背面;
提供第二晶圆,所述第二晶圆包括键合面、与键合面相对的背面,以及键合面和背面之间的侧壁,所述第二晶圆的侧壁为圆弧形曲面结构;
将所述第一晶圆的键合面和第二晶圆的键合面键合连接;
对所述第二晶圆进行去边处理,以去除所述第二晶圆侧壁的圆弧形曲面结构;
对所述第二晶圆的背面进行第一研磨处理,以去除部分厚度的所述第二晶圆;
提供第三晶圆,所述第三晶圆包括键合面,以及与所述键合面相对的背面;
将所述第三晶圆的键合面与经第一研磨处理后的第二晶圆的背面固定连接。
可选地,对所述第二晶圆进行去边处理的步骤包括:对所述第二晶圆的边缘进行第一切割处理,以去除所述第二晶圆侧壁的圆弧形曲面结构。
可选地,对所述第二晶圆的背面进行第一研磨处理的步骤包括:所述第二晶圆被去除的厚度大于或等于所述第二晶圆原先厚度的一半。
可选地,所述第一晶圆的键合面上形成有第一凹槽;
将所述第一晶圆的键合面和第二晶圆的键合面键合连接的步骤包括:使所述第二晶圆覆盖住所述第一凹槽。
可选地,第一晶圆还包括位于键合面和背面之间的侧壁,所述第一晶圆的侧壁为圆弧形曲面结构;
在将所述第三晶圆的键合面与经第一研磨处理后的第二晶圆的背面固定连接的步骤前,所述半导体器件的形成方法还包括步骤:
对所述第一晶圆的边缘进行第二切割处理,去除所述第一晶圆的键合面边缘的部分厚度的圆弧形曲面结构,且被去除的第一晶圆的厚度大于所述第一凹槽的深度;
在将所述第三晶圆的键合面与经第一研磨处理后的第二晶圆的背面固定连接的步骤后,所述半导体器件的形成方法还包括步骤:
对所述第一晶圆的背面进行第二研磨处理,以去除部分厚度的所述第一晶圆。
可选地,对所述第一晶圆的背面进行第二研磨处理的步骤包括:去除所述第二切割处理步骤后在第一晶圆侧壁上剩余的圆弧形曲面结构。
可选地,对所述第二晶圆进行去边处理后,第二晶圆的键合面尺寸小于所述第一晶圆的键合面尺寸;
所述第二切割处理的步骤包括:沿所述第二晶圆侧壁,去除位于所述第一晶圆的键合面边缘的至少部分厚度的第一晶圆,以去除所述第一晶圆侧壁上部分厚度的圆弧形曲面结构。
可选地,对所述第二晶圆的背面进行第一研磨处理后,将所述第三晶圆的键合面与经第一研磨处理后的第二晶圆的背面固定连接前,所述半导体器件的形成方法还包括步骤;
刻蚀所述第二晶圆,在所述第二晶圆内形成悬臂梁,使所述悬臂梁的一端悬空位于所述第一凹槽上方。
可选地,所述第三晶圆的键合面上形成有第二凹槽;
将所述第三晶圆的键合面与经第一研磨处理后的第二晶圆的背面固定连接的步骤包括:使所述第二凹槽与所述第一凹槽相对设置,从而在所述第一晶圆、第二晶圆和第三晶圆之间形成空腔。
可选地,所述第三晶圆还包括位于键合面和背面之间的侧壁,所述第三晶圆的侧壁为圆弧形曲面结构;
将所述第三晶圆的键合面与经第一研磨处理后的第二晶圆的背面固定连接前,所述半导体器件的形成方法还包括:
对所述第三晶圆的边缘进行第三切割处理,去除所述第三晶圆的键合面边缘的部分厚度的圆弧形曲面结构,且被去除的第三晶圆的厚度大于所述第二凹槽的深度;
在将所述第三晶圆的键合面与经第一研磨处理后的第二晶圆的背面固定连接的步骤后,所述半导体器件的形成方法还包括步骤:
对所述第三晶圆的背面进行第三研磨处理,以去除部分厚度的所述第三晶圆。
可选地,对所述第三晶圆的背面进行第三研磨处理的步骤包括:去除所述第三切割处理步骤后在第三晶圆侧壁上剩余的圆弧形曲面结构。
可选地,将所述第三晶圆的键合面与研磨后的第二晶圆的背面固定连接的步骤包括:
在所述第二晶圆的背面形成键合垫;
将所述第三晶圆的键合面置于所述键合垫上;
使所述第二晶圆和第三晶圆键合连接。
与现有技术相比,本发明的技术方案具有以下优点:
在对第二晶圆的背面进行研磨之前,先对第二晶圆进行去边处理,去除所述第二晶圆侧壁上的圆弧形曲面结构,使所述第二晶圆的侧壁为近乎于垂直第二晶圆的键合面的平面结构。从而在对所述第二晶圆的背面进行第一研磨处理,以去除部分厚度的第二晶圆过程中,避免所述第二晶圆的边缘处为悬空结构,以解决由于第二晶圆边缘为悬空结构而造成第二晶圆在研磨受压时致使第二晶圆边缘出现碎裂的问题,以提高第二晶圆研磨后质量,进而提高后续形成的半导体器件的性能以及成品率。
进一步可选地,在所述第二晶圆上覆盖第三晶圆前,先对所述第一晶圆键合面的边缘进行第二切割处理,以去除第一晶圆侧壁上部分厚度的圆弧形曲面结构;且后续对第一晶圆背面进行第二研磨处理以去除部分厚度的第一晶圆的同时,去除所述第二切割处理步骤后在第一晶圆侧壁上剩余的圆弧形曲面结构。因而在所述第二研磨处理过程中,即使在所述第一晶圆内产生裂痕,在第二研磨处理过程后,该部分裂痕与部分厚度的第二晶圆一同被去除,从而避免形成于第一晶圆内的裂痕对于第一晶圆影响,进而提高后续形成的半导体器件性能。
同样,提供第三晶圆后,对所述第三晶圆进行第三切割处理,以去除第三晶圆侧壁上部分厚度的圆弧形曲面结构;且之后对所述第三晶圆的背面进行第三研磨处理时,去除所述第三切割处理步骤中在第三晶圆侧壁上剩余的圆弧形曲面结构,从而降低在研磨第三晶圆背面以去除部分厚度的第三晶圆时,在第三晶圆内产生的裂痕对于第三晶圆的影响。
附图说明
图1~图3是现有技术MEMS器件的形成过程示意图;
图4为现有MEMS器件形成后第二晶圆的结构示意图;
图5~图19为本发明半导体器件的形成方法一实施例的结构示意图;
图20和图21为本发明半导体器件的形成方法另一实施例的结构示意图。
具体实施方式
如背景技术所述,现有的MEMS器件制备工艺中,常常出现晶圆碎裂情况,从而影响MEMS器件的性能和成品率。分析其原因:
在半导体制造领域,现有晶圆多为硅,锗硅等脆性材料制成,为了防止晶圆磕碰而造成损伤,现有的晶圆的侧壁多为圆弧形曲面结构。结合参考图2和图4,在MEMS器件制备中,在对第二晶圆20进行平坦化工艺时,第二晶圆20的边缘处于未被第一晶圆10支撑的悬空状态(如A部所示),因而采用化学机械研磨等平坦化技术研磨第二晶圆20的过程中,所述第二晶圆20的边缘受到压力容易碎裂,在第二晶圆20边缘出现较大面积的裂痕21。
此外,随着半导体器件尺寸不断减小,在研磨第二晶圆20过程中,往往需要去除更多厚度的第二晶圆20,以减小第二晶圆20的厚度。其中,在研磨所述第二晶圆20超过一半厚度后,所述第二晶圆20边缘为尖角形态,且由第二晶圆20的厚度由中心至边缘方向为递减,这加剧了第二晶圆20边缘受力碎裂的情况,而且第二晶圆20边缘的裂痕会向第二晶圆20中心部分不断延伸,从而造成第二晶圆20大面积碎裂,破坏了第二晶圆20内部的半导体元件结构,降低了半导体器件性能。
为此,本发明提供了一种半导体器件的形成方法,包括:提供第一晶圆和第二晶圆,并使第一晶圆和第二晶圆键合连接;对所述第二晶圆进行去边处理,以去除所述第二晶圆周边的圆弧形曲面结构;之后,对所述第二晶圆的背面进行第一研磨处理,以去除部分厚度的所述第二晶圆;再于经第一研磨处理后的第二晶圆的背面上固定第三晶圆。
本发明在对第二晶圆的背面进行研磨之前,先对第二晶圆进行去边处理,去除所述第二晶圆周边的圆弧形曲面结构,使所述第二晶圆的侧壁为近乎于垂直第二晶圆的键合面的平面结构。从而在对所述第二晶圆的背面进行第一研磨处理,以去除部分厚度的第二晶圆过程中,避免所述第二晶圆的边缘处为悬空结构,以解决由于第二晶圆边缘为悬空结构而造成第二晶圆在研磨受压时致使第二晶圆边缘出现碎裂的问题,以提高第二晶圆研磨后质量,进而提高后续形成的半导体器件的性能和成品率。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图以MEMS器件的形成方法为实例,对本发明半导体器件的形成方法的具体实施例做详细的说明,但本发明半导体器件的形成方法并不局限应用于MEMS器件的形成工艺中。
图5至图19为本发明半导体器件的形成方法一实施例的结构示意图。
本实施例半导体器件的形成方法,包括:
先参考图5,提供第一晶圆100,所述第一晶圆100包括键合面110、与所述键合面110相对的背面120,以及位于所述键合面110和背面120之间的侧壁130。
所述第一晶圆100的材料包括硅、锗硅等各种材料,且在所述第一晶圆100内形成有CMOS晶体管等半导体元件。所述第一晶圆100可为本领域内常用晶圆,如所述第一晶圆100可为厚度为725μm的常用的圆形晶圆,但本发明对所述第一晶圆100的结构,以及材料并不做限定。
本实施例中,所述第一晶圆100的侧壁130为圆弧形曲面结构,所述侧壁130的中间部分向外凸起,从而使所述第一晶圆100没有明显的棱角,以有效降低第一晶圆100出现磕碰损伤的概率。
本实施例中,在所述第一晶圆100的键合面110上形成有第一凹槽101,所述第一凹槽101后续用于形成MEMS器件的空腔。
所述第一凹槽101的形成工艺为本领域的成熟技术,在此不再赘述。
本实施例中,所述第一凹槽101的深度为d1。
接着参考图6,提供第二晶圆200,后续用于形成MEMS器件的悬梁臂等结构。
所述第二晶圆200包括键合面210、与所述键合面210相对的背面220,以及位于所述键合面210和背面220之间的侧壁230。
所述第二晶圆200的侧壁230为圆弧形曲面结构,所述侧壁230的中间部分向外凸起,从而使所述第二晶圆200没有明显的棱角,以有效降低第二晶圆200出现磕碰损伤的概率。
将所述第一晶圆100和第二晶圆200的键合面110和210键合连接(FusionBonding)。
本实施例中,所述第一晶圆100和第二晶圆200键合连接后,所述第二晶圆200覆盖住所述第一晶圆100的第一凹槽101。
所述第二晶圆200的材料包括锗硅材料或是多晶硅等,所述第二晶圆200的尺寸与所述第一晶圆100的尺寸相近,如所述第二晶圆200可为厚度为725μm的常用的圆形晶圆,但本发明对于所述第二晶圆200的材料以及尺寸不做限定。
参考图7,对所述第二晶圆200进行去边处理,以去除所述第二晶圆200侧壁230上的圆弧形曲面结构。
本实施例中,对所述第二晶圆200进行去边处理的步骤包括:对所述第二晶圆200的边缘进行第一切割处理,以切割刀500去除所述第二晶圆200侧壁230上的圆弧形曲面结构,使所述第二晶圆200的侧壁近乎于垂直所述第二晶圆200的键合面210(也即垂直所述背面220)。
本实施例中,所述第二晶圆200被切除的边缘宽度L1大于或等于0.5毫米(mm),进一步为3毫米左右。本领域中,所述第二晶圆边缘的圆弧形曲面结构的宽度多为0.5毫米左右。
本实施例中,在切割后的所述第二晶圆200后,使所述第二晶圆200的背面220的尺寸小于所述第一晶圆100的键合面110的尺寸。
所述切割技术为本领域的成熟技术,在此不再赘述。
结合参考图8和图9,本实施例中,在完成所述第二晶圆200的去边处理后,对所述第一晶圆100的边缘进行第二切割处理,去除位于所述第一晶圆100的键合面110边缘的部分厚度的圆弧形曲面结构,在所述第一晶圆100的键合面110边缘形成缺口,此时,在所述第一晶圆100的侧壁上靠近所述背面120一侧剩余有部分厚度圆弧形曲面结构132。而且被去除的第一晶圆100的键合面110的边缘的厚度d2(即形成于所述第一晶圆100的键合面110边缘的缺口深度)大于所述第一凹槽101的深度d1,使后续研磨所述第一晶圆100的背面130,完全去除所述第一晶圆100的侧壁上圆弧形曲面结构后,避免露出所述第一凹槽101。
本实施例中,被去除的第一晶圆100的键合面110的边缘的厚度d2为300μm左右。
本实施例中,对所述第二晶圆200进行去边处理后,第二晶圆200的键合面210尺寸小于所述第一晶圆100的键合面110尺寸(图7所示)。继续参考图8,可选地,所述第二切割处理的步骤包括:在去除所述第二晶圆200侧壁的圆弧形曲面结构后,直接沿所述第二晶圆200侧壁,继续以切割刀500切割所述第一晶圆,以去除部分厚度的所述第一晶圆侧壁130上的圆弧形曲面结构。使经所述第二切割工艺后的第一晶圆100侧壁切割面与所述第二晶圆200侧壁的切割面齐平,从而有利于MEMS器件后续制备工艺。
在除本实施例外的其他实施例中,可在完成所述第二晶圆200去边处理后,采用同一把切割刀或是另换一把切割刀,以进行所述第二切割处理工艺,这些简单的改变均在本发明的保护范围内。
结合参考图10,在经第一切割工艺去除所述第二晶圆200侧壁230上的圆弧形曲面结构后,对所述第二晶圆200的背面220进行第一研磨处理,以去除部分厚度的所述第二晶圆,至第二预设厚度。
如上所述,所述第二晶圆200用于形成MEMS器件的悬壁梁,需要较小的厚度,以便于后续形成的悬臂梁的悬空端振动,进而提高MEMS器件的灵敏度。
本实施例中,在第一研磨处理过程中,所述第二晶圆200被去除的部分厚度大于或等于所述第二晶圆200原先厚度的一半,即在经第一研磨处理后的第二晶圆200的厚度小于第一研磨处理前的第二晶圆200厚度的一半。具体地原先第二晶圆200厚度为725μm左右,经第一研磨处理后的第二晶圆200的厚度(即所述第二预设厚度)为30μm左右。
但所述第二预设厚度的具体数值根据不同需要确定,所述第二预设厚度也可为其他数值,本发明对所述第二预设厚度具体数值不做限定。
本实施例中,所述第一研磨处理的方法为化学机械研磨工艺(ChemicalMechanicalPolish,简称CMP)。具体包括,在所述第二晶圆200上设一研磨垫501,由所述研磨垫501向所述第二晶圆200的背面220施加一压力,以去除部分厚度的所述第二晶圆200。
参考图10,本实施例中,经去边处理后的第二晶圆200的侧壁231为近乎垂直于键合面210的平面结构,且第二晶圆与第一晶圆100之间紧密贴合,因此,在对所述第二晶圆200的背面220进行第一研磨处理过程中,所述第二晶圆200的边缘处得到有力支撑,避免如图2所示的使所述第二晶圆20的边缘处为悬空结构,从而解决在研磨过程中,第二晶圆20的边缘悬空,而造成边缘碎裂的问题,进而提高第二晶圆200研磨后质量,以及后续形成的半导体器件的性能以及成品率。
本实施例中,即使所述第二晶圆200被去除的部分厚度大于或等于所述第二晶圆200原先厚度的一半,在研磨所述第二晶圆20超过大半厚度后继续对第二晶圆200进行研磨过程中,由于第二晶圆200的边缘得到有力支撑,可有效减小第二晶圆200碎裂的概率。
在使所述第二晶圆200的厚度减薄至第二预设厚度后,需要在所述第二晶圆200的背面覆盖第三晶圆。
本实施例中,在所述第二晶圆200上覆盖第三晶圆之前,先对所述第二晶圆200进行刻蚀处理,以形成悬臂梁。
进一步可选地,参考图11,在刻蚀所述第二晶圆200形成悬臂梁前,先在所述第二晶圆200经过第一研磨处理后的背面221上形成键合垫400,为后续在所述第二晶圆200背面覆盖第三晶圆做准备。
本实施例中,所述键合垫400位于所述第一凹槽101的外侧,不位于所述第一凹槽101正上方。
所述键合垫400的形成过程包括,先在所述第二晶圆200的背面221上覆盖键合垫材料层,之后刻蚀所述键合垫材料层以形成所述键合垫400。
所述键合垫400可为单层材料结构,也可为多层材料结构,所述键合垫400的材料取决于所述第二晶圆200的材料,以及后续覆盖在所述第二晶圆200上的第三晶圆的材料。所述键合垫400的形成工艺为本领域的成熟技术,在此不再赘述,且本发明对所述键合垫400的材料以及结构不做限定。
接着参考图12,刻蚀所述第二晶圆200,在所述第二晶圆200内形成多个贯穿所述第二晶圆200且露出所述第一凹槽101的通孔,从而在所述第二晶圆200内形成多条悬臂梁201,且使所述悬臂梁201的一端悬空位于所述第一凹槽101上方。
所述多条悬臂梁201可为部分区域互相连接的梳齿状结构,也可为各自独立的条形结构,本发明对所述悬臂梁201的结构不做限定,且所述悬臂梁201的形成工艺为本领域成熟工艺,在此不再赘述。
参考图13,提供第三晶圆300,所述第三晶圆包括键合面310、与所述键合面相对的背面320,以及位于所述键合面310和背面320之间的侧壁330。
本实施例中,所述第三晶圆300的侧壁330为圆弧形曲面结构,所述侧壁330的中间部分向外凸起,使所述第三晶圆300没有明显的棱角,从而有效降低第三晶圆300出现磕碰损伤的概率。
所述第三晶圆300的尺寸与所述第一晶圆100以及第二晶圆200的尺寸相近,如所述第三晶圆300可为厚度为725μm的常用的圆形晶圆,但本发明对于所述第三晶圆300的材料以及尺寸不做限定。
本实施例中,在所述第三晶圆300的键合面310上形成有第二凹槽301,所述第二凹槽301与所述第一晶圆100上的第一凹槽101的结构相配,后续用于形成MEMS器件的空腔。
结合参考图14,本实施例中,在将所述第三晶圆300覆盖在所述第二晶圆200上之前,先对所述第三晶圆300的边缘进行第三切割处理,以切割刀502去除第三晶圆300的键合面310边缘的部分厚度的圆弧形曲面结构,在所述第三晶圆300的键合面310边缘形成缺口,在所述第三晶圆300的侧壁上靠近背面320处剩余部分圆弧形曲面结构332。而且被去除的第三晶圆300的键合面310的边缘的厚度d4(即形成于所述第三晶圆300的键合面310边缘的缺口深度)大于所述第二凹槽301的深度d3,使后续研磨所述第三晶圆300的背面320,完全去除所述第三晶圆300的侧壁上圆弧形曲面结构后,避免露出所述第二凹槽301。
本实施例中,被去除的第三晶圆300的键合面310的边缘的厚度d4为300μm左右。
结合参考图15,将所述第三晶圆300的键合面310与经第一研磨处理后的第二晶圆200的背面221固定连接。具体步骤包括:
将所述第三晶圆300的键合面310放置于所述第二晶圆200上的键合垫400上,且所述第一晶圆100的第一凹槽101与所述第三晶圆300的第二凹槽301相对放置,所述第一凹槽101和第二凹槽301在所述第一晶圆100、第二晶圆200以及第三晶圆300之间形成MEMS器件的空腔,所述悬臂梁201的悬空端悬空置于所述空腔内。
之后采用晶圆键合工艺使所述第二晶圆200和第三晶圆300键合连接。所述晶圆键合工艺为本领域的成熟技术,在此不再赘述。
参考图16,在第三晶圆300与第二晶圆200固定连接后,对所述第三晶圆300的背面320进行第三研磨处理,以去除部分厚度的所述第三晶圆300,至第三预设厚度。
本实施例中,所述第三研磨处理的方法为CMP。具体包括,在所述第三晶圆300上设一研磨垫503,由所述研磨垫503向所述第三晶圆300的背面220施加一压力,以去除部分厚度的第三晶圆300。
结合参考图17,本实施例中,所述第三研磨处理过程中,持续研磨所述第三晶圆300的背面320,直至去除所述第三切割处理步骤后在第三晶圆300侧壁上剩余的圆弧形曲面结构332。
在对所述第三晶圆300的背部320进行第三研磨处理过程中,在所述第三晶圆300的侧壁上剩余的圆弧形曲面结构332为下方悬空结构,但是,即使在所述第三晶圆300内会出现裂痕333,在后续的第三研磨处理过程中,完全去除所述第三晶圆300侧壁上的圆弧形曲面结构332后,产生的裂痕333也会被一同去除,因而不会影响所述第三晶圆300质量,进而确保后续形成的MEMS器件的性能。
本实施例中,第三研磨处理中,被去除的第三晶圆300的厚度为500μm左右,即剩余的第三晶圆300的厚度(即第三预设厚度)为225μm左右。
之后,结合参考图18,对所述第一晶圆100的背面120进行第二研磨处理,以去除部分厚度的所述第一晶圆100,至第一预设厚度。
本实施例中,所述第二研磨处理与上述第一研磨处理(以及第三研磨处理)的工艺相似,所述第二研磨处理的方法为CMP。具体包括,在所述第一晶圆100上设一研磨垫504,由所述研磨垫504向所述第一晶圆100的背面120施加一压力,以去除部分厚度的所述第一晶圆100。
结合参考图19,本实施例中,所述第二研磨处理过程中,持续研磨所述第一晶圆100的背面120,直至去除所述第二切割处理步骤后,在第一晶圆100侧壁上剩余的圆弧形曲面结构132。从而去除所述第二研磨处理工艺中,在所述第一晶圆100上可能出现的裂痕。
在本发明的另一实施例中,在所述第二晶圆200与所述第三晶圆300固定连接后,可先对所述第一晶圆100进行第二研磨处理,以去除部分厚度的所述第一晶圆100;之后再对所述第三晶圆300进行第三研磨处理,以去除部分厚度的所述第三晶圆300。上述简单的改变并不影响本发明的保护范围。
本实施例中,在对第二晶圆200的背面220进行研磨之前,先对第二晶圆200进行去边处理,去除所述第二晶圆200侧壁上的圆弧形曲面结构,使所述第二晶圆200的侧壁为近乎于垂直第二晶圆的键合面的平面结构。从而在对所述第二晶圆200的背面220进行第一研磨处理的过程中,避免所述第二晶圆200的边缘处为悬空结构,进而解决由于第二晶圆200边缘为悬空结构而造成第二晶圆200在研磨受压时致使第二晶圆200边缘出现碎裂的问题,以提高第二晶圆200研磨后质量,以及后续形成的半导体器件的性能以及成品率。
上述实施例中,在所述第二切割处理和第三切割处理过程中,在所述第一晶圆100的侧壁上剩余有部分的圆弧形曲面结构132,在所述第三晶圆300侧壁上剩余的圆弧形曲面结构332,从而降低第一切割处理和第三切割处理过程中,去除的第一晶圆和第三晶圆的量,以降低工艺难度。
结合参考图20和21,在本发明的另一个实施例中,在所述第二切割处理步骤中,完全去除所述第一晶圆100侧壁的圆弧形曲面结构;在所述第三切割处理步骤中,完全去除所述第三晶圆300侧壁的圆弧形曲面结构,以减小在研磨所述第一晶圆100背面和第三晶圆300背面过程中,在所述第一晶圆100和第三晶圆300内出现裂痕的概率。这些简单的改变均在本发明的保护范围内。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (12)

1.一种半导体器件的形成方法,其特征在于,
提供第一晶圆,所述第一晶圆包括键合面,以及与所述键合面相对的背面;
提供第二晶圆,所述第二晶圆包括键合面、与键合面相对的背面,以及键合面和背面之间的侧壁,所述第二晶圆的侧壁为圆弧形曲面结构;
将所述第一晶圆的键合面和第二晶圆的键合面键合连接;
对所述第二晶圆进行去边处理,以去除所述第二晶圆侧壁的圆弧形曲面结构;
对所述第二晶圆的背面进行第一研磨处理,以去除部分厚度的所述第二晶圆;
提供第三晶圆,所述第三晶圆包括键合面,以及与所述键合面相对的背面;
将所述第三晶圆的键合面与经第一研磨处理后的第二晶圆的背面固定连接。
2.如权利要求1所述的半导体器件的形成方法,其特征在于,对所述第二晶圆进行去边处理的步骤包括:对所述第二晶圆的边缘进行第一切割处理,以去除所述第二晶圆侧壁的圆弧形曲面结构。
3.如权利要求1所述的半导体器件的形成方法,其特征在于,
对所述第二晶圆的背面进行第一研磨处理的步骤包括:所述第二晶圆被去除的厚度大于或等于所述第二晶圆原先厚度的一半。
4.如权利要求1所述的半导体器件的形成方法,其特征在于,
所述第一晶圆的键合面上形成有第一凹槽;
将所述第一晶圆的键合面和第二晶圆的键合面键合连接的步骤包括:使所述第二晶圆覆盖住所述第一凹槽。
5.如权利要求4所述的半导体器件的形成方法,其特征在于,
第一晶圆还包括位于键合面和背面之间的侧壁,所述第一晶圆的侧壁为圆弧形曲面结构;
在将所述第三晶圆的键合面与经第一研磨处理后的第二晶圆的背面固定连接的步骤前,所述半导体器件的形成方法还包括步骤:
对所述第一晶圆的边缘进行第二切割处理,去除所述第一晶圆的键合面边缘的部分厚度的圆弧形曲面结构,且被去除的第一晶圆的厚度大于所述第一凹槽的深度;
在将所述第三晶圆的键合面与经第一研磨处理后的第二晶圆的背面固定连接的步骤后,所述半导体器件的形成方法还包括步骤:
对所述第一晶圆的背面进行第二研磨处理,以去除部分厚度的所述第一晶圆。
6.如权利要求5述的半导体器件的形成方法,其特征在于,对所述第一晶圆的背面进行第二研磨处理的步骤包括:去除所述第二切割处理步骤后在第一晶圆侧壁上剩余的圆弧形曲面结构。
7.如权利要求5所述的半导体器件的形成方法,其特征在于,对所述第二晶圆进行去边处理后,第二晶圆的键合面尺寸小于所述第一晶圆的键合面尺寸;
所述第二切割处理的步骤包括:沿所述第二晶圆侧壁,去除位于所述第一晶圆的键合面边缘的至少部分厚度的第一晶圆,以去除所述第一晶圆侧壁上部分厚度的圆弧形曲面结构。
8.如权利要求4所述的半导体器件的形成方法,其特征在于,对所述第二晶圆的背面进行第一研磨处理后,将所述第三晶圆的键合面与经第一研磨处理后的第二晶圆的背面固定连接前,所述半导体器件的形成方法还包括步骤;
刻蚀所述第二晶圆,在所述第二晶圆内形成悬臂梁,使所述悬臂梁的一端悬空位于所述第一凹槽上方。
9.如权利要求8所述的半导体器件的形成方法,其特征在于,
所述第三晶圆的键合面上形成有第二凹槽;
将所述第三晶圆的键合面与经第一研磨处理后的第二晶圆的背面固定连接的步骤包括:使所述第二凹槽与所述第一凹槽相对设置,从而在所述第一晶圆、第二晶圆和第三晶圆之间形成空腔。
10.如权利要求9所述的半导体器件的形成方法,其特征在于,
所述第三晶圆还包括位于键合面和背面之间的侧壁,所述第三晶圆的侧壁为圆弧形曲面结构;
将所述第三晶圆的键合面与经第一研磨处理后的第二晶圆的背面固定连接前,所述半导体器件的形成方法还包括:
对所述第三晶圆的边缘进行第三切割处理,去除所述第三晶圆的键合面边缘的部分厚度的圆弧形曲面结构,且被去除的第三晶圆的厚度大于所述第二凹槽的深度;
在将所述第三晶圆的键合面与经第一研磨处理后的第二晶圆的背面固定连接的步骤后,所述半导体器件的形成方法还包括步骤:
对所述第三晶圆的背面进行第三研磨处理,以去除部分厚度的所述第三晶圆。
11.如权利要求10所述的半导体器件的形成方法,其特征在于,对所述第三晶圆的背面进行第三研磨处理的步骤包括:去除所述第三切割处理步骤后在第三晶圆侧壁上剩余的圆弧形曲面结构。
12.如权利要求1所述的半导体器件的形成方法,其特征在于,将所述第三晶圆的键合面与研磨后的第二晶圆的背面固定连接的步骤包括:
在所述第二晶圆的背面形成键合垫;
将所述第三晶圆的键合面置于所述键合垫上;
使所述第二晶圆和第三晶圆键合连接。
CN201410554567.3A 2014-10-17 2014-10-17 半导体器件的形成方法 Active CN105565262B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410554567.3A CN105565262B (zh) 2014-10-17 2014-10-17 半导体器件的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410554567.3A CN105565262B (zh) 2014-10-17 2014-10-17 半导体器件的形成方法

Publications (2)

Publication Number Publication Date
CN105565262A true CN105565262A (zh) 2016-05-11
CN105565262B CN105565262B (zh) 2017-05-17

Family

ID=55875984

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410554567.3A Active CN105565262B (zh) 2014-10-17 2014-10-17 半导体器件的形成方法

Country Status (1)

Country Link
CN (1) CN105565262B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108022836A (zh) * 2016-10-31 2018-05-11 中芯国际集成电路制造(上海)有限公司 一种多层堆叠晶圆的研磨方法
CN109786234A (zh) * 2017-11-13 2019-05-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101853864A (zh) * 2009-03-31 2010-10-06 台湾积体电路制造股份有限公司 晶片键合方法
CN102194667A (zh) * 2010-03-02 2011-09-21 S.O.I.Tec绝缘体上硅技术公司 使用热机械作用通过修整制造多层结构的过程
CN103035580A (zh) * 2012-07-24 2013-04-10 上海华虹Nec电子有限公司 应用于薄硅片的临时键合和解离工艺方法
CN103579127A (zh) * 2012-07-20 2014-02-12 上海华虹Nec电子有限公司 硅片的键合方法
US20140113452A1 (en) * 2012-10-18 2014-04-24 United Microelectronics Corp. Wafer edge trimming method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101853864A (zh) * 2009-03-31 2010-10-06 台湾积体电路制造股份有限公司 晶片键合方法
CN102194667A (zh) * 2010-03-02 2011-09-21 S.O.I.Tec绝缘体上硅技术公司 使用热机械作用通过修整制造多层结构的过程
CN103579127A (zh) * 2012-07-20 2014-02-12 上海华虹Nec电子有限公司 硅片的键合方法
CN103035580A (zh) * 2012-07-24 2013-04-10 上海华虹Nec电子有限公司 应用于薄硅片的临时键合和解离工艺方法
US20140113452A1 (en) * 2012-10-18 2014-04-24 United Microelectronics Corp. Wafer edge trimming method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108022836A (zh) * 2016-10-31 2018-05-11 中芯国际集成电路制造(上海)有限公司 一种多层堆叠晶圆的研磨方法
CN108022836B (zh) * 2016-10-31 2021-04-06 中芯国际集成电路制造(上海)有限公司 一种多层堆叠晶圆的研磨方法
CN109786234A (zh) * 2017-11-13 2019-05-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Also Published As

Publication number Publication date
CN105565262B (zh) 2017-05-17

Similar Documents

Publication Publication Date Title
JP4480728B2 (ja) Memsマイクの製造方法
JP2003229384A (ja) 半導体装置の製造方法
JP4198966B2 (ja) 半導体装置の製造方法
JP6101468B2 (ja) ウェーハの加工方法
CN103021962B (zh) 半导体晶片及其处理方法
CN105271108B (zh) 一种晶圆的键合方法
US9490103B2 (en) Separation of chips on a substrate
US11227760B2 (en) Wafer thinning method and wafer structure
KR20200019929A (ko) 기판을 프로세싱하는 방법
US20180015569A1 (en) Chip and method of manufacturing chips
US8030180B2 (en) Method of manufacturing a semiconductor device
JP2009226582A (ja) 半導体装置の製造方法
US20150069578A1 (en) Combination grinding after laser (gal) and laser on-off function to increase die strength
JP2004342896A (ja) 半導体装置およびその製造方法
US20170053832A1 (en) Wafer structure and processing method thereof
US20180247872A1 (en) Method of separating semiconductor dies from a semiconductor substrate, semiconductor substrate assembly and semiconductor die assembly
CN105565262A (zh) 半导体器件的形成方法
CN109052307B (zh) 晶圆结构及晶圆加工方法
JP6257979B2 (ja) ウェーハの分割方法
US7179720B2 (en) Pre-fabrication scribing
JP2005044901A (ja) 半導体ウェハ分割方法
JP2008034875A (ja) 半導体装置及びその製造方法
JP6185792B2 (ja) 半導体ウエハの分断方法
CN110534423B (zh) 半导体器件及其制作方法
US11804446B2 (en) Semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant