CN101853864A - 晶片键合方法 - Google Patents

晶片键合方法 Download PDF

Info

Publication number
CN101853864A
CN101853864A CN200910246943A CN200910246943A CN101853864A CN 101853864 A CN101853864 A CN 101853864A CN 200910246943 A CN200910246943 A CN 200910246943A CN 200910246943 A CN200910246943 A CN 200910246943A CN 101853864 A CN101853864 A CN 101853864A
Authority
CN
China
Prior art keywords
device substrate
material layer
marginal portion
substrate
back side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910246943A
Other languages
English (en)
Other versions
CN101853864B (zh
Inventor
刘丙寅
许家豪
喻中一
蔡嘉雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101853864A publication Critical patent/CN101853864A/zh
Application granted granted Critical
Publication of CN101853864B publication Critical patent/CN101853864B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469Assemblies, i.e. hybrid integration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14634Assemblies, i.e. Hybrid structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1464Back illuminated imager structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明涉及晶片键合方法,提供了一种制造半导体器件的方法。该方法包括提供具有正面、背面和第一边缘部分的器件衬底,在器件衬底的正面的一部分的上方形成材料层,修剪第一边缘部分,移除材料层,将器件衬底的正面键合到载体衬底,从背面减薄器件衬底,修剪减薄的器件衬底的第二边缘部分。

Description

晶片键合方法
背景技术
在半导体技术中,图像传感器用于检测射向半导体衬底的暴露光量。互补金属氧化物半导体(CMOS)图像传感器(CIS)和电荷耦合器件(CDD)被广泛使用于各种不同的应用,如数码相机应用。这些器件利用像素阵列或图像传感器元件阵列,包括光电二极管和晶体管,来收集光能来将图像转换成电信号。为了增强像素的光检测效率,可以使用背面照明(BSI)技术制造图像传感器。BSI技术利用一项称为晶片键合的技术,其包括减薄器件晶片并将它键合到载体晶片。晶片键合技术也可用于生产其他类型的半导体器件如三维结构集成电路(ICs)。但是,晶片键合的现有方法可导致对器件晶片或载体晶片的破坏,或者有不希望的颗粒污染晶片使得减薄和键合工艺变得效率较低。
发明内容
本公开的一个方面涉及一种制造半导体器件的方法,包括:提供具有正面、背面和第一边缘部分的器件衬底;在器件衬底的正面的一部分的上方形成材料层;修剪第一边缘部分;移除材料层;将器件衬底的正面键合到载体衬底;从背面减薄器件衬底;和修剪器件衬底的第二边缘部分。
本公开的另一方面涉及一种制造半导体器件的方法,包括:提供具有前表面、后表面、和边缘部分的器件衬底;形成材料层基本覆盖前表面;修剪包括覆盖在边缘部分之上的材料层的边缘部分;移除材料层;和将器件衬底的前表面键合到载体衬底。
本公开的又另一方面还涉及一种制造半导体器件的方法,包括:提供具有正面和背面的器件衬底;将器件衬底的正面键合到载体衬底;从背面减薄器件衬底;和修剪减薄的器件衬底的边缘部分。
附图说明
当参考附图阅读时,从以下详细的描述中可以更好地理解本发明。需要强调的是,根据工业中的标准实践,各种不同的特征不是按照比例绘制的。事实上,为了简化说明,可以任意增加或减少各种不同特征的尺寸。
图1是示出了根据本公开内容的不同方面制造半导体器件的方法的流程图;
图2A到2G是根据图1所示的方法处在不同制造阶段的半导体器件的剖面示意图。
具体实施方式
可以理解,下述公开提供了用于执行本发明的不同特征的许多不同的实施例或例子。下面描述组件和布置的具体例子以简化本公开。当然,这些仅仅是例子,并不局限于此。下面描述中所述的第二特征上方或其之上的第一特征的形成既可包括形成直接接触的第一和第二特征的实施例,也可包括在第一和第二特征之间形成附加特征的实施例,使得第一和第二特征可不直接接触。为了简单明了的说明,各种不同的特征可任意地以不同的比例进行绘制。
图1示出了根据本公开内容的不同方面的一种晶片键合方法100的流程图。图2A到2G是根据图1所示的方法100处在不同制造阶段的半导体器件200的剖面示意图。为了举例,图2A到2G中所示的半导体器件200是背面照明(BSI)图像传感器器件。BSI图像传感器器件200包括像素阵列或网格,用来检测和记录直接射向图像传感器器件200的背面的光辐射的强度。图像传感器器件200可包括电荷耦合器件(CDD)、互补金属氧化物半导体(CMOS)图像传感器(CIS)、有源像素传感器(APS)、微电子机械系统(MEMS)器件、或无源像素传感器。图像传感器器件200还可包括邻近像素网格的附加电路和输入/输出,用于为像素提供运行环境以及支持与像素进行外部通信。可以理解,为了更好地理解本公开内容的发明概念,对图2A到2G进行了简化。
参考图1,方法100从块110开始,其中提供具有正面、背面和第一边缘的器件衬底。方法100继续到块120,其中在器件衬底正面的一部分的上方形成材料层。方法100继续到块130,其中修剪所述第一边缘部分。方法100继续到块140,其中移除所述材料层。方法100继续到块150,其中器件衬底的正面被键合到载体衬底。方法100继续到块160,其中从背面减薄所述器件衬底。方法100继续到块170,其中,修剪所述减薄衬底的第二边缘部分。
参考图2A,它是半导体器件200的示意图,所述半导体器件200包括具有正面(或前表面)204和背面(或后表面)206的衬底202。在本实施例中,衬底202是掺杂P型掺杂物如硼(即,P型衬底)或N型掺杂物如磷(即,N型衬底)的硅衬底。在其他实施例中,衬底202包括其他基本半导体,如锗和金刚石。或者,衬底202可选择地包括化合物半导体和/或合金半导体。而且,衬底202可包括外延层(epi layer),可以为了提高性能而进行应力改变,还可包括绝缘体上硅(SOI)结构。衬底202也可包括半导体电路。在本实施例中,衬底202包括多个具有光检测区域的像素。光检测区域可用来检测辐射,例如,射向衬底202的背面206的光。与辐射相关的图像通过光检测区域转换成电信号。衬底202中的像素也可具有绝缘结构,用于将像素彼此隔离以减少像素之间的干扰如串扰噪声。由于衬底202包括半导体器件如像素,它也可被称为器件衬底202。器件衬底202具有范围在100um到3000um的初始厚度210。在本实施例中,初始厚度210大约是1472um。
然后,材料层220形成在器件衬底202的正面204之上。在本实施例中,材料层220基本上覆盖器件衬底202的全部前表面204,包括边缘部分208。在另一些实施例中,材料层220仅覆盖前表面204的选定区域。同样在本实施例中,材料层220包括光致抗蚀剂材料,并且通过旋涂法形成。在本实施例中,材料层220的厚度222的范围从大约10um到大约2250um。在其他实施例中,材料层220包括带例如紫外线(UV)带(通过暴露于紫外光可被清除的带)或非紫外线带(暴露于紫外光不会被清除的带)、化学气相沉积(CVD)膜,物理气相沉积(PVD)膜、可商购的应用材料公司(Applied Materials Inc.)生产的高级构图膜(APF)、蜡、可重复使用的模板膜或载体、或者玻璃。根据其他实施例的材料层220中的特定材料,材料层220可通过各种不同的沉积、印刷、喷涂、或本领域熟知的电镀工艺形成在器件衬底的前表面204之上。
现在参考图2B,边缘部分208通过修剪方法230被修剪。在本实施例中,修剪方法230包括使用切割刀剪掉一部分的边缘部分208的机械过程。切割刀可在垂直方向、水平方向、或以一定的角度修剪边缘部分208。在另一实施例中,修剪方法230使用能量射束,例如激光束或聚焦离子束修剪边缘部分208。在又另一实施例中,修剪方法230使用选择腐蚀法修剪边缘部分208。在又一实施例中,修剪方法230包括通过布带(tape)和去布带(de-tape)方法(可包括暴露于紫外光)移除一部分的边缘部分208和通过抛光工艺使保留的器件衬底202的部分变得光滑。如图2B所示,在本实施例中,仅有一部分的边缘部分208通过修剪方法230被移除。在另外的实施例中,全部的边缘部分208通过修剪方法230被移除。在所描述的本实施例和其他实施例中,修剪方法230可通过修剪边缘部分208一起移除覆盖在边缘部分208上的一部分的材料220。
修剪边缘部分208的一个理由是避免称为“边缘碎裂”的缺陷。边缘碎裂可能发生在键合过程中当器件衬底202被键合到载体衬底时,这将在后面进行讨论。在键合过程中,器件衬底202通过削磨加工减薄。尽管大部分的器件衬底202在削磨中由载体衬底支持,但是锥形的边缘部分208并不被支持。因此,当器件衬底202被削磨,压力施加到边缘部分208时,边缘部分208可由于缺乏强度和支持而碎裂。边缘碎裂可导致相对大面积的器件衬底202变得分层(器件衬底202和载体衬底之间的物理分离),这可导致后续的工艺无效或引起产量问题。在本实施例中,边缘部分208被修剪,这样即使边缘碎裂在键合中发生,碎裂的区域也将在减薄处理中被移除。被保留的器件衬底202的部分是未受影响的。因此,本实施例的一个优点是器件衬底202不受到可能发生在键合过程中的潜在边缘碎裂缺陷的负面影响。注意到,当器件衬底的边缘部分208的一部分(或者基本上全部)在修剪方法230中被移除后,器件衬底202现在剩下新的边缘部分235。边缘部分235可在后面讨论的另一修剪过程中被剪掉。同样注意到,修剪方法230产生多个随后沉积在材料层220的暴露表面上的污染物颗粒237。这些颗粒237可包括硅尘、金属薄膜、氧化物、钨等。
现在参考图2C,材料层220在移除方法240中被移除。由于在本实施例中材料层220包括光致抗蚀剂,因此本实施例中的移除方法240使用光致抗蚀剂剥离工艺剥离光致抗蚀剂材料。在其他实施例中,移除方法240使用其他方法处理材料层220,包括使用溶液如水冲去材料层220、将材料层220暴露于紫外光、对材料层220进行布带和去布带、或者只是简单的应用机械力移除材料层220。注意到,沉积在材料层220上方的污染物颗粒237在移除方法240中也被移除。因此,本实施例通过在器件衬底202上方形成材料层220提供了另一优势。在没有材料层形成在器件衬底上方的情况下,修剪方法产生的污染物颗粒将直接沉积在器件衬底202的前表面204的上方。由于污染物颗粒237可包括各种不同的物质,因此很难使用单一的清洁方法移除所有的污染物颗粒237。因此,有必要使用多种清洁方法和/或循环从前表面204上移除污染物颗粒237,这将导致高成本,低产出,或产量问题。即使这样,前表面204也不可清除所有的污染物颗粒237。由此,残留的污染物颗粒237可在随后发生的键合过程中导致“气泡”缺陷,这将减少键合过程的有效性,同时导致分层。在本实施例中,污染物颗粒237沉积在材料层220的上方,在移除方法240中随材料层220一起被移除。这样,污染物颗粒237将不能导致后面的任何键合问题。
即使为了简化没有在图2C中显示,在减薄器件衬底202之前,互连结构形成在衬底202的前表面204之上。互连结构包括在半导体器件200的各种掺杂特征、电路和输入/输出之间提供互连(如,接线)的多个构图的电介质层和导电层。互连结构包括金属间电介质层(IMD)和多层互连(MLI)结构,它们按照IMD将每个MLI结构与其他MLI结构分离和隔离开的配置方式形成。MLI结构包括形成在器件衬底202之上的触点、通孔和金属线。在一个例子中,MLI结构可包括导电材料如铝、铝/硅/铜合金、钛、氮化钛、钨、多晶硅、金属硅化物或其组合,被称为铝互连。铝互连可通过包括物理气相沉积(或溅射)、化学气相沉积或其组合的方法形成。其他形成铝互连的制造技术可包括光刻处理和蚀刻以构图导电材料从而形成垂直连接(通孔和触点)和水平连接(导电线)。或者,可使用铜多层互连形成金属构图。铜互连结构可包括铜、铜合金、钛、氮化钛、钽、氮化钽、钨、多晶硅、金属硅化物或其组合。铜互连可通过包括CVD、溅射、电镀、或其他合适的方法的技术形成。
现在参考图2D,缓冲层250形成在器件衬底202的上方(或互连结构的上方)。在本实施例中,缓冲层250包括电介质材料如氧化硅。或者,缓冲层250可任选地包括氮化硅。缓冲层250通过CVD、PVD、或其它适当的技术形成。使用如化学机械抛光的方法对缓冲层250进行平面化以形成光滑的表面。
然后,载体衬底252和缓冲层250相键合,这样可执行对器件衬底202的背面206的处理。在本实施例中,载体衬底252通过分子力被键合到器件衬底202-一项被称为直接键合或光融合键合的技术。这种键合要求极其光滑和平坦的表面,这就是上述  “气泡”缺陷对有效键合有害的原因。在其他实施例中,载体衬底252可通过其他技术如本领域熟知的金属扩散或阳极键合被键合到缓冲层250。载体衬底252可与缓冲层270相类似,包括硅材料。或者,载体衬底可任选地包括玻璃材料。载体衬底252为在器件衬底202中形成的各种特征(如像素)提供保护,也为下面讨论的对衬底202的背面206的处理提供机械强度和支持。注意到,除了为与载体衬底252的键合提供光滑平坦的表面之外,缓冲层250也在器件衬底202和载体衬底252之间提供电隔离。
键合之后,对器件衬底202和载体衬底252进行退火以提高键合强度。然后,执行方法260从背面206减薄器件衬底202。在本实施例中,方法260包括机械削磨方法和化学减薄方法。在机械方法中,大量的衬底材料被从衬底202上移除。执行机械方法后,衬底202的厚度减小为265A,范围可从大约25um到大约100um。在本实施例中,减小后的厚度265A为大约50um。化学减薄方法可包括本领域熟知的SEZ蚀刻方法,对背面206应用蚀刻剂以进一步减薄器件衬底202到厚度265B。在本实施例中,厚度265B小于大约3um。化学减薄方法也可以减薄载体衬底252的厚度。在本实施例中,载体衬底252的厚度大约被减小50um。也应理解,此处公开的具体厚度仅是例子,根据半导体器件200的应用类型和设计要求,可使用其他的厚度。
现在参考图2E,可观察到,方法260的化学减薄方法中使用的化学制剂可穿透缓冲层250和载体衬底252之间的键合界面,削掉附近区域中的材料。例如,在缓冲层250和载体衬底252之间的键合界面的周围形成锲状的开口或槽268。该开口268可导致衬底202和252之间分层或分离,特别是如果衬底202和252经过一个或多个后续热处理之后。因此,器件衬底202的边缘区域235以及开口268周围的缓冲层250和载体衬底252的其他区域可被认为受到损坏需要被移除。
现在参考图2F,对半导体器件200采用修剪方法270移除边缘部分235和开口268附近的其他受损区域。在本实施例中,修剪方法270利用刀片剪掉需要被移除的材料。刀片可用来修剪垂直方向、水平方向、或任一角度上的材料。刀片也可具有抛光头,这样被保留的材料在修剪后可具有光滑的表面。在另一实施例中,修剪工艺270利用能束,如激光束或聚焦离子束执行修剪。在又另一实施例中,修剪工艺270使用选择性腐蚀执行修剪。在又一实施例中,修剪工艺270通过布带和去布带方法移除被剪掉的大量材料,通过抛光方法使保留材料的表面变得光滑。由于受损区域通过修剪工艺270被移除,开口268不再存在,衬底202和252之间分层的风险也被大大降低。
修剪深度274和修剪宽度278可通过修剪工艺270调整。例如,在本实施例中,其中使用刀片进行修剪,刀片可切得更深进入到载体衬底252以增加修剪深度274,在水平方向可进行一些彼此接连的垂直切割以增加修剪宽度278。在另一实施例中,其中使用选择性腐蚀进行修剪,可延长腐蚀时间以增加修剪深度274,并且腐蚀区域可被扩大以增加修剪宽度278。在本实施例中,修剪深度274的范围从大约0.1um到大约750um,优选地为大约100um,修剪宽度278的范围从大约0.1um到大约6000um,优选地为大约3200um。
参考图2G,执行对器件衬底的背面206的处理。例如,彩色滤光层形成在器件衬底202的背面206的上方。彩色滤光层可支持不同颜色的过滤(例如,红色,绿色和蓝色),并且可被放置使得入射光辐射射到其上和穿过其中。例如,彩色滤光层包括用来过滤第一波长的光辐射的滤色器290和用来过滤第二波长的光辐射的滤色器292,这样对应第一和第二波长的具有不同颜色的光分别被滤色器290和292过滤。滤色器290、292可包括用来过滤特定波长段的染料型(或基于色素的)聚合物或树脂。之后,具有多个微型透镜的微透镜层295形成在滤色器290、292的上方以将光辐射引导和聚焦射向器件衬底202中的像素。微透镜层295中的透镜以各种不同的安排被放置,根据微透镜使用材料的折射率和与传感器表面的距离的不同而具有不同的形状。可以理解,半导体器件200也可在滤色器的形成之前经历另一激光退火工艺。而且,防反射涂膜(ARC)层可任选地形成在器件衬底202和彩色滤光层之间。
总之,此处公开的方法和装置提供了一种有效的方法,用于防止边缘修剪过程中半导体衬底的颗粒污染和减少半导体键合过程中的边缘碎裂和分层。此处公开的方法和装置利用在修剪器件衬底的第一边缘部分之前在器件衬底上方形成涂层。涂层在器件衬底被键合到载体衬底前被移除。此处公开的方法和装置也利用在键合和减薄之后修剪器件衬底的第二边缘部分的优势。这样做,本实施例提供了一些优于现有工艺器件的优点,可以理解,不同的实施例可具有不同的优点,没有特定的优点对于所有的实施例而言都是必要的。本实施例的一个优点是修剪过程中产生的污染物颗粒沉积在涂膜材料上,在键合工艺之前随涂膜材料一起被移除,因此在键合之前不需使用多而昂贵的清洁循环清洁器件衬底的表面,并且气泡缺陷不会发生在键合界面的附近。本发明的另一个优点是修剪第二边缘部分基本上降低了载体衬底和器件衬底之间分层的可能性。本实施例的又另一优点是无需额外的昂贵的材料执行描述的方法,BSI工艺的稳定性可被保持。而且,概述的步骤与CMOS处理流程是兼容的,适合于VLSI(超大规模集成电路)工艺。
上面概述了几个实施例的特征,这样本领域的技术人员能够更好地理解下面的详细描述。本领域的技术人员应明白,他们可以很容易地使用本发明作为为了设计和改善其他过程和结构的基础,用以达到相同的目的和/或获得与此处介绍的实施例相同的优点。本领域的技术人员也应认识到,他们可以在不脱离本发明的精神和范围的情况下,做各种不同的改变,替换和更改,和不脱离本发明的精神和范围的等同结构。

Claims (15)

1.一种制造半导体器件的方法,包括如下步骤:
提供具有正面、背面和第一边缘部分的器件衬底;
在器件衬底的正面的一部分的上方形成材料层;
修剪所述第一边缘部分;
移除所述材料层;
将所述器件衬底的正面键合到所述载体衬底;
从背面减薄所述器件衬底;和
修剪减薄的器件衬底的第二边缘部分。
2.如权利要求1所述的方法,其中,所述半导体器件是背面照明图像传感器。
3.如权利要求1所述的方法,还包括:
在所述器件衬底的正面之上形成互连结构;
在所述互连结构之上形成缓冲层;
在键合之后对半导体器件退火;
在减薄的器件衬底的背面的上方形成彩色滤光层;和
在所述彩色滤光层的上方形成微透镜层。
4.如权利要求3所述的方法,其中,修剪第二边缘部分的步骤包括移除缓冲层的一部分和载体衬底的一部分。
5.如权利要求1所述的方法,其中,修剪第一边缘部分的步骤包括移除覆盖在第一边缘部分上方的材料层的一部分。
6.如权利要求1所述的方法,其中,材料层的形成基本覆盖器件衬底的整个正面。
7.一种制造半导体器件的方法,包括如下步骤:
提供具有前表面、后表面和边缘区域的器件衬底;
形成基本覆盖前表面的材料层;
修剪包括覆盖在所述边缘区域上方的材料层的边缘区域;
移除所述材料层;和
将器件衬底的前表面键合到载体衬底。
8.如权利要求1或7所述的方法,其中,所述材料层包括光致抗蚀剂、带、CVD膜、PVD膜、高级构图膜、蜡、可重复使用的模板膜和玻璃中的一种。
9.如权利要求1或7所述的方法,其中,移除材料层的步骤包括剥除、冲洗、紫外光暴露、去布带和应用机械力中的一种。
10.如权利要求7所述的方法,还包括在键合之后从背面减薄器件衬底。
11.如权利要求7所述的方法,其中,修剪边缘区域的步骤包括削磨、抛光、或激光切割。
12.如权利要求7所述的方法,其中,修剪边缘区域的步骤仅移除边缘区域的一部分,或者修剪边缘区域的步骤基本移除整个边缘区域。
13.一种制造半导体器件的方法,包括如下步骤:
提供具有正面和背面的器件衬底;
将所述器件衬底的正面键合到载体衬底;
从背面减薄所述器件衬底;和
修剪减薄的器件衬底的边缘部分。
14.如权利要求13所述的方法,其中,所述键合器件衬底的正面的步骤包括在器件衬底和载体衬底之间形成缓冲层。
15.如权利要求13所述的方法,其中,所述修剪边缘部分的步骤包括削磨、抛光、去布带、应用能束、或选择性腐蚀中的一种。
CN2009102469431A 2009-03-31 2009-12-07 晶片键合方法 Expired - Fee Related CN101853864B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/414,910 2009-03-31
US12/414,910 US8173518B2 (en) 2009-03-31 2009-03-31 Method of wafer bonding

Publications (2)

Publication Number Publication Date
CN101853864A true CN101853864A (zh) 2010-10-06
CN101853864B CN101853864B (zh) 2012-07-04

Family

ID=42784765

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102469431A Expired - Fee Related CN101853864B (zh) 2009-03-31 2009-12-07 晶片键合方法

Country Status (2)

Country Link
US (1) US8173518B2 (zh)
CN (1) CN101853864B (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103084950A (zh) * 2011-11-08 2013-05-08 株式会社迪思科 晶片加工方法
CN104658880A (zh) * 2013-11-19 2015-05-27 中芯国际集成电路制造(上海)有限公司 晶圆处理方法
CN105070668A (zh) * 2015-08-06 2015-11-18 武汉新芯集成电路制造有限公司 一种晶圆级芯片封装方法
CN105097432A (zh) * 2014-05-09 2015-11-25 中芯国际集成电路制造(上海)有限公司 晶圆处理方法
CN105161522A (zh) * 2015-09-28 2015-12-16 杭州士兰集成电路有限公司 半导体衬底及其减薄方法
CN105565262A (zh) * 2014-10-17 2016-05-11 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN105637626A (zh) * 2013-08-14 2016-06-01 豪锐恩科技私人有限公司 用于将多个半导体芯片结合到基板上的装置和方法
CN105742258A (zh) * 2010-08-20 2016-07-06 S.O.I.Tec绝缘体上硅技术公司 低温键合方法
CN108257994A (zh) * 2018-01-15 2018-07-06 德淮半导体有限公司 半导体装置的制造方法
CN109545672A (zh) * 2018-11-21 2019-03-29 德淮半导体有限公司 晶圆键合方法以及键合晶圆
CN110189985A (zh) * 2019-06-19 2019-08-30 武汉新芯集成电路制造有限公司 一种键合结构及其制造方法
CN110534423A (zh) * 2019-09-19 2019-12-03 武汉新芯集成电路制造有限公司 半导体器件及其制作方法
CN111653498A (zh) * 2020-06-12 2020-09-11 长江存储科技有限责任公司 一种半导体结构及其研磨方法
CN115579374A (zh) * 2022-12-12 2023-01-06 合肥新晶集成电路有限公司 背罩式图像传感器的制备方法及背罩式图像传感器

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5384313B2 (ja) * 2008-12-24 2014-01-08 日本碍子株式会社 複合基板の製造方法及び複合基板
US8476165B2 (en) * 2009-04-01 2013-07-02 Tokyo Electron Limited Method for thinning a bonding wafer
US8614495B2 (en) 2010-04-23 2013-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Back side defect reduction for back side illuminated image sensor
JP5926527B2 (ja) * 2011-10-17 2016-05-25 信越化学工業株式会社 透明soiウェーハの製造方法
JP6016472B2 (ja) * 2012-06-20 2016-10-26 株式会社ディスコ ウエーハの加工方法
JP6016473B2 (ja) * 2012-06-20 2016-10-26 株式会社ディスコ ウエーハの加工方法
US20140054748A1 (en) * 2012-08-21 2014-02-27 Genmao Liu Edge trimming method for semiconductor wafer and semiconductor wafer having trimmed edge
US8841201B2 (en) * 2013-02-20 2014-09-23 Taiwan Semiconductor Manufacturing Co., Ltd. Systems and methods for post-bonding wafer edge seal
US9337225B2 (en) * 2013-09-13 2016-05-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
CN104658927B (zh) * 2013-11-19 2018-03-30 中芯国际集成电路制造(上海)有限公司 半导体晶片的键合减薄优化方法
KR20150092675A (ko) * 2014-02-05 2015-08-13 삼성전자주식회사 반도체 소자의 제조 방법
CN105826161A (zh) * 2015-01-07 2016-08-03 中芯国际集成电路制造(上海)有限公司 晶圆减薄方法
JP2016127232A (ja) * 2015-01-08 2016-07-11 株式会社ディスコ ウェーハの加工方法
KR102524962B1 (ko) 2016-11-14 2023-04-21 삼성전자주식회사 기판 구조체 제조 방법 및 이를 이용하여 제조된 기판 구조체
CN109950267B (zh) * 2019-03-26 2021-03-30 德淮半导体有限公司 图像传感器的制作方法
CN112071746B (zh) * 2020-09-16 2023-12-22 武汉新芯集成电路制造有限公司 晶圆键合方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668045A (en) * 1994-11-30 1997-09-16 Sibond, L.L.C. Process for stripping outer edge of BESOI wafers
US6113721A (en) * 1995-01-03 2000-09-05 Motorola, Inc. Method of bonding a semiconductor wafer
US7129172B2 (en) * 2004-03-29 2006-10-31 Intel Corporation Bonded wafer processing method
JP4306540B2 (ja) * 2004-06-09 2009-08-05 セイコーエプソン株式会社 半導体基板の薄型加工方法
US7648853B2 (en) * 2006-07-11 2010-01-19 Asm America, Inc. Dual channel heterostructure
US20080044984A1 (en) * 2006-08-16 2008-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of avoiding wafer breakage during manufacture of backside illuminated image sensors
US7709872B2 (en) * 2006-09-13 2010-05-04 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for fabricating image sensor devices
CN101110428A (zh) * 2007-07-11 2008-01-23 中国科学院上海微系统与信息技术研究所 用于mems微机械加工的多层绝缘体上的硅材料及方法
US8044464B2 (en) * 2007-09-21 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5058953B2 (ja) * 2007-12-06 2012-10-24 日東電工株式会社 光学表示ユニットの製造方法およびそれに用いられるロール原反

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105742258B (zh) * 2010-08-20 2020-09-29 S.O.I.Tec绝缘体上硅技术公司 低温键合方法
CN105742258A (zh) * 2010-08-20 2016-07-06 S.O.I.Tec绝缘体上硅技术公司 低温键合方法
CN103084950A (zh) * 2011-11-08 2013-05-08 株式会社迪思科 晶片加工方法
CN105637626A (zh) * 2013-08-14 2016-06-01 豪锐恩科技私人有限公司 用于将多个半导体芯片结合到基板上的装置和方法
CN104658880B (zh) * 2013-11-19 2017-08-25 中芯国际集成电路制造(上海)有限公司 晶圆处理方法
CN104658880A (zh) * 2013-11-19 2015-05-27 中芯国际集成电路制造(上海)有限公司 晶圆处理方法
CN105097432A (zh) * 2014-05-09 2015-11-25 中芯国际集成电路制造(上海)有限公司 晶圆处理方法
CN105097432B (zh) * 2014-05-09 2019-03-12 中芯国际集成电路制造(上海)有限公司 晶圆处理方法
CN105565262A (zh) * 2014-10-17 2016-05-11 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN105565262B (zh) * 2014-10-17 2017-05-17 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN105070668A (zh) * 2015-08-06 2015-11-18 武汉新芯集成电路制造有限公司 一种晶圆级芯片封装方法
CN105070668B (zh) * 2015-08-06 2019-03-12 武汉新芯集成电路制造有限公司 一种晶圆级芯片封装方法
CN105161522A (zh) * 2015-09-28 2015-12-16 杭州士兰集成电路有限公司 半导体衬底及其减薄方法
CN105161522B (zh) * 2015-09-28 2019-03-26 杭州士兰集成电路有限公司 半导体衬底及其减薄方法
CN108257994A (zh) * 2018-01-15 2018-07-06 德淮半导体有限公司 半导体装置的制造方法
CN109545672A (zh) * 2018-11-21 2019-03-29 德淮半导体有限公司 晶圆键合方法以及键合晶圆
CN110189985A (zh) * 2019-06-19 2019-08-30 武汉新芯集成电路制造有限公司 一种键合结构及其制造方法
CN110189985B (zh) * 2019-06-19 2020-10-30 武汉新芯集成电路制造有限公司 一种键合结构及其制造方法
US11081462B2 (en) 2019-06-19 2021-08-03 Wuhan Xinxin Semiconductor Manufacturing Co., Ltd. Method for manufacturing a bonding structure
CN110534423A (zh) * 2019-09-19 2019-12-03 武汉新芯集成电路制造有限公司 半导体器件及其制作方法
CN111653498A (zh) * 2020-06-12 2020-09-11 长江存储科技有限责任公司 一种半导体结构及其研磨方法
CN115579374A (zh) * 2022-12-12 2023-01-06 合肥新晶集成电路有限公司 背罩式图像传感器的制备方法及背罩式图像传感器

Also Published As

Publication number Publication date
CN101853864B (zh) 2012-07-04
US20100248414A1 (en) 2010-09-30
US8173518B2 (en) 2012-05-08

Similar Documents

Publication Publication Date Title
CN101853864B (zh) 晶片键合方法
CN102867832B (zh) 具有接合焊盘结构的背照式传感器及其制造方法
JP5960232B2 (ja) ボンディングパッドを有する半導体デバイス及びその製造方法
CN103137633B (zh) 减小背照式图像传感器的暗电流
US10249672B2 (en) Image pickup apparatus, semiconductor apparatus, and image pickup unit
TWI452683B (zh) 半導體元件及其製造方法
TW526568B (en) Integrated circuit device
US20080044984A1 (en) Methods of avoiding wafer breakage during manufacture of backside illuminated image sensors
CN1992205B (zh) Cmos图像传感器的制造方法
KR20150123686A (ko) 내장형 컬러 필터들을 가진 후면 조사식 이미지 센서들을 형성하는 방법 및 장치
JP5542543B2 (ja) 半導体装置の製造方法
CA2457905C (fr) Procede de fabrication de capteur d'image couleur avec ouvertures de contact creusees avant amincissement
IL160113A (en) Figure detector painted on a transparent substrate and method of manufacture
KR100720459B1 (ko) 이미지 센서의 제조방법
US11869916B2 (en) Bond pad structure for bonding improvement
TW201351623A (zh) 背照式影像感測器及其製造方法
KR20100078108A (ko) 이미지 센서의 제조 방법
KR100840649B1 (ko) 이미지 센서용 반도체 소자의 제조 방법
CN101159280A (zh) 图像传感器及其制造方法
JP2007194307A (ja) 固体撮像素子の製造方法
KR20100079061A (ko) 이미지센서의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120704

CF01 Termination of patent right due to non-payment of annual fee