CN105097432B - 晶圆处理方法 - Google Patents

Abstract

一种晶圆处理方法，包括：承载基底的第一表面具有定位标记；待处理基底具有第一表面、以及与第一表面相对的第二表面，待处理基底具有器件区、以及包围器件区的边缘区；将承载基底的第一表面与待处理基底的第一表面键合，定位标记位于待处理基底的边缘区内；对待处理基底进行修边工艺，修边工艺使待处理基底的半径减小，并完整暴露出承载基底第一表面的定位标记；通过定位标记的定位，在待处理基底的第二表面形成掩膜层，掩膜层内具有暴露出部分待处理基底第二表面的开口；以掩膜层为掩膜，刻蚀开口底部的待处理基底，直至暴露出承载基底的第一表面为止，在待处理基底内形成通孔。所述晶圆处理方法使硅通孔的形成工艺简化。

Description

晶圆处理方法

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种晶圆处理方法。

背景技术

在半导体制程中，能够将表面已形成有半导体器件的晶圆(Wafer)切割为多个芯片，之后再对各个芯片进行封装，以形成所需的集成电路或芯片器件。以晶圆级芯片尺寸封装(Wafer Level Chip Size Packaging，WLCSP)技术为例，对晶圆进行封装测试后再切割得到单个成品芯片，封装后的芯片尺寸与裸片完全一致。经晶圆级芯片尺寸封装技术封装后的芯片尺寸能够达到高度微型化，芯片成本随着芯片尺寸的减小和晶圆尺寸的增加而显著降低。

随着半导体制造技术的不断发展，半导体器件的特征尺寸不断减小，而芯片的集成度越来越高，而目前的二维封装结构已难以满足日益增长的芯片集成度需求，因此三维封装技术成为跨越芯片集成瓶颈的关键技术。

基于硅通孔(Through Silicon Via，TSV)的三维堆叠技术是现有的三维封装技术中的一种，所述基于硅通孔的三维堆叠技术是提高芯片集成度的主要方法之一。

现有的形成硅通孔结构的方法包括：提供半导体衬底，所述半导体衬底的第一表面具有器件层；使半导体衬底第一表面通过器件层与承载基底键合；在键合工艺之后，对所述半导体衬底的第二表面进行减薄，所述第二表面与所述第一表面相对；在减薄工艺之后，在所述半导体衬底和器件层内形成暴露出承载基底的通孔；在所述通孔内填充满导电材料，形成导电插塞。所述导电插塞即所形成的硅通孔结构，所述导电插塞用于使堆叠设置的半导体衬底之间能够实现电互连，从而使形成于半导体衬底表面的半导体器件能够构成集成电路。

然而，现有形成硅通孔结构的工艺复杂，不利于缩减工艺时间、工艺成本减少。

发明内容

本发明解决的问题是提供一种晶圆处理方法，使形成硅通孔的工艺简化。

为解决上述问题，本发明提供一种晶圆处理方法，包括：提供承载基底，所述承载基底具有第一表面，所述承载基底的第一表面具有定位标记，所述定位标记到承载基底的边缘具有第一距离；提供待处理基底，所述待处理基底具有第一表面、以及与第一表面相对的第二表面，所述待处理基底具有器件区、以及包围器件区的边缘区；将所述承载基底的第一表面与所述待处理基底的第一表面键合，所述待处理基底和承载基底的边缘重合，且所述定位标记位于待处理基底的边缘区内；对所述待处理基底进行修边工艺，所述修边工艺使所述待处理基底的半径减小第二距离，暴露出部分承载基底的第一表面，并且完整暴露出承载基底第一表面的定位标记，所述第二距离小于第一距离；通过所述定位标记的定位，在待处理基底的第二表面形成掩膜层，所述掩膜层内具有暴露出部分待处理基底第二表面的开口；以所述掩膜层为掩膜，刻蚀所述开口底部的待处理基底，直至暴露出承载基底的第一表面为止，在待处理基底内形成通孔。

可选的，所述待处理基底包括：第二衬底、以及位于第二衬底表面的器件层，所述器件层表面为所述待处理基底的第一表面。

可选的，所述器件层包括：位于第二衬底表面的器件结构、以及位于第二衬底表面且包围所述器件结构的绝缘层。

可选的，所述通孔的形成工艺包括：以所述掩膜层为掩膜，刻蚀开口底部的第二衬底，直至暴露出绝缘层表面为止；在暴露出绝缘层表面之后，以所述掩膜层为掩膜，刻蚀所述绝缘层，直至暴露出承载基底表面为止。

可选的，所述器件结构形成于待处理基底的器件区内。

可选的，所述修边工艺包括：第一修边工艺，使所述待处理基底的半径减小第二距离；第二修边工艺，在第一修边工艺之后、或在第一修边工艺的过程中进行，去除定位标记表面的待处理基底，完全暴露出所述定位标记。

可选的，所述第二修边工艺去除定位标记表面的待处理基底，并形成相对于待处理基底的边缘凹陷的修边侧壁。

可选的，所述修边侧壁具有向待处理基底中心延伸的顶角，且所述顶角为直角。

可选的，所述修边工艺采用刀具自待处理基底的边缘朝向中心进给，使所述待处理基底的半径减小。

可选的，所述刀具的转速为2000转/分钟～3000转/分钟，所述刀具的进给速度为5微米/秒～10微米/秒，所述进给的深度为400微米～750微米。

可选的，所述掩膜层包括光刻胶层。

可选的，所述掩膜层的形成工艺包括：在待处理基底的第二表面形成光刻胶膜；采用曝光工艺使所述光刻胶膜图形化，且所述曝光工艺通过暴露出的定位标记进行定位；在所述曝光工艺之后，采用显影工艺去除部分光刻胶膜，以形成暴露出部分待处理基底的光刻胶层。

可选的，所述掩膜层还包括位于待处理基底和光刻胶层之间的硬掩膜，所述硬掩膜的材料为氧化硅、氮化硅、氮氧化硅中的一种或多种组合，且所述硬掩膜的材料为透明材料。

可选的，还包括：在所述修边工艺之后，在形成掩膜层之前，对所述待处理基底的第二表面进行减薄，使所述待处理基底的厚度减薄至预设厚度。

可选的，所述预设厚度为3微米～400微米。

可选的，所述键合工艺包括：将所述待处理基底的第一表面压合于所述承载基底表面，位于所述承载基底第一表面的定位标记位于待处理基底的边缘区内；进行退火工艺，使所述待处理基底的第一表面熔接于所述承载基底表面。

可选的，还包括：在形成所述通孔之后，在所述通孔内填充满导电材料，在所述通孔内形成导电插塞。

可选的，所述承载基底包括第一衬底，所述定位标记位于第一衬底表面，且所述定位标记相对于所述第一衬底表面凸起或凹陷。

可选的，所述定位标记相对于第一衬底表面凸起时，所述定位标记的材料为半导体材料或金属。

可选的，所述第一距离为5毫米～8毫米，所述第二距离为3毫米～5毫米。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的晶圆处理方法中，在将承载基底与待处理基底表面键合之后，所述定位标记位于待处理基底的边缘区内。在采用修边工艺使待处理基底的半径减小的同时，能够以所述修边工艺暴露出承载基底第一表面的定位标记，后续采用所述完全暴露的定位标记进行定位，能够形成图形和位置精确的掩膜层。所述掩膜层作为刻蚀待处理基底的掩膜，以形成通孔。由于通过所述修边工艺即能够暴露出所述定位标记，使得形成所述通孔的工艺被简化，节省工艺时间和工艺成本。其次，由于所述定位标记被完全暴露，能够使所形成的掩膜层的位置和图形精确，则通过所述掩膜层刻蚀形成的通孔位置更准确。再次，由于所述定位标记位于待处理基底的边缘区内，在采用所述修边工艺暴露出定位标记后，不会对待处理基底的器件区造成损害。此外，由于所述修边工艺能够精确地停止于定位标记表面，因此不会损伤所述定位标记，能够使暴露出的定位标记图形形貌精确。

附图说明

图1至图4是在半导体衬底和器件层内形成通孔的过程的剖面结构示意图；

图5至图15是本发明实施例的晶圆处理过程的结构示意图。

具体实施方式

如背景技术所述，现有形成硅通孔结构的工艺复杂，不利于缩减工艺时间、减少工艺成本。

经过研究发现，在减薄半导体衬底之后，需要采用刻蚀工艺自半导体衬底的第二表面进行刻蚀，以此在半导体衬底和器件层内形成通孔。然而，形成所述通孔的工艺较为复杂。如图1至图4所示，是在半导体衬底和器件层内形成通孔的过程的剖面结构示意图。

请参考图1，提供半导体衬底100和承载基底200，所述半导体衬底100的第一表面110具有器件层101，所述半导体衬底100第一表面110通过器件层101与承载基底200键合，所述承载基底200与器件层101相接触的表面具有定位标记201。

请参考图2，在半导体衬底100的第二表面120形成第一光刻胶层102，所述第二表面120与第一表面110相对，所述第一光刻胶层102暴露出与定位标记201位置对应的半导体衬底100的第二表面120。

请参考图3，以所述第一光刻胶层102(如图2所示)为掩膜，刻蚀所述半导体衬底100和器件层101，直至完全暴露出承载基底200表面的定位标记201；在暴露出定位标记201之后，去除所述第一光刻胶层102。

请参考图4，在去除第一光刻胶层102之后，通过所述定位标记201的定位，在半导体衬底100的第二表面120形成第二光刻胶层103，所述第二光刻胶层103暴露出部分半导体衬底100的第二表面120；以所述第二光刻胶层103为掩膜，刻蚀所述半导体衬底100和器件层101，直至暴露出承载基底200表面为止，形成通孔104。

由上述过程可知，为了形成能够定义通孔104位置的第二光刻胶层103，需要首先暴露出承载基底200表面的定位标记201，以所述定位标记201控制所述第二光刻胶层103暴露出的区域图形和位置。然而，为了形成暴露出承载基底200表面的定位标记201，需要在形成通孔104之前，在半导体衬底100的第二表面120形成第一光刻胶层102(如图2所示)，以第一光刻胶层102为掩膜，刻蚀半导体衬底100和器件层101，直至暴露出定位标记201为止，并且需要在刻蚀工艺之后去除所述第一光刻胶层102，以便之后能够形成第二光刻胶层103。因此，为了形成所述通孔104，需要采用两次光刻工艺分别形成第一光刻胶层102和第二光刻胶层103，除了形成通孔104的刻蚀工艺之后，还需要采用刻蚀工艺暴露出定位标记201，所述形成通孔104的工艺复杂、工艺成本较高、工艺时间较长。

而且，由于形成第一光刻胶层102时，难以使所述第一光刻胶层102精确定位，因此容易造成所述定位标记201未被完整暴露，继而容易造成后续形成第二光刻胶层103时的定位不准确，则所形成的通孔104位置不准确，影响所形成的硅通孔结构的性能。

为了解决上述问题，本发明提出一种晶圆处理方法。其中，在将承载基底与待处理基底表面键合之后，在采用修边工艺使待处理基底的半径减小的同时，以所述修边工艺暴露出承载基底第一表面的定位标记，后续以所述暴露出的定位标记进行定位，以形成掩膜层，所述掩膜层作为刻蚀待处理基底的掩膜，以形成通孔。由于通过所述修边工艺即能够暴露出所述定位标记，使得形成所述通孔的工艺被简化，而且使所形成的掩膜层的位置和图形精确，所形成的通孔位置更准确。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图5至图15是本发明实施例的晶圆处理过程的结构示意图。

请参考图5，提供承载基底300，所述承载基底300具有第一表面310，所述承载基底300的第一表面310具有定位标记301，所述定位标记301到承载基底300的边缘具有第一距离L1。

所述承载基底300用于支撑待处理基底，以便对待处理基底的第二表面进行处理。所述承载基底300包括第一衬底(未标示)，所述第一衬底为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅衬底、绝缘体上锗衬底或玻璃衬底或III-V族化合物衬底(例如氮化镓衬底或砷化镓衬底等)。本实施例中，所述第一衬底为硅衬底。

本实施例中，后续需要在待处理基底内形成硅通孔结构，在将所述承载基底300与待处理基底的第一表面相互固定之后，能够对所述待处理基底的第二表面进行减薄，而且，由于所述承载基底300的支撑，使所述待处理基底具有足够的强度，不会在减薄过程中发生碎裂。

由于所述承载基底300用于在后续减薄待处理基底的过程中进行支撑，因此需要使所述承载基底300与待处理基底进行键合加以固定。本实施例中，所述承载基底300的第一表面310具有第一绝缘层，待处理基底的第一表面具有第二绝缘层，通过键合工艺能够使所述第一绝缘层和第二绝缘层固定在一起。

所述承载基底300的第一表面310与待处理基底相接触，而位于承载基底300第一表面310的定位标记301用于定位形成于待处理基底第二表面的掩膜层，因此，后续需要去除定位标记301表面的待处理基底以暴露出所述定位标记。

所述定位标记301相对于所述承载基底300内的第一衬底表面凸起或凹陷。在本实施例中，所述定位标记301凸起于第一衬底表面，而且，所述承载基底300的第一表面310还具有第一绝缘层(未标示)，所述第一绝缘层的表面与所述定位标记301的表面齐平，使所述承载基底300的第一表面310平坦，以便后续在所述第一表面310键合待处理基底。

在本实施例中，所述定位标记301相对于第一衬底表面凸起时，所述定位标记301的材料为半导体材料或金属等不透光材料，在所述第一衬底表面形成定位标记之后，采用涂布工艺或沉积工艺在第一衬底和定位标记301表面形成绝缘膜，再对所述绝缘膜进行平坦化工艺，直至暴露出定位标记301表面为止。第一绝缘层的材料为氧化硅、氮化硅或氮氧化硅，且所述第一绝缘层的材料为透明材料，则后续能够以光学器件对暴露出的定位标记301进行检测并定位，而且所述光学器件不会受到第一绝缘层的影响。

所述定位标记301位于承载基底300的边缘区域，即所述定位标记301到承载基底300的第一距离L1较小，所述定位标记301与后续相键合的待处理基底的边缘区位置对应，则后续在去除定位标记301表面的待处理基底时，不会对待处理基底的器件区造成损害。所述第一距离L1为所述定位标记301最靠近承载基底300边缘的边界到所述承载基底300边缘的距离，本实施例中，所述第一距离L1为5毫米～8毫米。

请参考图6，图6是本实施例的定位标记301的俯视结构示意图。在本实施例中，所述定位标记301平行于承载基底300表面的图形呈“回”形，后续通过检测所述定位标记301，能够使所形成的掩膜层精确定位。

请参考图7，提供待处理基底400，所述待处理基底400具有第一表面410、以及与第一表面410相对的第二表面420，所述待处理基底400具有器件区I、以及包围器件区I的边缘区II。

所述待处理基底400包括：第二衬底401、以及位于第二衬底401表面的器件层(未标示)，所述器件层表面为所述待处理基底400的第一表面410。

所述第二衬底401为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅衬底、绝缘体上锗衬底或玻璃衬底或III-V族化合物衬底(例如氮化镓衬底或砷化镓衬底等)。本实施例中，所述第二衬底401为硅衬底。

所述器件层包括：位于第二衬底401表面的器件结构(未示出)、以及位于第二衬底401表面且包围所述器件结构的第二绝缘层402。所述器件结构包括半导体器件、以及使所述半导体器件之间实现电互连的导电结构，所述第二绝缘层402用于使半导体器件和导电结构之间电隔离。所述第二绝缘层402的材料为氧化硅、氮化硅、氮氧化硅中的一种或多种。

在本实施例中，所述待处理基底400的第一表面410为器件层的第二绝缘层402表面，后续通过使所述第二绝缘层402和承载基底300表面的第一绝缘层之间相互熔接，能够实现所述待处理基底400的第一表面410与承载基底300的第一表面310的键合。

本实施例中，所述器件层内的器件结构形成于待处理基底400的器件区内I，而位于承载基底300表面的定位标记与待处理基底400的边缘区II位置对应，则后续以修编工艺去除定位标记表面的待处理基底时，不会破坏待处理基底400表面的器件结构。

请参考图8，将所述承载基底300的第一表面310与所述待处理基底400的第一表面410键合，所述待处理基底400和承载基底300的边缘重合，且所述定位标记301位于待处理基底400的边缘区II内。

所述键合工艺包括：将所述待处理基底400的第一表面410压合于所述承载基底300表面，位于所述承载基底300第一表面310的定位标记301位于待处理基底400的边缘区II内；进行退火工艺，使所述待处理基底400的第一表面410熔接于所述承载基底300表面。

本实施例中，所述承载基底300的第一表面310具有第一绝缘层，所述待处理基底400的第一表面410具有第二绝缘层，在所述退火工艺中，能够实现所述第一绝缘层和第二绝缘层的熔接，从而将待处理基底400固定于承载基底300表面。

通过将待处理基底400的第一表面410固定于承载基底300表面，能够提高所述待处理基底400的强度，从而在后续形成硅通孔结构的过程中，能够避免在对所述待处理基底400的第二表面420进行减薄工艺时，造成待处理基底400碎裂的问题。

请参考图9和图10，图10是图9的俯视图，图9是图10沿AA’方向的剖面结构示意图，对所述待处理基底400进行修边工艺，所述修边工艺使所述待处理基底400的半径减小第二距离L2，暴露出部分承载基底300的第一表面310，并且完整暴露出承载基底300第一表面310的定位标记301，所述第二距离L2小于第一距离L1。

对于晶圆(Wafer)来说，在晶圆的形成过程中，刚切下来的晶圆边缘很锋利，尤其是单晶硅材料是脆性材料，更容易发生边角崩裂的问题，继而影响晶圆强度，破坏晶圆表面光洁，而且会对后工序带来污染颗粒，因此，在晶圆表面形成器件结构之前，需要对晶圆进行圆边(Edge Profiling)工艺，以此对晶圆的边缘形状、以及外径尺寸进行修整，使得晶圆的边缘呈圆角。

然而，由于晶圆边缘形成圆角的部分不适宜形成器件结构，因此，在对已形成器件结构的晶圆进行切割之前，需要对所述晶圆进行修边(Trimming)，去除所述晶圆边缘具有圆角的区域，以便对剩下的形成有器件结构的区域进行切割和封装，形成芯片。

所述承载基底300和待处理基底400的边缘均具有圆角，因此，在将待处理基底400固定于承载基底300表面之后，需要采用所述修边工艺去除所述待处理基底400边缘具有圆角的区域，以便后续进行切割和封装工艺。

本实施例中，所述修边工艺包括：第一修边工艺，使所述待处理基底400的半径减小第二距离L2，以去除待处理基底400边缘的圆角区域；第二修边工艺，用于去除定位标记301表面的待处理基底400，以完全暴露出所述定位标记301。

所述第二修边工艺能够在进行第一修边工艺的过程中同时进行；或者，所述第二修边工艺能够在完成第一修边工艺之后进行。所述修边工艺采用绕中心轴线旋转的修边刀具，自所述待处理基底400的边缘朝待处理基底400的圆心方向进给，且所述修边刀具垂直于所述待处理基底400表面。在第一修边工艺中，修边刀具的进给量为第二距离L2。

所述第二距离L2为所述待处理基底400边缘的圆角区域平行于待处理基底400表面的宽度尺寸，因此，使所述待处理基底400的半径缩小第二尺寸L2，即能够去除待处理基底400边缘的圆角区域。本实施例中，待处理基底400边缘的圆角区域平行于待处理基底400表面的宽度尺寸为3毫米～5毫米，则所述待处理基底400半径缩小的第二距离L2为3毫米～5毫米。

然而，由于所述定位标记301形成于承载基底300表面，且所述承载基底300的边缘具有圆角，因此所述定位标记301到承载基底300边缘的第一距离L1大于圆角区域平行于承载基底300表面的宽度尺寸。

在本实施例中，所述承载基底300的圆角区域平行于承载基底300表面的宽度尺寸也为第二距离L2，因此，所述定位标记300到所述承载基底300边缘的第一距离L1大于第二距离L2。在进行第二修边工艺时，需要使修边刀具的进给量大于第一距离L1，直至定位标记301被完全暴露为止。

本实施例中，所述修边刀具的转速为2000转/分钟～3000转/分钟，所述刀具的进给速度为5微米/秒～10微米/秒，所述进给的深度为400微米～750微米。所述修边工艺的进给量以及进给深度能够精确控制，使得第一修边工艺和第二修边工艺的进给量均能够精确控制，从而避免对待处理基底400的器件区I造成损害。

其中，所述进给深度为所述修边刀具的顶端到待处理基底400第二表面的距离，因此所述进给深度由待处理基底400的厚度决定，以保证所述修边刀具的顶端恰好落在承载基底300的第一表面310，从而保证了在修边工艺之后，暴露出的定位标记301形貌完整、且不会受到损伤，则后续以所述定位标记301定位的掩膜层位置更为精确。

请参考图10，图10是图9的俯视结构图。

在本实施例中，所述第二修边工艺去除定位标记301表面的待处理基底400，并形成相对于待处理基底400的边缘凹陷的修边侧壁403。所述修边侧壁403垂直于待处理基底表面，而且，所述修边侧壁403还具有向待处理基底中心延伸的顶角，本实施例中，所述顶角为直角。形成所述凹陷且具有顶角的修边403侧壁方法简单，仅需使修边刀具向待处理基底的圆心方向进给预设量即能够形成，使得第二修边工艺易于操作。在其它实施例中，修边侧壁403的顶角还能够为其它角度，例如85°或95°。

请参考图11，在所述修边工艺之后，对所述待处理基底400的第二表面420进行减薄，使所述待处理基底400的厚度减薄至预设厚度H1。

经过所述减薄工艺之后，能够减小所述待处理基底400的厚度，以便后续刻蚀贯通所述待处理基底400的通孔，所述通孔内用于形成导电插塞，所述导电插塞即所需形成的硅通孔结构。

本实施例中，所述减薄工艺为化学机械抛光工艺，所述化学机械抛光工艺在所述待处理基底400的第二表面420进行。所述待处理基底400预设厚度H1为3微米～400微米，即经过减薄工艺之后，所述待处理基底400的厚度为3微米～400微米。在所述化学机械抛光工艺中，由于具有承载基底300的支撑，所述待处理基底400的稳定性提高，不易发生碎裂等问题。在其它实施例中，所述减薄工艺还能够为物理抛光工艺。

请参考图12，在所述减薄工艺之后，通过所述定位标记301的定位，在待处理基底400的第二表面420形成掩膜层404，所述掩膜层404内具有暴露出部分待处理基底400第二表面420的开口405。

本实施例中，所述掩膜层404为光刻胶层。所述掩膜层404的形成工艺包括：在待处理基底400的第二表面420形成光刻胶膜；采用曝光工艺使所述光刻胶膜图形化，且所述曝光工艺通过暴露出的定位标记301进行定位；在所述曝光工艺之后，采用显影工艺去除部分光刻胶膜，以形成暴露出部分待处理基底400的光刻胶层。

由于所述定位标记301表面的待处理基底400被去除，使所述定位标记301被完整暴露，而且所述定位标记301的形貌完整精确，因此，以所述定位标记301进行定位而形成的图形化的光刻胶层的图形成尺寸和位置更为精确，使后续形成与待处理基底400内的导电插塞的尺寸为位置精确。

在其它实施例中，所述掩膜层404还包括位于待处理基底400和光刻胶层之间的硬掩膜，所述硬掩膜的材料为氧化硅、氮化硅、氮氧化硅中的一种或多种组合。而且，所述硬掩膜的材料为透明材料，则在通过定位标记301定位时，不会因硬掩膜的阻挡而影响定位精确度。

请参考图13，以所述掩膜层404为掩膜，刻蚀开口405底部的第二衬底401，直至暴露出第二绝缘层402表面为止，在第二衬底401内形成通孔406a。

所述刻蚀第二衬底401的工艺为各向异性的干法刻蚀工艺，所形成的通孔406a的侧壁所对于第二衬底401表面垂直，由于所述第二衬底401与第二绝缘层402之间具有刻蚀选择性，因此所述各向异性的干法刻蚀工艺能够停止于所述第二绝缘层402表面。本实施例中，所述第二衬底401为硅衬底，所述各向异性的干法刻蚀工艺包括：刻蚀气体包括SF6，流量为20标准毫升每分钟～200标准毫升每分钟，偏置功率大于或等于100瓦，刻蚀腔室的压力为2毫托～200毫托，刻蚀时间为5秒～60秒。

请参考图14，在暴露出第二绝缘层402表面之后，以所述掩膜层404为掩膜，刻蚀所述第二绝缘层402，直至暴露出承载基底300的第一表面310为止，在待处理基底400内形成通孔406。

所述刻蚀第二绝缘层402的工艺为各向异性的干法刻蚀工艺，所形成的通孔406的侧壁所对于待处理基底400表面垂直。本实施例中，所述第二绝缘层402为氧化硅，所述各向异性的干法刻蚀工艺包括：刻蚀气体包括CF4、CHF3、CH2F2中的一种或多种，流量为20标准毫升每分钟～200标准毫升每分钟，偏置功率大于或等于100瓦，刻蚀腔室的压力为2毫托～200毫托，刻蚀时间为5秒～60秒。

请参考图15，在形成所述通孔406(如图14所示)之后，在所述通孔406内填充满导电材料，在所述通孔406内形成导电插塞407。

需要说明的是，在形成导电插塞407之前，去除所述掩膜层404(如图14所示)。本实施例中，所述掩膜层404为光刻胶层，去除掩膜层404的工艺为灰化工艺或湿法去胶工艺。

所述导电插塞407贯穿所述待处理基底400，即所需形成的硅通孔结构。所述导电插塞407的材料为铜、铝、钨、氮化钛、钽、氮化钽、钛中的一种或多种。所述导电插塞407的形成工艺包括：在所述通孔406内和待处理基底400的第二表面420形成填充满通孔406的导电层；采用化学机械抛光工艺去除待处理基底400第二表面420的部分导电层，形成的导电插塞407。其中，所述导电插塞407的形成工艺为物理气相沉积工艺、化学气相沉积工艺、原子层沉积工艺、电镀工艺或化学镀工艺。

本实施例中，在将承载基底与待处理基底表面键合之后，所述定位标记位于待处理基底的边缘区内。在采用修边工艺使待处理基底的半径减小的同时，能够以所述修边工艺暴露出承载基底第一表面的定位标记，后续采用所述完全暴露的定位标记进行定位，能够形成图形和位置精确的掩膜层。所述掩膜层作为刻蚀待处理基底的掩膜，以形成通孔。由于通过所述修边工艺即能够暴露出所述定位标记，使得形成所述通孔的工艺被简化，节省工艺时间和工艺成本。其次，由于所述定位标记被完全暴露，能够使所形成的掩膜层的位置和图形精确，则通过所述掩膜层刻蚀形成的通孔位置更准确。再次，由于所述定位标记位于待处理基底的边缘区内，在采用所述修边工艺暴露出定位标记后，不会对待处理基底的器件区造成损害。此外，由于所述修边工艺能够精确地停止于定位标记表面，因此不会损伤所述定位标记，能够使暴露出的定位标记图形形貌精确。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种晶圆处理方法，其特征在于，包括：

提供承载基底，所述承载基底具有第一表面，所述承载基底的第一表面具有定位标记，所述定位标记到承载基底的边缘具有第一距离；

提供待处理基底，所述待处理基底具有第一表面、以及与第一表面相对的第二表面，所述待处理基底具有器件区、以及包围器件区的边缘区；

将所述承载基底的第一表面与所述待处理基底的第一表面键合，所述待处理基底和承载基底的边缘重合，且所述定位标记位于待处理基底的边缘区内；

对所述待处理基底进行修边工艺，所述修边工艺包括：

第一修边工艺，使所述待处理基底的半径减小第二距离，暴露出部分承载基底的第一表面，所述第二距离小于第一距离；

第二修边工艺，在第一修边工艺之后、或在第一修边工艺的过程中进行，所述第二修边工艺去除定位标记表面的待处理基底，完整暴露出承载基底第一表面的定位标记；

通过所述定位标记的定位，在待处理基底的第二表面形成掩膜层，所述掩膜层内具有暴露出部分待处理基底第二表面的开口；

以所述掩膜层为掩膜，刻蚀所述开口底部的待处理基底，直至暴露出承载基底的第一表面为止，在待处理基底内形成通孔。

2.如权利要求1所述的晶圆处理方法，其特征在于，所述待处理基底包括：第二衬底、以及位于第二衬底表面的器件层，所述器件层表面为所述待处理基底的第一表面。

3.如权利要求2所述的晶圆处理方法，其特征在于，所述器件层包括：位于第二衬底表面的器件结构、以及位于第二衬底表面且包围所述器件结构的绝缘层。

4.如权利要求3所述的晶圆处理方法，其特征在于，所述通孔的形成工艺包括：以所述掩膜层为掩膜，刻蚀开口底部的第二衬底，直至暴露出绝缘层表面为止；在暴露出绝缘层表面之后，以所述掩膜层为掩膜，刻蚀所述绝缘层，直至暴露出承载基底表面为止。

5.如权利要求3所述的晶圆处理方法，其特征在于，所述器件结构形成于待处理基底的器件区内。

6.如权利要求1所述的晶圆处理方法，其特征在于，所述第二修边工艺去除定位标记表面的待处理基底，并形成相对于待处理基底的边缘凹陷的修边侧壁。

7.如权利要求6所述的晶圆处理方法，其特征在于，所述修边侧壁具有向待处理基底中心延伸的顶角，且所述顶角为直角。

8.如权利要求1所述的晶圆处理方法，其特征在于，所述修边工艺采用刀具自待处理基底的边缘朝向中心进给，使所述待处理基底的半径减小。

9.如权利要求8所述的晶圆处理方法，其特征在于，所述刀具的转速为2000转/分钟～3000转/分钟，所述刀具的进给速度为5微米/秒～10微米/秒，所述进给的深度为400微米～750微米。

10.如权利要求1所述的晶圆处理方法，其特征在于，所述掩膜层包括光刻胶层。

11.如权利要求10所述的晶圆处理方法，其特征在于，所述掩膜层的形成工艺包括：在待处理基底的第二表面形成光刻胶膜；采用曝光工艺使所述光刻胶膜图形化，且所述曝光工艺通过暴露出的定位标记进行定位；在所述曝光工艺之后，采用显影工艺去除部分光刻胶膜，以形成暴露出部分待处理基底的光刻胶层。

12.如权利要求10所述的晶圆处理方法，其特征在于，所述掩膜层还包括位于待处理基底和光刻胶层之间的硬掩膜，所述硬掩膜的材料为氧化硅、氮化硅、氮氧化硅中的一种或多种组合，且所述硬掩膜的材料为透明材料。

13.如权利要求1所述的晶圆处理方法，其特征在于，还包括：在所述修边工艺之后，在形成掩膜层之前，对所述待处理基底的第二表面进行减薄，使所述待处理基底的厚度减薄至预设厚度。

14.如权利要求13所述的晶圆处理方法，其特征在于，所述预设厚度为3微米～400微米。

15.如权利要求1所述的晶圆处理方法，其特征在于，所述键合工艺包括：将所述待处理基底的第一表面压合于所述承载基底表面，位于所述承载基底第一表面的定位标记位于待处理基底的边缘区内；进行退火工艺，使所述待处理基底的第一表面熔接于所述承载基底表面。

16.如权利要求1所述的晶圆处理方法，其特征在于，还包括：在形成所述通孔之后，在所述通孔内填充满导电材料，在所述通孔内形成导电插塞。

17.如权利要求1所述的晶圆处理方法，其特征在于，所述承载基底包括第一衬底，所述定位标记位于第一衬底表面，且所述定位标记相对于所述第一衬底表面凸起或凹陷。

18.如权利要求17所述的晶圆处理方法，其特征在于，所述定位标记相对于第一衬底表面凸起时，所述定位标记的材料为半导体材料或金属。

19.如权利要求1所述的晶圆处理方法，其特征在于，所述第一距离为5毫米～8毫米，所述第二距离为3毫米～5毫米。