CN111653498A - 一种半导体结构及其研磨方法 - Google Patents
一种半导体结构及其研磨方法 Download PDFInfo
- Publication number
- CN111653498A CN111653498A CN202010535973.0A CN202010535973A CN111653498A CN 111653498 A CN111653498 A CN 111653498A CN 202010535973 A CN202010535973 A CN 202010535973A CN 111653498 A CN111653498 A CN 111653498A
- Authority
- CN
- China
- Prior art keywords
- layer
- circuit structure
- substrate
- structure layer
- covering layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Abstract
本申请实施例提供了一种半导体结构及其研磨方法，提供待测结构，待测结构上可以包括衬底，以及衬底上的电路结构层，在电路结构层上形成覆盖层，从待测结构的侧壁对衬底、电路结构层及覆盖层进行同时研磨，覆盖层在研磨过程中保护电路结构层的上表面边缘，这样电路结构层位于衬底之上以及覆盖层之下，因此处于待测结构的整个侧壁的中部，研磨过程中仅会对整个半导体结构的上方表面边缘和下方表面边缘造成损伤，因此电路结构的上表面边缘受到上层的覆盖层，下表面边缘受到下层的衬底的保护，因此电路结构层的侧壁表面是平整的，利于提高检测准确性。
Description
技术领域
本申请涉及半导体器件及其制造领域，特别涉及一种半导体结构及其研磨方法。
背景技术
在芯片制备完成后，可以进行截面制样，以获取芯片内部的结构，具体的，可以从芯片的侧壁进行研磨，以得到纵向的截面，该截面中可以体现芯片内部纵向的电路结构，从而实现对芯片的检测。
目前，可以将芯片粘贴在样品台柱上，而后利用砂纸和抛光布对芯片的侧壁进行研磨，在打磨到一定的平整度后进行截面的检测。然而，这种研磨方式得到的截面往往不够平整，影响检测结果。
发明内容
有鉴于此，本申请的目的在于提供一种半导体结构及其研磨方法，提高了研磨得到的截面的平整度，提高检测准确性。
为实现上述目的，本申请有如下技术方案：
本申请实施例提供了一种半导体结构的研磨方法，包括：
提供待测结构；所述待测结构包括衬底，以及所述衬底上的电路结构层；
在所述电路结构层上形成覆盖层；
从侧壁对所述待测结构及所述覆盖层进行研磨，所述覆盖层在研磨过程中保护所述电路结构层的上表面边缘。
可选的，所述覆盖层为聚酰亚胺。
可选的，所述在所述电路结构层上形成覆盖层，包括：
利用旋涂工艺或沉积工艺在所述电路结构层上形成覆盖层。
可选的，利用旋涂工艺在所述电路结构层上形成覆盖层，具体包括：
混合聚酰胺酸和醋酸酐形成前驱体溶液；
将所述前驱体溶液滴加在所述电路结构层表面；
利用旋涂仪使所述前驱体溶液涂覆于所述电路结构层表面；
对所述待测结构进行加热，得到所述电路结构层表面的覆盖层。
可选的，所述覆盖层的厚度范围为1-10微米。
可选的，所述方法还包括：
对研磨后的侧壁表面进行检测。
可选的，所述从侧壁对所述待测结构及所述覆盖层进行研磨，通过抛光布和/或砂纸。
本申请实施例还提供了一种半导体结构，包括：
衬底；
所述衬底上的电路结构层；
在所述电路结构层上的覆盖层，所述覆盖层用于保护所述电路结构层的上表面边缘。
可选的，所述覆盖层为聚酰亚胺。
可选的，所述覆盖层的厚度范围为1-10微米。
本申请实施例提供了一种半导体结构及其研磨方法，提供待测结构，待测结构上可以包括衬底，以及衬底上的电路结构层，在电路结构层上形成覆盖层，从待测结构的侧壁对衬底、电路结构层及覆盖层进行同时研磨，覆盖层在研磨过程中保护电路结构层的上表面边缘，这样电路结构层位于衬底之上以及覆盖层之下，因此处于待测结构的整个侧壁的中部，研磨过程中仅会对整个半导体结构的上方表面边缘和下方表面边缘造成损伤，因此电路结构的上表面边缘受到上层的覆盖层，下表面边缘受到下层的衬底的保护，因此电路结构层的侧壁表面是平整的，利于提高检测准确性。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本申请实施例提供的一种半导体结构的研磨方法；
图2为本申请实施例提供的一种半导体结构的示意图；
图3为本申请实施例提供的一种研磨后的半导体结构示意图；
图4为本申请实施例提供的一种检测图像示意图；
图5为本申请实施例提供的另一种半导体结构的示意图；
图6为本申请实施例提供的另一种研磨后的半导体结构的示意图；
图7为本申请实施例提供的另一种检测图像的示意图。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。
其次，本申请结合示意图进行详细描述，在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
在芯片制备完成后，可以进行截面制样，以获取芯片内部的结构，具体的，可以从芯片的侧壁进行研磨，以得到纵向的截面，该截面中的结构可以体现芯片内部纵向的电路结构，从而实现对芯片的检测。
目前，可以将芯片粘贴在样品台柱上，而后利用砂纸和抛光布对芯片的侧壁进行研磨，在打磨到一定的平整度后进行截面的检测。然而，这种方式得到的截面往往不够平整，影响检测结果。这是因为，砂纸和抛光布相对较软，在对芯片侧壁进行磨抛的过程中，边缘部分往往磨抛的比较快，而中心的部分比较慢，导致截面不够平整。
基于以上技术问题，本申请实施例提供了一种半导体结构及其研磨方法，提供待测结构，待测结构上可以包括衬底，以及衬底上的电路结构层，在电路结构层上形成覆盖层，从待测结构的侧壁对衬底、电路结构层及覆盖层进行同时研磨，覆盖层在研磨过程中保护电路结构层的上表面边缘，这样电路结构层位于衬底之上以及覆盖层之下，因此处于待测结构的整个侧壁的中部，研磨过程中仅会对整个半导体结构的上方表面边缘和下方表面边缘造成损伤，因此电路结构的上表面边缘受到上层的覆盖层，下表面边缘受到下层的衬底的保护，因此电路结构层的侧壁表面是平整的，利于提高检测准确性。
为了更好的理解本申请的技术方案和技术效果，以下将结合附图对具体的实施例进行详细的描述。
参考图1所示，为本申请实施例提供的一种半导体结构的研磨方法，该方法可以包括：
S101，提供待测结构，参考图2和图3所示。
本申请实施例中，在芯片制备完成后可以截面制样，以获取芯片内部的结构，则该芯片可以作为待测结构。
待测结构可以包括衬底100，以及衬底100上的电路结构层200，参考图2所示，为本申请实施例提供的一种半导体结构的示意图，其中衬底100可以是半导体衬底，例如硅衬底、锗衬底、硅锗衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium On Insulator)等。
电路结构层200中可以包括器件结构，器件结构可以由层间介质层覆盖，层间介质层可以为氧化硅，器件结构可以为MOS器件、存储器件和/或其他无源器件等。电路结构层200中也可以包括电连接器件结构的互连层，互连层可以形成于器件结构上方。其中，器件结构和互连层可以统称为电路结构。
若直接从侧壁对待测结构进行研磨，以去除部分衬底100和电路结构层200，得到纵向的截面，该截面中可以暴露芯片内部纵向的电路结构，对截面进行检测，可以实现对芯片的检测。然而，在对待测结构的侧壁进行研磨的过程中，由于砂纸和抛光布相对较软，因此侧壁的边缘部分往往磨损较快，而中心部分磨损较慢，因此研磨后的待测结构在上表面和下表面的边缘处出现圆角201，即rounding，即在电路结构层200上表面和衬底100下表面的边缘处出现圆角201，导致侧壁截面不平整，参考图3所示，为本申请实施例提供的一种研磨后的半导体结构示意图。
事实上，圆角201的出现，会导致电路结构层200的上表面边缘受到额外的损伤，其中的一些电路结构被研磨去除，而内部的电路结构暴露出来，此时对侧壁截面进行检测，得到的不只是该侧壁平面内的电路结构，而是包括了该侧壁平面后侧的电路结构。可以利用光学显微镜对侧壁进行检测。
参考图4所示，为本申请实施例提供的一种检测图像示意图，其中，虚线框内的部分对应图3中的圆角201位置，该位置的较密集的结构体现的是侧壁平面之后的多个平面内的电路结构，由此可见，该截面所在平面内的一些地址出现损坏，对截面所在平面的检测结果是不完整的。
S102，在电路结构层200上形成覆盖层300，参考图5所示。
由于直接对包括衬底100和电路结构层200的待测结构进行研磨，容易产生圆角影响对待测结构的检测结果，因此本申请实施例中，可以在电路结构层200上形成覆盖层300，这样，电路结构层200形成于衬底100和覆盖层300之间，在研磨过程中，覆盖层300可以保护电路结构层200的上表面边缘，从而使电路结构层200的侧壁较为平整，提高检测结果的准确性。参考图5所示，为本申请实施例提供的另一种半导体结构的示意图。
覆盖层300可以是耐高温，耐磨损的材料层，可以是透明材料，也可以是不透明材料，在需要从电路结构层200上表面进行检测时，覆盖层300设置为透明材料，这样不影响电路结构层200上表面的检测，例如地址的确定。
具体的，覆盖层300可以是聚酰亚胺(Polyimide)，聚酰亚胺具有较好的粘附性，较好的透明度，较低的成本以及简易的制备工艺。该覆盖层300可以利用旋涂工艺或沉积工艺在电路结构层200上形成，其厚度范围可以为1-10微米，这样既能够保证覆盖层300对电路结构层200的保护，也可以保证不会因覆盖层300较厚而产生反射或折射而产生伪影区域，影响对侧壁和对上表面的检测。优选的，覆盖层300的厚度可以为1-2微米。
下面，以旋涂工艺形成覆盖层300为例进行说明。
首先，可以称取1:1.1～1:1.2的摩尔量比的PMDA(均苯四甲酸二酐)和ODA(4-4＇-二氨基二苯醚)；之后，将ODA倒入DMF(二甲基酰胺)完全溶解后，将PMDA置入该溶液中，在35～40℃进行反应4小时得到聚酰胺酸(PAA)溶液；将醋酸酐和DMF按照一定比例混合溶解后，与PAA溶液按照100:30～100:40的质量比进行混合后，在0℃下搅拌均匀，得到前驱体溶液；之后，可以将搅拌均匀的前驱体溶液滴加到电路结构层200表面，用旋涂仪使前驱体溶液均匀涂覆；之后，可以将待测结构置入120℃烘箱中烘烤30min，再到300℃下固化15min，在表面制备得到一层polyimide薄膜。
由于覆盖层300是利用旋涂工艺或沉积工艺形成的，与电路结构层200的接触较为紧密，不容易脱落，同时中间不存在间隙和气泡，也不会受热融化等，因此不会影响对电路结构层200的检测，也不会污染待测结构的侧壁。
S103，从待测结构的侧壁对衬底100、电路结构层200及覆盖层300进行同时研磨，覆盖层300在研磨过程中保护电路结构层200的上表面边缘，参考图6所示。
在电路结构层200上形成覆盖层300后，可以从侧壁对待测结构及覆盖层300进行研磨，这样，覆盖层300在研磨过程中保护电路结构层200的上表面边缘，使电路结构层200的侧壁平整。其中，可以利用抛光布和/或砂纸，从侧壁对待测结构及覆盖层300进行研磨。
参考图6所示，为本申请实施例提供的另一种研磨后的半导体结构的示意图，其中，半导体结构的侧壁的边缘部分磨损较快，中心部分磨损较慢，因此研磨后的半导体结构的上表面和下表面的边缘处出现圆角301，即在覆盖层300上表面和衬底100下表面的边缘出现圆角301，而作为中间层的电路结构层200边缘并未出现损伤，保证了电路结构层200侧壁的平整度。
由于电路结构层200的侧壁较为平整，因此暴露出来的结构为侧壁截面平面内的电路结构，而不会暴露其内部的电路结构，此时可以对研磨后的侧壁表面进行检测，例如利用光学显微镜对侧壁表面进行检测。参考图7所示，为本申请实施例提供的另一种检测图像的示意图，其中，虚线框内的部分对应图6中的圆角301位置，在电路结构层200中，电路结构体现出了规律性，对截面所在平面的检测结构时完整的。
当然，在研磨后，也可以从电路结构层200上表面对电路结构进行检测，具体的，可以利用光学显微镜观察。
本申请实施例提供了一种半导体结构的研磨方法，提供待测结构，待测结构上可以包括衬底，以及衬底上的电路结构层，在电路结构层上形成覆盖层，从待测结构的侧壁对衬底、电路结构层及覆盖层进行同时研磨，覆盖层在研磨过程中保护电路结构层的上表面边缘，这样电路结构层位于衬底之上以及覆盖层之下，因此处于待测结构的整个侧壁的中部，研磨过程中仅会对整个半导体结构的上方表面边缘和下方表面边缘造成损伤，因此电路结构的上表面边缘受到上层的覆盖层，下表面边缘受到下层的衬底的保护，因此电路结构层的侧壁表面是平整的，利于提高检测准确性。
基于本申请实施例提供的一种半导体结构的研磨方法，本申请实施例还提供了一种半导体结构，参考图5所示，该半导体结构可以包括：
衬底；
所述衬底上的电路结构层；
在所述电路结构层上的覆盖层，所述覆盖层用于保护所述电路结构层的上表面边缘。
可选的，所述覆盖层为聚酰亚胺。
可选的，所述覆盖层的厚度范围为1-10微米。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其它实施例的不同之处。
以上所述仅是本申请的优选实施方式，虽然本申请已以较佳实施例披露如上，然而并非用以限定本申请。任何熟悉本领域的技术人员，在不脱离本申请技术方案范围情况下，都可利用上述揭示的方法和技术内容对本申请技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本申请技术方案保护的范围内。
Claims (10)
1.一种半导体结构的研磨方法，其特征在于，包括：
提供待测结构，所述待测结构包括衬底，以及所述衬底上的电路结构层；
在所述电路结构层上形成覆盖层；
从所述待测结构的侧壁对所述衬底、所述电路结构层及所述覆盖层进行同时研磨，所述覆盖层在研磨过程中保护所述电路结构层的上表面边缘。
2.根据权利要求1所述的方法，其特征在于，所述覆盖层为聚酰亚胺。
3.根据权利要求2所述的方法，其特征在于，所述在所述电路结构层上形成覆盖层，包括：
利用旋涂工艺或沉积工艺在所述电路结构层上形成覆盖层。
4.根据权利要求3所述的方法，其特征在于，利用旋涂工艺在所述电路结构层上形成覆盖层，具体包括：
混合聚酰胺酸和醋酸酐形成前驱体溶液；
将所述前驱体溶液滴加在所述电路结构层表面；
利用旋涂仪使所述前驱体溶液涂覆于所述电路结构层表面；
对所述待测结构进行加热，得到所述电路结构层表面的覆盖层。
5.根据权利要求2-4任意一项所述的方法，其特征在于，所述覆盖层的厚度范围为1-10微米。
6.根据权利要求1-4任意一项所述的方法，其特征在于，还包括：
对研磨后的侧壁表面进行检测。
7.根据权利要求1-4任意一项所述的方法，其特征在于，所述从侧壁对所述待测结构及所述覆盖层进行研磨，通过抛光布和/或砂纸。
8.一种半导体结构，其特征在于，包括：
衬底；
所述衬底上的电路结构层；
在所述电路结构层上的覆盖层，所述覆盖层用于保护所述电路结构层的上表面边缘。
9.根据权利要求8所述的半导体结构，其特征在于，所述覆盖层为聚酰亚胺。
10.根据权利要求8或9所述的半导体结构，其特征在于，所述覆盖层的厚度范围为1-10微米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010535973.0A CN111653498A (zh) | 2020-06-12 | 2020-06-12 | 一种半导体结构及其研磨方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010535973.0A CN111653498A (zh) | 2020-06-12 | 2020-06-12 | 一种半导体结构及其研磨方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111653498A true CN111653498A (zh) | 2020-09-11 |
Family
ID=72350458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010535973.0A Pending CN111653498A (zh) | 2020-06-12 | 2020-06-12 | 一种半导体结构及其研磨方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111653498A (zh) |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1178389A (zh) * | 1996-10-01 | 1998-04-08 | 三星电子株式会社 | 具有间断绝缘区的半导体ic器件及其制造方法 |
| JPH11251385A (ja) * | 1998-02-27 | 1999-09-17 | Asahi Chem Ind Co Ltd | 半導体装置の解析方法 |
| JP2003229395A (ja) * | 2002-02-06 | 2003-08-15 | Umc Japan | 半導体デバイスの加工方法 |
| CN1509495A (zh) * | 2002-03-14 | 2004-06-30 | ������������ʽ���� | 半导体晶片背面研磨方法 |
| JP2005026449A (ja) * | 2003-07-02 | 2005-01-27 | Matsushita Electric Ind Co Ltd | 半導体装置の断面解析方法 |
| US20070178701A1 (en) * | 2004-03-24 | 2007-08-02 | Kabushiki Kaisha Toshiba | Method of processing a substrate |
| US20080113510A1 (en) * | 2005-02-11 | 2008-05-15 | Shin-Etsu Handotai Co., Ltd. | Semiconductor Wafer Fabricating Method and Semiconductor Wafer Mirror Edge Polishing Method |
| US20100112909A1 (en) * | 2008-02-22 | 2010-05-06 | Nihon Micro Coating Co., Ltd. | Method of and apparatus for abrading outer peripheral parts of a semiconductor wafer |
| CN101853864A (zh) * | 2009-03-31 | 2010-10-06 | 台湾积体电路制造股份有限公司 | 晶片键合方法 |
| CN103915359A (zh) * | 2013-01-06 | 2014-07-09 | 上海华虹宏力半导体制造有限公司 | 硅基芯片位错缺陷的快速统计监控方法 |
| CN105097614A (zh) * | 2014-05-16 | 2015-11-25 | 株式会社迪思科 | 晶片的加工方法 |
| CN107170676A (zh) * | 2017-05-26 | 2017-09-15 | 武汉新芯集成电路制造有限公司 | 一种提高半导体结构侧剖面平整度的方法 |
| CN107251201A (zh) * | 2015-02-12 | 2017-10-13 | 三菱电机株式会社 | 半导体装置的制造方法 |
| CN108447796A (zh) * | 2018-03-14 | 2018-08-24 | 中国空间技术研究院 | 一种半导体芯片结构参数分析方法 |
| CN109037036A (zh) * | 2018-08-02 | 2018-12-18 | 德淮半导体有限公司 | 晶圆边缘修剪方法 |
-
2020
- 2020-06-12 CN CN202010535973.0A patent/CN111653498A/zh active Pending
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1178389A (zh) * | 1996-10-01 | 1998-04-08 | 三星电子株式会社 | 具有间断绝缘区的半导体ic器件及其制造方法 |
| JPH11251385A (ja) * | 1998-02-27 | 1999-09-17 | Asahi Chem Ind Co Ltd | 半導体装置の解析方法 |
| JP2003229395A (ja) * | 2002-02-06 | 2003-08-15 | Umc Japan | 半導体デバイスの加工方法 |
| CN1509495A (zh) * | 2002-03-14 | 2004-06-30 | ������������ʽ���� | 半导体晶片背面研磨方法 |
| JP2005026449A (ja) * | 2003-07-02 | 2005-01-27 | Matsushita Electric Ind Co Ltd | 半導体装置の断面解析方法 |
| US20070178701A1 (en) * | 2004-03-24 | 2007-08-02 | Kabushiki Kaisha Toshiba | Method of processing a substrate |
| US20080113510A1 (en) * | 2005-02-11 | 2008-05-15 | Shin-Etsu Handotai Co., Ltd. | Semiconductor Wafer Fabricating Method and Semiconductor Wafer Mirror Edge Polishing Method |
| US20100112909A1 (en) * | 2008-02-22 | 2010-05-06 | Nihon Micro Coating Co., Ltd. | Method of and apparatus for abrading outer peripheral parts of a semiconductor wafer |
| CN101853864A (zh) * | 2009-03-31 | 2010-10-06 | 台湾积体电路制造股份有限公司 | 晶片键合方法 |
| CN103915359A (zh) * | 2013-01-06 | 2014-07-09 | 上海华虹宏力半导体制造有限公司 | 硅基芯片位错缺陷的快速统计监控方法 |
| CN105097614A (zh) * | 2014-05-16 | 2015-11-25 | 株式会社迪思科 | 晶片的加工方法 |
| CN107251201A (zh) * | 2015-02-12 | 2017-10-13 | 三菱电机株式会社 | 半导体装置的制造方法 |
| CN107170676A (zh) * | 2017-05-26 | 2017-09-15 | 武汉新芯集成电路制造有限公司 | 一种提高半导体结构侧剖面平整度的方法 |
| CN108447796A (zh) * | 2018-03-14 | 2018-08-24 | 中国空间技术研究院 | 一种半导体芯片结构参数分析方法 |
| CN109037036A (zh) * | 2018-08-02 | 2018-12-18 | 德淮半导体有限公司 | 晶圆边缘修剪方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20040076623A (ko) | 반도체 장치의 제조 방법 | |
| US5985681A (en) | Method of producing bonded substrate with silicon-on-insulator structure | |
| KR20150052120A (ko) | 액정 배향 처리제 및 그것을 사용한 액정 표시 소자 | |
| KR20180023829A (ko) | 각형 유리 기판 및 그의 제조 방법 | |
| CN111653498A (zh) | 一种半导体结构及其研磨方法 | |
| CN108776562B (zh) | 一种电容触摸屏生产方法 | |
| TW202106850A (zh) | 撥水撥油構件及撥水撥油構件之製造方法 | |
| TW201630128A (zh) | 支持玻璃基板、積層體、半導體封裝及其製造方法、電子機器以及玻璃基板 | |
| CN101317111A (zh) | 光波导装置及光波导装置的制造方法 | |
| JP2007013124A (ja) | ウェハの局所的薄型化および強化方法 | |
| US20100240195A1 (en) | Fabrication method for device structure having transparent dielectric substrate | |
| TW201041060A (en) | A test method on the support substrate of a substrate of the "semiconductor on insulator" type | |
| JP2838273B2 (ja) | 接合ウエーハの製造方法 | |
| US10497820B1 (en) | Wedge-shaped fiber array on a silicon-photonic device and method for producing the same | |
| JP2008116629A (ja) | 帯電防止性光学素子、帯電防止性光学素子の製造方法、電子機器装置 | |
| CN100577642C (zh) | 铝和铜金属化的绝缘材料 | |
| JP6368364B2 (ja) | ガラス基板の製造方法 | |
| JPH10270605A (ja) | 半導体装置 | |
| JP2008107755A (ja) | 防眩性ガラス基板の製法 | |
| US9233836B2 (en) | Semiconductor device including accelerometer devices | |
| KR100622211B1 (ko) | 초박 유리 편광자 및 이의 제조 방법 | |
| JPH02202024A (ja) | 貼り合わせ基板の薄膜化方法 | |
| TW202325920A (zh) | 用於改善矽片表面平坦度的方法及系統 | |
| JPH03136766A (ja) | 半導体基板の研磨方法 | |
| KR101009609B1 (ko) | 연마패드 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200911 |