KR20040076623A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20040076623A
KR20040076623A KR1020040012208A KR20040012208A KR20040076623A KR 20040076623 A KR20040076623 A KR 20040076623A KR 1020040012208 A KR1020040012208 A KR 1020040012208A KR 20040012208 A KR20040012208 A KR 20040012208A KR 20040076623 A KR20040076623 A KR 20040076623A
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
wet etching
semiconductor
semiconductor device
etching
Prior art date
Application number
KR1020040012208A
Other languages
English (en)
Other versions
KR100661042B1 (ko
Inventor
스즈끼아끼라
노마다까시
시노기히로유끼
다까오유끼히로
이시베신조
오쯔까시게끼
야마구찌게이이찌
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20040076623A publication Critical patent/KR20040076623A/ko
Application granted granted Critical
Publication of KR100661042B1 publication Critical patent/KR100661042B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B3/00—Window sashes, door leaves, or like elements for closing wall or like openings; Layout of fixed or moving closures, e.g. windows in wall or like openings; Features of rigidly-mounted outer frames relating to the mounting of wing frames
    • E06B3/96—Corner joints or edge joints for windows, doors, or the like frames or wings
    • E06B3/964—Corner joints or edge joints for windows, doors, or the like frames or wings using separate connection pieces, e.g. T-connection pieces
    • E06B3/968—Corner joints or edge joints for windows, doors, or the like frames or wings using separate connection pieces, e.g. T-connection pieces characterised by the way the connecting pieces are fixed in or on the frame members
    • E06B3/9687—Corner joints or edge joints for windows, doors, or the like frames or wings using separate connection pieces, e.g. T-connection pieces characterised by the way the connecting pieces are fixed in or on the frame members with screws blocking the connecting piece inside or on the frame member
    • E06B3/9688—Mitre joints
    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B3/00—Window sashes, door leaves, or like elements for closing wall or like openings; Layout of fixed or moving closures, e.g. windows in wall or like openings; Features of rigidly-mounted outer frames relating to the mounting of wing frames
    • E06B3/96—Corner joints or edge joints for windows, doors, or the like frames or wings
    • E06B3/964—Corner joints or edge joints for windows, doors, or the like frames or wings using separate connection pieces, e.g. T-connection pieces
    • E06B3/9647—Corner joints or edge joints for windows, doors, or the like frames or wings using separate connection pieces, e.g. T-connection pieces the connecting piece being part of or otherwise linked to the window or door fittings
    • E06B3/9648—Mitre joints
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

BGA형의 반도체 장치의 수율 및 신뢰성 향상을 도모한다. 제1 배선(3)이 형성된 반도체 웨이퍼(1a)의 표면에 수지(5)를 개재하여 지지판이 되는 유리 기판(4)을 접착한다. 해당 유리 기판(4)을 접착한 면과 반대측의 면을 백그라인드하여 반도체 웨이퍼(1a)의 두께를 얇게 한다. 이 때, 백그라인드 처리에서 발생하는 스크래치에 의한 반도체 웨이퍼(1a)면 내의 요철을 제거하기 위해 웨트 에칭 처리를 행한다. 다음으로, 유리 기판(4)을 접착한 면과 반대측의 면에 대하여, 경계 S를 따른 영역을, 테이퍼된 홈이 되도록 에칭을 행한다. 여기서, 해당 에칭으로 형성한 홈의 표면의 요철이나 각진 부분의 선단부를 라운딩하기 위해 웨트 에칭을 행한다. 상기 웨트 에칭 처리를 행함으로써, 백그라인드 처리 후, 에칭 후에 형성되는 절연막, 배선, 보호막의 피복성이 향상되어 반도체 장치의 수율, 신뢰성의 향상으로 이어진다.

Description

반도체 장치의 제조 방법{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 볼 형상의 도전 단자를 갖는 BGA(Ball Grid Array)형의 반도체 장치에 관한 것이다.
최근, 3차원 실장 기술로서, 또한 새로운 패키지 기술로서, CSP(Chip Size Package)가 주목받고 있다. CSP란, 반도체 칩의 외형 치수와 거의 동일 사이즈의 외형 치수를 갖는 소형 패키지를 말한다.
종래부터, CSP의 일종으로서, BGA형의 반도체 장치가 알려져 있다. 이 BGA형의 반도체 장치는, 땜납 등의 금속 부재로 이루어지는 볼 형상의 도전 단자를 패키지의 일 주면 상에 격자 형상으로 복수 배열하고, 패키지의 다른 면 상에 탑재되는 반도체 칩과 전기적으로 접속한 것이다.
그리고, BGA형 반도체 장치를 전자 기기에 내장할 때는, 각 도전 단자를 프린트 기판 상의 배선 패턴에 압착함으로써, 반도체 칩과 프린트 기판 상에 탑재되는 외부 회로를 전기적으로 접속한다.
이러한 BGA형 반도체 장치는, 측부에 돌출된 리드 핀을 갖는 SOP(Smal1Outline Package)나 QFP(Quad Flat Package) 등의 다른 CSP형 반도체 장치와 비교하여, 다수의 도전 단자를 형성할 수 있고, 또한 소형화할 수 있다고 하는 장점을 갖는다. 이러한 BGA형의 반도체 장치는, 예를 들면 휴대 전화기에 탑재되는 디지털 카메라의 이미지 센서 칩으로서의 용도가 있다.
도 9는 종래의 BGA형의 반도체 장치의 개략 구성을 도시하는 것으로, 도 9의 (a)는 이 BGA형 반도체 장치의 표면측의 사시도이다. 또한, 도 9의 (b)는 이 BGA형 반도체 장치의 이면측의 사시도이다.
이 BGA형의 반도체 장치(100)는, 제1 및 제2 유리 기판(104a, 104b) 사이에 반도체 칩(101)이 에폭시 수지(105a, 105b)를 개재하여 밀봉되어 있다. 제2 유리 기판(104b)의 일 주면 상, 즉 BGA형의 반도체 장치(100)의 이면 상에는, 볼 형상의 단자(이하, 도전 단자(111)라고 함)가 격자 형상으로 복수 배치되어 있다. 이 도전 단자(111)는 제2 배선(109)을 통해 반도체 칩(101)에 접속된다. 복수의 제2 배선(109)에는, 각각 반도체 칩(101)의 내부로부터 인출된 제1 배선이 접속되어 있고, 각 도전 단자(111)와 반도체 칩(101)과의 전기적 접속이 이루어져 있다.
이 BGA형의 반도체 장치(100)의 단면 구조에 대하여 도 10을 참조하여 더욱 자세히 설명한다. 도 10은 다이싱 라인을 따라, 개개의 칩으로 분할된 BGA형의 반도체 장치(100)의 단면도를 도시하고 있다.
반도체 칩(101)의 표면에 형성된 절연막(102) 상에 제1 배선(103)이 형성되어 있다. 이 반도체 칩(101)은 수지(105a)에 의해 제1 유리 기판(104a)과 접착되어 있다. 또한, 이 반도체 칩(101)의 이면은, 수지(105b)에 의해 제2 유리기판(104b)과 접착되어 있다. 그리고, 제1 배선(103)의 일단은 제2 배선(109)과 접속되어 있다. 이 제2 배선(109)은, 제1 배선(103)의 일단으로부터 제2 유리 기판(104b)의 표면으로 연장되어 있다. 그리고, 제2 유리 기판(104b) 상으로 연장된 제2 배선(109) 상에는, 볼 형상의 도전 단자(111)가 형성되어 있다.
상술한 기술은, 예를 들면 일본 특허 공표2002-512436호 공보에 기재되어 있다.
상기 BGA형의 반도체 장치(100)에서는, 유리 기판을 반도체 칩(101)의 양면에 접착하고 있다. 그러나, 반도체 소자가 형성되어 있지 않은 면, 즉 도전 단자가 배치되는 면에 대해서는, 반드시 제2 유리 기판(104b)을 접착시킬 필요는 없다. 즉, 반도체 칩(101)과 제2 배선(109)이 절연되어 있으면, 제2 유리 기판을 접착할 필요가 없어지게 된다는 것이다. 또한, 2매의 유리의 두께가 반도체 장치(100) 전체의 두께의 대부분을 차지하도록 되어 있다. 따라서, 반도체 칩(101)의 반도체 소자가 형성되어 있는 면에만 유리 기판을 접착함으로써, 비용 삭감, 반도체 장치(100)의 소형화를 도모할 수 있다고 생각된다. 그 예로서, 본 발명에 따른 반도체 장치의 단면도인 도 8을 이용하여 설명한다. 제2 유리 기판을 접착하는 대신에 반도체 칩(1)에 절연막(7)을 형성하고, 이 위에 완충 부재(8), 제2 배선(9), 보호막(10), 도전 단자(11)를 형성함으로써, 반도체 장치(100)와 동등한 반도체 장치를 형성할 수 있다. 그러나, 이러한 반도체 장치를 형성하는 데는 이하와 같은 문제점이 있다.
우선, 제1 문제를 설명한다. 이러한 BGA형의 반도체 장치의 제조에서는, 절연막(7)을 성막하기 전에, 유리 기판(4)을 접착한 면과 반대측의 면, 즉 반도체 장치의 이면을 백그라인드 처리로 연삭하는 공정이 있다. 백그라인드 처리에서는, 지석으로, 복수의 반도체 칩을 포함하는 반도체 웨이퍼를 연삭함으로써 웨이퍼를 얇게 한다. 그 때문에, 지석의 요철이 반영되며, 연삭 후의 면에는 깊이나 폭이 수㎛로 되는 스크래치가 발생한다. 또한, 도 10에 도시한 상기 반도체 장치(100)의 경우에는, 양면에 유리 기판을 접착하기 때문에, 스크래치에 의한 요철은 수지(105b)에 의해 덮히기 때문에 문제가 되지 않는다.
그러나, 본 발명과 같이 반도체 소자를 형성한 면에만 유리 기판을 접착하는 BGA형의 반도체 장치에서는, 칩과 제2 배선의 절연성을 유지하기 위해, 백그라인드 처리된 반도체 웨이퍼의 면에 절연막(7)을 형성할 필요가 있다. 절연막(7)은, 플라즈마 CVD 장치에 의해 형성하기 때문에, 면 내의 요철이 반영되게 되어, CVD 성막 후의 면은 평탄하게 되지 않는다. 그 결과, 절연막(7), 제2 배선(9), 패터닝에 이용하는 레지스트막의 피복성이 악화되는 원인이 되었다. 또한, 절연막(7)의 피복성이 나쁜 경우, 핀홀이나 크랙이 발생하는 경우가 있어, 반도체 장치의 수율이나 신뢰성이 저하되는 요인이 되었다.
다음으로, 제2 문제에 대하여 설명한다. 백그라인드 처리 후, 반도체 웨이퍼를 개개의 반도체 칩으로 분할하기 위해, 반도체 웨이퍼의 경계선을 따라 에칭을 행하여 홈을 형성한다. 이 에칭된 반도체 웨이퍼의 면에는 잔사나 이물이 부착됨으로써, 에칭된 반도체 웨이퍼의 면에 요철이 생긴다. 또한, 에칭 후, 각진 부분은 선단이 뾰족한 형상으로 되어 버린다. 이들에 의해, 홈 형성 이후에 성막하는 패터닝용의 레지스트막, 제2 배선(9), 보호막(10)의 피복성이 악화되어, 반도체 장치의 신뢰성, 수율이 저하되는 요인이 되었다.
도 1은 본 발명의 실시 형태에 따른 반도체 장치의 제조 방법의 단면도.
도 2는 본 발명의 실시 형태에 따른 반도체 장치의 제조 방법의 단면도.
도 3은 본 발명의 실시 형태에 따른 반도체 장치의 제조 방법의 단면도.
도 4는 본 발명의 실시 형태에 따른 반도체 장치의 제조 방법의 단면도.
도 5는 본 발명의 실시 형태에 따른 반도체 장치의 제조 방법의 단면도.
도 6은 본 발명의 실시 형태에 따른 반도체 장치의 제조 방법의 단면도.
도 7은 본 발명의 실시 형태에 따른 반도체 장치의 제조 방법의 단면도.
도 8은 본 발명의 실시 형태에 따른 반도체 장치의 제조 방법의 단면도.
도 9는 종래의 반도체 장치의 제조 방법에 따른 반도체 장치의 사시도.
도 10은 종래의 반도체 장치의 제조 방법에 따른 반도체 장치의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1: 반도체 칩
2, 7 : 절연막
3 : 제1 배선
4 : 유리 기판
5 : 수지
8 : 완충 부재
9 : 제2 배선
10 : 보호막
11 : 도전 단자
본 발명은, 이상의 문제점을 감안하여 이루어진 것으로, BGA형의 반도체 장치의 제조 공정에서 발생하는 상기 백그라인드 처리된 반도체 웨이퍼의 면의 요철, 상기 에칭된 반도체 웨이퍼의 면의 요철, 혹은 상기 에칭에 의한 홈 형성 후에, 각이져 뾰족한 부분이 발생하는 문제를 해결한다.
본 발명은, 백그라인드 처리 후, 혹은 에칭 후에, 반도체 웨이퍼에 대하여 웨트 에칭을 행함으로써, 웨이퍼면 내의 요철의 평활화나 뾰족한 부분의 선단을 라운딩하도록 한 것이다. 이에 의해, 그 후의 공정에서, 백그라인드 처리 후, 혹은 에칭 후의 반도체 웨이퍼의 면 상에 형성하는 레지스트막, 제2 배선, 절연막, 보호막의 피복성의 향상을 도모할 수 있어, 반도체 장치의 수율 및 그 신뢰성을 향상시킬 수 있다.
<실시예>
다음으로, 본 발명의 실시 형태에 따른 반도체 장치의 제조 방법을 도 1 내지 도 8을 참조하면서 순차 설명한다.
도 1에 도시한 바와 같이, 후의 공정에서 반도체 칩(1)이 되는 반도체 웨이퍼(1a)를 준비한다. 해당 반도체 칩(1)은, 예를 들면 CCD의 이미지 센서용의 칩으로, 반도체의 웨이퍼 프로세스에 의해 형성된다. 그 표면 상에 절연막(2)을 개재하여, 반도체 칩(1)마다 분단하기 위한 경계 S(다이싱 라인 또는 스크라이브 라인이라고 함) 부근에서, 소정의 간극을 갖도록, 한쌍의 제1 배선(3)을 형성한다. 여기서, 제1 배선(3)은, 반도체 칩(1)의 본딩 패드로부터, 경계 S 부근까지 확장된 패드이다. 즉, 제1 배선(3)은 외부 접속 패드로서, 반도체 칩(1)의 도시하지 않은 회로와 전기적으로 접속되어 있다.
계속해서, 제1 배선(3)이 형성된 반도체 웨이퍼(1a)의 표면에 접착제를 개재하여 지지판을 접착한다. 여기서는, 접착제로서 투명의 에폭시 수지(5)를, 지지판으로서 투명한 유리 기판(4)을 이용한다. 또한, 예를 들면, CCD가 아닌, 메모리나 마이크로 컴퓨터 등의 LSI로, 본 발명의 BGA형 반도체 장치를 형성하는 경우에는, 불투명한 플라스틱제 지지판을 각종의 적절한 접착제를 이용하여 접합해도 된다.
도 2에 도시한 바와 같이, 상기 반도체 웨이퍼(1a)에 대하여, 유리 기판(4)을 접착한 면과 반대측의 면을 백그라인드 처리하여, 반도체 웨이퍼(1a)의 두께를 얇게 한다. 이 때의 백그라인드 처리된 반도체 웨이퍼(1a)의 두께는 230㎛ 정도이다.
백그라인드 처리된 반도체 웨이퍼(1a)의 면에서는, 도 2에서 원으로 둘러싸인 부분 「a: 에칭 전의 면」으로 도시한 바와 같이, 스크래치가 발생하여, 폭, 깊이가 수㎛ 정도로 되는 요철이 생겼다. 이것을 작게 하기 위해, 반도체 웨이퍼(1a)의 재료인 실리콘(이하 Si)과 절연막(2) 및 유리 기판(4)의 재료인 실리콘 산화막(이하 SiO2)에 비해 높은 에칭 선택비를 갖는 약액을 이용하여, 반도체 웨이퍼(1a)의 면에 대하여 웨트 에칭을 행한다. 해당 에칭에 의해, 반도체 웨이퍼(1a)를 5∼30㎛ 연마하여, 도 2에서 원으로 둘러싸인 부분 「b: 에칭 후의 면」으로 도시한 바와 같은 요철이 적은 면이 얻어진다.
또한, 해당 웨트 에칭에서 이용하는 약액으로서는, 상기한 바와 같이 Si와 SiO2에 비해 높은 에칭 선택비를 갖고 있으면 특별히 한정되지 않는다. 예를 들면, 본 실시 형태에서는, 웨트 에칭 용액으로서, 불화수소산 2.5%, 질산 50%, 아세트산 10% 및 물 37.5%의 용액을 사용하고 있다.
또한, 웨트 에칭의 방법으로서는, 이하에 설명하는 어떤 방법을 이용해도 된다.
제1 방법은, 레지스트 도포와 같이, 백그라인드 처리된 반도체 웨이퍼(1a)의 면을 위로 향하게 하여, 반도체 웨이퍼(1a) 상에 약액을 적하하고, 유리 기판(4)이 접착된 반도체 웨이퍼(1a)를, 그 축을 중심으로 하여 회전시킴으로써 약액을 해당 반도체 웨이퍼(1a)의 웨이퍼면 내 전체에 넓게 퍼지게 함으로써, 웨트 에칭을 행하여 표면 거칠기를 줄이는 방법이다.
이 때, 해당 반도체 웨이퍼(1a)의 회전 방향을 전환함으로써, 웨이퍼면 내 전체에 약액이 보다 균일하게 넓게 퍼지게 되어, 표면 거칠기가 저감된다.
제2 방법은, 반도체 웨이퍼(1a)를 약액에 침지하는 딥 처리로, 웨트 에칭을 행함으로써, 표면 거칠기를 줄이는 방법이다. 이에 의해, 상기 제1 방법에 의한 웨드 에칭에 비해, 보다 균일하게 약액을 해당 반도체 웨이퍼(1a)의 웨이퍼면 내전체에 넓게 퍼지게 할 수 있기 때문에, 그 표면 거칠기를 보다 균일하게 줄이는 것이 가능하다.
제3 방법은, 백그라인드 처리된 반도체 웨이퍼(1a)의 면을 CMP(Chemical Mechanical Polishing)로 연마함으로써, 표면 거칠기를 줄이는 방법이다.
또한, 제4 방법으로서, 웨트 에칭 대신에, 백그라인드 처리된 반도체 웨이퍼(1a)의 면을 위로 향하게 하여, 해당 반도체 웨이퍼(1a)의 면에 대하여 드라이 에칭을 행함으로써, 웨이퍼면 내 전체의 표면 거칠기를 줄여도 된다.
웨트 에칭 후, 도 3에 도시한 바와 같이, 유리 기판(4)을 접착한 면과 반대측의 반도체 웨이퍼(1a)의 면에 대하여, 경계 S를 따라 개구부를 형성한 도시하지 않은 레지스트 패턴을 형성한다. 해당 레지스트 패턴을 마스크로 하여, 반도체 웨이퍼(1a)를 등방성 에칭함으로써, 경계 S 부분에서, 테이퍼된 홈이 형성되어 절연막(2)이 노출된 상태로 된다. 이에 의해, 반도체 웨이퍼(1a)는 개개의 반도체 칩(1)으로 분할되지만, 이들의 반도체 칩(1)은 유리 기판(4)에 의해 지지되기 때문에, 전체적으로는 반도체 웨이퍼(1a)의 형태를 갖고 있다.
또한, 이 에칭은 드라이 에칭, 웨트 에칭 중 어느 것으로 행해도 된다.
홈이 형성된 반도체 웨이퍼(1a)에는, 표면의 요철이나, 에칭에 의한 잔사, 이물이 생긴다. 또한, 도 3에서 둥글게 둘러싸서 c, d로 나타낸 바와 같이, 홈에서 각진 부분이 뾰족한 형상으로 되어 있다.
도 4에 도시한 바와 같이, 상기한 잔사나 이물의 제거, 뾰족한 부분의 선단부를 라운딩하기 위해 웨트 에칭을 행한다. 해당 웨트 에칭에 의해, 도 3에서의c, d 부분은, 도 4에서의 c, d 부분에 도시한 바와 같이, 뾰족한 부분을 라운딩할 수 있다.
상기 웨트 에칭에 사용하는 약액은, 백그라인드 처리 후의 웨트 에칭과 마찬가지의 약액을 이용하면 된다. 웨트 에칭의 방법으로서는 이하와 같은 방법을 들 수 있다.
제1 방법은, 레지스트 도포과 같이, 홈 형성 후의 면을 상측으로 하여, 반도체 웨이퍼(1a) 상에 약액을 적하하고, 해당 반도체 웨이퍼(1a)를 회전시킴으로써 약액을 해당 반도체 웨이퍼(1a) 전체에 넓게 퍼지게 하여, 홈 형성 후의 면의 웨트 에칭을 행하는 방법이다.
이 때, 반도체 웨이퍼(1a)의 회전 방향을 전환함으로써, 약액이 반도체 웨이퍼(1a) 전체에 균등하게 넓게 퍼지게 되어, 웨이퍼면 내에서의 에칭의 균일성이 향상된다.
제2 방법은, 반도체 웨이퍼(1a)를 약액에 침지하는 딥 처리를 행함으로써, 홈 형성 후의 면의 웨트 에칭을 행하는 방법이다. 이에 의해, 상기 제1 방법에 의한 웨트 에칭에 비해, 보다 균일하게 약액을 해당 반도체 웨이퍼(1a)의 웨이퍼면 내 전체에 넓게 퍼지게 할 수 있기 때문에, 웨이퍼면 내에서의 에칭의 균일성을 보다 향상하는 것이 가능하게 된다.
또한, 제3 방법으로서, 웨트 에칭 대신에, 홈이 형성된 반도체 웨이퍼(1a)의 면에 대하여 드라이 에칭을 행함으로써, 반도체 웨이퍼(1a)의 상기 뾰족한 부분의 선단부를 라운딩해도 된다.
웨트 에칭 후, 도 5에 도시한 바와 같이, 상기 반도체 칩(1)의 유리 기판(4)을 접착한 면과 반대측의 면에 대하여 절연막(7)의 성막을 행한다. 본 실시예에서는, 실란 베이스의 산화막을 3㎛ 성막한다.
도 6에 도시한 바와 같이, 상기 반도체 칩(1)에서, 절연막(7) 상에 도시하지 않은 레지스트를 도포하고, 상기 제1 배선(3)의 하면의 일부가 노출되도록 절연막(7)을 패터닝한다. 상기 레지스트를 마스크로 하여 절연막(7), 절연막(2)을 에칭하여, 제1 배선(3)의 하면의 일부를 노출시킨다. 다음으로, 후에 도전 단자(11)를 형성하는 위치와 중첩되는 위치에 유연성을 갖는 완충 부재(8)를 형성한다. 또한, 완충 부재(8)는 도전 단자(11)에 가해지는 힘을 흡수하여, 도전 단자(11)의 접합 시의 스트레스를 완화하는 기능을 갖지만, 본 발명은 완충 부재(8)의 불사용을 제한하는 것은 아니다.
다음으로, 상기 유리 기판(4)을 접착한 면과 반대측의 면에, 제2 배선(9)을 형성한다. 이에 의해, 제1 배선(3)과 제2 배선(9)이 전기적으로 접속된다.
도 7에 도시한 바와 같이, 상기 유리 기판(4)을 접착한 면과 반대측의 면에, 도시하지 않은 레지스트를 도포하고, 경계 S를 따르는 부분을 개구시키도록 패턴 형성을 행한다. 해당 레지스트를 마스크로 하여 에칭을 행하여, 경계 S 부근의 제2 배선(9)을 제거한다. 또한, 도시하지 않지만, 제2 배선(9)의 형성 후, 유리 기판(4)을 접착한 면과 반대측의 면에 대하여 무전해 도금 처리를 행하고, 제2 배선(9)에 대하여 Ni-Au를 도금한다.
다음으로, 유리 기판(4)을 접착한 면과 반대측의 면에 보호막(10)을 형성한다. 보호막(10)을 형성하기 위해서는, 유리 기판(4)을 접착한 면과 반대측의 면을 위로 향하게 하여, 열 경화성의 유기계 수지를 상방으로부터 적하하여, 반도체 웨이퍼(1a) 자체를 회전시킴으로써, 이 회전에 의해 발생하는 원심력을 이용하여, 해당 유기계 수지를 웨이퍼면 상으로 넓게 퍼지게 한다. 이에 의해, 제2 배선(9)의 표면에 보호막(10)을 형성할 수 있다.
도 8에 도시한 바와 같이, 도전 단자(11)를 형성하는 부분(완충 부재(8)에 대응하는 위치 상)을, 도시하지 않은 레지스트 마스크를 이용한 에칭에 의해 제거한다. 그리고, 상기 에칭에 의해 노출된 제2 배선(9) 상(완충 부재(8)에 대응하는 위치 상)에 도전 단자(11)를 형성한다. 그리고, 보호막(10), 수지(5) 및 유리 기판(4)을, 경계 S를 따라 절단함으로써 BGA형의 반도체 장치가 완성된다.
또한, 본 실시 형태는 볼 형상 단자(즉, 도전 단자(11))가 형성된 반도체 장치에 적용되는 것으로서 설명하였지만, 본 발명은 이에 한정되는 것이 아니라, 볼 형상 단자가 형성되지 않은 반도체 장치에도 적용할 수 있는 것으로, 예를 들면 LGA(Land Grid Array)형의 반도체 장치에도 적용된다.
본 발명의 효과는, 박형의 BGA형 반도체 장치의 제조에서의 문제점을 해결함으로써, BGA형 반도체 장치의 신뢰성과 수율을 향상시키는 것이다. 그 내용은 이하와 같다.
(1) 지지판을 접착한 반도체 웨이퍼의 면과 반대측의 면에 대한 백그라인드 처리 후에, 상기 반도체 웨이퍼의 면과 반대측의 면에 발생하는 스크래치, 즉, 폭,깊이가 수㎛에 달하는 웨이퍼면 내의 요철에 대하여 웨트 에칭을 행함으로써, 표면 거칠기가 저감되어 막의 피복성이 향상된다.
(2) 백그라인드 처리 후, 혹은 칩 경계 부분을 테이퍼된 홈으로 가공하기 위해 행하는 에칭 작업 후에 발생하는 이물이나 잔사에 의한 웨이퍼면 내의 요철, 혹은 선단이 뾰족한 부분에 대하여 웨트 에칭을 행하여, 웨이퍼면 내의 요철을 없애고, 각부를 라운딩함으로써, 막의 피복성을 향상한다.

Claims (12)

  1. 반도체 소자가 형성되어 있는 반도체 웨이퍼의 면에 지지판을 접착하고,
    상기 지지판이 접착되어 있는 면과 반대측의 상기 반도체 웨이퍼의 면을 백그라인드 처리하며,
    상기 백그라인드 처리된 상기 반도체 웨이퍼의 면에 웨트 에칭을 행함으로써, 표면 거칠기를 줄이는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 반도체 소자가 형성되어 있는 반도체 웨이퍼의 면에 지지판을 접착하고,
    상기 지지판이 접착되어 있는 면과 반대측의 상기 반도체 웨이퍼의 면을 에칭함으로써, 홈을 형성하고,
    상기 에칭된 상기 반도체 웨이퍼의 면에 웨트 에칭을 행함으로써, 상기 홈의 각부(角部)를 라운딩하도록 가공하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제1항에 있어서,
    상기 웨트 에칭은, 상기 백그라인드 처리된 상기 반도체 웨이퍼의 면을 위로 향하게 하여, 상방으로부터 상기 반도체 웨이퍼에 약액을 적하하고, 상기 반도체 웨이퍼를 회전시켜, 약액을 상기 반도체 웨이퍼 전체에 넓게 퍼지게 함으로써, 웨트 에칭 가공을 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제2항에 있어서,
    상기 웨트 에칭은, 상기 에칭된 상기 반도체 웨이퍼의 면을 위로 향하게 하여, 상방으로부터 상기 반도체 웨이퍼에 약액을 적하하고, 상기 반도체 웨이퍼를 회전시켜, 약액을 상기 반도체 웨이퍼 전체에 넓게 퍼지게 함으로써, 웨트 에칭 가공을 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제3항 또는 제4항에 있어서,
    상기 웨트 에칭은 상기 반도체 웨이퍼의 회전 방향을 전환하면서 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제1항에 있어서,
    상기 웨트 에칭은, 상기 백그라인드 처리된 반도체 웨이퍼의 면을 CMP 처리함으로써 표면 거칠기를 줄이는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제1항, 제3항, 제6항 중 어느 한 항에 있어서,
    상기 웨트 에칭에 의해, 상기 백그라인드 처리된 반도체 웨이퍼의 면에 부착되어 있는 이물을 제거하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제2항 또는 제4항에 있어서,
    상기 웨트 에칭에 의해, 상기 에칭된 반도체 웨이퍼의 면에 부착되어 있는 이물을 제거하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 복수의 반도체 소자가 형성되어 있는 반도체 웨이퍼 상에, 절연막을 개재하여, 인접하는 반도체 소자의 경계를 중심으로 하여 한쌍이 되는 제1 배선을 형성하는 공정과,
    상기 제1 배선을 피복하도록, 접착제를 개재하여 지지판을 접착하는 공정과,
    상기 지지판이 접착되어 있는 면과 반대측의 상기 반도체 웨이퍼의 면을 백그라인드 처리하는 공정과,
    상기 백그라인드 처리된 반도체 웨이퍼의 면에 웨트 에칭을 행함으로써 표면 거칠기를 줄이는 공정
    을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제9항에 있어서,
    상기 백그라인드 처리된 반도체 웨이퍼의 면, 혹은 상기 웨트 에칭된 상기 반도체 웨이퍼의 면에 대하여, 레지스트에 의한 패터닝을 행하며, 상기 레지스트를 마스크로 한 에칭을 행하고, 상기 반도체 소자의 경계선을 따라 홈을 형성하는 공정과,
    상기 홈을 포함한 상기 에칭된 반도체 웨이퍼의 면에 대하여 웨트 에칭을 행함으로써, 상기 홈의 각부를 라운딩하는 공정
    을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제1항, 제2항, 제9항, 제10항 중 어느 한 항에 있어서,
    상기 웨트 에칭은, 상기 반도체 웨이퍼를 약액에 침지하는 딥 처리에 의해 행해지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제1항, 제2항, 제9항, 제10항 중 어느 한 항에 있어서,
    상기 웨트 에칭 대신에, 드라이 에칭을 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020040012208A 2003-02-25 2004-02-24 반도체 장치의 제조 방법 KR100661042B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00046755 2003-02-25
JP2003046755 2003-02-25
JP2004026534A JP4544876B2 (ja) 2003-02-25 2004-02-03 半導体装置の製造方法
JPJP-P-2004-00026534 2004-02-03

Publications (2)

Publication Number Publication Date
KR20040076623A true KR20040076623A (ko) 2004-09-01
KR100661042B1 KR100661042B1 (ko) 2006-12-26

Family

ID=32775226

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040012208A KR100661042B1 (ko) 2003-02-25 2004-02-24 반도체 장치의 제조 방법

Country Status (6)

Country Link
US (2) US7371693B2 (ko)
EP (1) EP1453090A3 (ko)
JP (1) JP4544876B2 (ko)
KR (1) KR100661042B1 (ko)
CN (1) CN100355036C (ko)
TW (1) TWI233669B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101440308B1 (ko) * 2013-02-21 2014-09-18 옵토팩 주식회사 반도체 장치 및 그 제조 방법

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4401066B2 (ja) * 2002-11-19 2010-01-20 三洋電機株式会社 半導体集積装置及びその製造方法
JP4322181B2 (ja) * 2004-07-29 2009-08-26 三洋電機株式会社 半導体装置の製造方法
US7049208B2 (en) * 2004-10-11 2006-05-23 Intel Corporation Method of manufacturing of thin based substrate
US7371676B2 (en) 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
US7393770B2 (en) * 2005-05-19 2008-07-01 Micron Technology, Inc. Backside method for fabricating semiconductor components with conductive interconnects
JP4544143B2 (ja) * 2005-06-17 2010-09-15 セイコーエプソン株式会社 半導体装置の製造方法、半導体装置、回路基板及び電子機器
JP2007012995A (ja) * 2005-07-01 2007-01-18 Toshiba Corp 超小型カメラモジュール及びその製造方法
JP2009512213A (ja) * 2005-10-11 2009-03-19 ボク，タエソック シリコン・バイア・コンタクトを利用したシーモス・イメージセンサーのウェハー・レべル・パッケージおよびその製造方法
US7307348B2 (en) 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
TW200737506A (en) * 2006-03-07 2007-10-01 Sanyo Electric Co Semiconductor device and manufacturing method of the same
US7659612B2 (en) 2006-04-24 2010-02-09 Micron Technology, Inc. Semiconductor components having encapsulated through wire interconnects (TWI)
US7405139B2 (en) 2006-08-03 2008-07-29 International Business Machines Corporation Prevention of backside cracks in semiconductor chips or wafers using backside film or backside wet etch
JP5258567B2 (ja) * 2006-08-11 2013-08-07 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法
JP4773307B2 (ja) * 2006-09-15 2011-09-14 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP5010247B2 (ja) * 2006-11-20 2012-08-29 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP2009032929A (ja) * 2007-07-27 2009-02-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2009099838A (ja) * 2007-10-18 2009-05-07 Nec Electronics Corp 半導体装置およびその製造方法
GB2459301B (en) * 2008-04-18 2011-09-14 Xsil Technology Ltd A method of dicing wafers to give high die strength
US8710665B2 (en) * 2008-10-06 2014-04-29 Infineon Technologies Ag Electronic component, a semiconductor wafer and a method for producing an electronic component
JP2010103300A (ja) * 2008-10-23 2010-05-06 Sanyo Electric Co Ltd 半導体装置及びその製造方法
WO2010149762A2 (en) 2009-06-25 2010-12-29 Imec Biocompatible packaging
US8212340B2 (en) * 2009-07-13 2012-07-03 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
JP2012189396A (ja) * 2011-03-09 2012-10-04 Mitsubishi Electric Corp Ｉｃチップ、半導体部品、検査用プローブ、ハンディマルチテスター、及び通信装置
JP6265594B2 (ja) * 2012-12-21 2018-01-24 ラピスセミコンダクタ株式会社 半導体装置の製造方法、及び半導体装置
US11114402B2 (en) 2018-02-23 2021-09-07 Semiconductor Components Industries, Llc Semiconductor device with backmetal and related methods
US11894325B2 (en) 2018-11-15 2024-02-06 Rohm Co., Ltd. Semiconductor device having a resin that seals a rewiring
CN112053936B (zh) * 2020-09-22 2024-06-11 粤芯半导体技术股份有限公司 晶圆背面粗糙化控制方法以及功率器件制造方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54110783A (en) * 1978-02-20 1979-08-30 Hitachi Ltd Semiconductor substrate and its manufacture
JPS59201425A (ja) * 1983-04-28 1984-11-15 Toshiba Corp ウエハ−の裏面加工方法
US4612408A (en) * 1984-10-22 1986-09-16 Sera Solar Corporation Electrically isolated semiconductor integrated photodiode circuits and method
JP2610703B2 (ja) * 1990-09-05 1997-05-14 住友電気工業株式会社 半導体素子の製造方法
JPH0715897B2 (ja) * 1991-11-20 1995-02-22 株式会社エンヤシステム ウエ−ハ端面エッチング方法及び装置
US5268065A (en) * 1992-12-21 1993-12-07 Motorola, Inc. Method for thinning a semiconductor wafer
US5729038A (en) * 1995-12-15 1998-03-17 Harris Corporation Silicon-glass bonded wafers
US5719085A (en) * 1995-09-29 1998-02-17 Intel Corporation Shallow trench isolation technique
US6448153B2 (en) * 1996-10-29 2002-09-10 Tru-Si Technologies, Inc. Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
US6498074B2 (en) * 1996-10-29 2002-12-24 Tru-Si Technologies, Inc. Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
IL123207A0 (en) 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
KR100289403B1 (ko) 1998-05-11 2001-06-01 김영환 반도체패키지제조방법
JP4103255B2 (ja) * 1999-07-02 2008-06-18 ソニー株式会社 半導体デバイスチップ及び半導体デバイスの製造方法
US6326689B1 (en) 1999-07-26 2001-12-04 Stmicroelectronics, Inc. Backside contact for touchchip
JP2001144123A (ja) * 1999-09-02 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
US6350664B1 (en) 1999-09-02 2002-02-26 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
JP3368876B2 (ja) * 1999-11-05 2003-01-20 株式会社東京精密 半導体チップ製造方法
IL133453A0 (en) 1999-12-10 2001-04-30 Shellcase Ltd Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
JP2001185519A (ja) * 1999-12-24 2001-07-06 Hitachi Ltd 半導体装置及びその製造方法
US6498387B1 (en) * 2000-02-15 2002-12-24 Wen-Ken Yang Wafer level package and the process of the same
JP3660294B2 (ja) * 2000-10-26 2005-06-15 株式会社東芝 半導体装置の製造方法
US6720522B2 (en) 2000-10-26 2004-04-13 Kabushiki Kaisha Toshiba Apparatus and method for laser beam machining, and method for manufacturing semiconductor devices using laser beam machining
GB2368971B (en) * 2000-11-11 2005-01-05 Pure Wafer Ltd Process for Reclaimimg Wafer Substrates
US6506681B2 (en) 2000-12-06 2003-01-14 Micron Technology, Inc. Thin flip—chip method
JP2002217194A (ja) * 2001-01-15 2002-08-02 Hitachi Ltd 半導体装置
US6534379B1 (en) * 2001-03-26 2003-03-18 Advanced Micro Devices, Inc. Linerless shallow trench isolation method
JP4669162B2 (ja) * 2001-06-28 2011-04-13 株式会社ディスコ 半導体ウェーハの分割システム及び分割方法
US20030089950A1 (en) * 2001-11-15 2003-05-15 Kuech Thomas F. Bonding of silicon and silicon-germanium to insulating substrates
KR20040094390A (ko) * 2002-04-11 2004-11-09 세키스이가가쿠 고교가부시키가이샤 반도체 칩의 제조 방법
DE60218643D1 (de) * 2002-06-28 2007-04-19 St Microelectronics Srl Herstellungsverfahren für Gräben mit schrägem Profil und gerundeten Oberkanten
US20040169176A1 (en) * 2003-02-28 2004-09-02 Peterson Paul E. Methods of forming thin film transistors and related systems
US20060231829A1 (en) * 2005-04-13 2006-10-19 Xerox Corporation TFT gate dielectric with crosslinked polymer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101440308B1 (ko) * 2013-02-21 2014-09-18 옵토팩 주식회사 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
CN1591789A (zh) 2005-03-09
KR100661042B1 (ko) 2006-12-26
EP1453090A2 (en) 2004-09-01
EP1453090A3 (en) 2008-06-04
US7371693B2 (en) 2008-05-13
TW200425428A (en) 2004-11-16
TWI233669B (en) 2005-06-01
US20040229445A1 (en) 2004-11-18
US7981807B2 (en) 2011-07-19
US20080171421A1 (en) 2008-07-17
CN100355036C (zh) 2007-12-12
JP2004282035A (ja) 2004-10-07
JP4544876B2 (ja) 2010-09-15

Similar Documents

Publication Publication Date Title
KR100661042B1 (ko) 반도체 장치의 제조 방법
KR100938970B1 (ko) 반도체 장치 및 그 제조 방법
US6284573B1 (en) Wafer level fabrication and assembly of chip scale packages
US6184064B1 (en) Semiconductor die back side surface and method of fabrication
US6548376B2 (en) Methods of thinning microelectronic workpieces
CN100367451C (zh) 半导体装置及其制造方法
TWI284960B (en) Manufacturing method of semiconductor device
KR100589570B1 (ko) 반도체 장치의 제조 방법
US20080014719A1 (en) Semiconductor device and manufacturing method for the same
JP2004165191A (ja) 半導体装置、半導体装置の製造方法及びカメラシステム
JP3459234B2 (ja) 半導体装置およびその製造方法
KR20140038944A (ko) 단일 레이어 bga 기판 공정
JP4334397B2 (ja) 半導体装置及びその製造方法
JP4371719B2 (ja) 半導体装置及びその製造方法
JPH01164041A (ja) バンプ構造を有するｉｃ素子とその製造方法
JP2003309227A (ja) 半導体装置およびその製造方法
JP4522213B2 (ja) 半導体装置の製造方法
CN101174572B (zh) 半导体装置及其制造方法
JP2006173198A (ja) 半導体装置及びその製造方法
JP2001077145A (ja) 半導体装置の製造方法
JP2006179709A (ja) 半導体装置の製造方法
KR20020054510A (ko) 웨이퍼 레벨 범프 형성 방법
JP2005101411A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121129

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee