JP2009512213A - シリコン・バイア・コンタクトを利用したシーモス・イメージセンサーのウェハー・レべル・パッケージおよびその製造方法 - Google Patents
シリコン・バイア・コンタクトを利用したシーモス・イメージセンサーのウェハー・レべル・パッケージおよびその製造方法 Download PDFInfo
- Publication number
- JP2009512213A JP2009512213A JP2008535426A JP2008535426A JP2009512213A JP 2009512213 A JP2009512213 A JP 2009512213A JP 2008535426 A JP2008535426 A JP 2008535426A JP 2008535426 A JP2008535426 A JP 2008535426A JP 2009512213 A JP2009512213 A JP 2009512213A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- image sensor
- wafer level
- via hole
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052710 silicon Inorganic materials 0.000 title abstract description 17
- 239000010703 silicon Substances 0.000 title abstract description 17
- 238000004519 manufacturing process Methods 0.000 title description 17
- 239000000758 substrate Substances 0.000 claims abstract description 90
- 238000000034 method Methods 0.000 claims abstract description 44
- 229910000679 solder Inorganic materials 0.000 claims abstract description 19
- 230000001681 protective effect Effects 0.000 claims abstract description 11
- 238000004806 packaging method and process Methods 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 238000005520 cutting process Methods 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 8
- 239000004593 Epoxy Substances 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 6
- 229910001020 Au alloy Inorganic materials 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 125000006850 spacer group Chemical group 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 229910000990 Ni alloy Inorganic materials 0.000 claims description 2
- 229910001128 Sn alloy Inorganic materials 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 241000206672 Gelidium Species 0.000 claims 9
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 229910017604 nitric acid Inorganic materials 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 238000007747 plating Methods 0.000 claims 1
- 229910052718 tin Inorganic materials 0.000 claims 1
- 238000001039 wet etching Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 238000005516 engineering process Methods 0.000 description 7
- 239000011521 glass Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000356 contaminant Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】シリコン・バイア・コンタクトを利用したシーモス・イメージ・センサーのウェハー・レべル・パッケージおよびその方法を提供する。
【解決手段】シーモス・イメージ・センサーのウェハー・レべル・パッケージは、複数の電極パッドを含むイメージ・センサーの構成要素が形成された基板と、基板の上部面に取り付けられる透明基板と、基板の下部面から上部面の複数の電極パッドの下面にわたり形成されたバイア・ホールと、バイア・ホール内の電極パッド下面を除く残りの部分及び基板の裏面全体に形成された保護膜と、バイア・ホール内に形成されたバイア・コンタクトと、基板の裏面のバイア・コンタクト上に形成されたソルダー・バンプとで構成される。
【選択図】図１５
【解決手段】シーモス・イメージ・センサーのウェハー・レべル・パッケージは、複数の電極パッドを含むイメージ・センサーの構成要素が形成された基板と、基板の上部面に取り付けられる透明基板と、基板の下部面から上部面の複数の電極パッドの下面にわたり形成されたバイア・ホールと、バイア・ホール内の電極パッド下面を除く残りの部分及び基板の裏面全体に形成された保護膜と、バイア・ホール内に形成されたバイア・コンタクトと、基板の裏面のバイア・コンタクト上に形成されたソルダー・バンプとで構成される。
【選択図】図１５
Description
本発明は、シーモス・イメージ・センサーのウェハー・レべル・パッケージおよびその製造方法に関する。
より詳しくは、センシング部および電極パッドを含むイメージ・センサー構成要素が形成された上部面と、上部面に対向された下部面として電極パッドを直接連結するシリコン・バイア・コンタクトを形成して下部面に露出したシリコン・バイア・コンタクトにソルダー・バンプを形成し、ＰＣＢ（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）と接着するシリコン・バイア・コンタクトを利用したシーモス・イメージ・センサーのウェハー・レべル・パッケージおよびその方法に関する。
一般的に、イメージ・センサーは、光学映像を電気的信号に変換させる半導体モジュールとして、映像信号を保存、送信およびディスプレー装置として表わすために使う。イメージ・センサーは、電位の井戸（Ｐｏｔｅｎｔｉａｌ ｗｅｌｌ）の深さを電位を伝達しようとする方向に連続的に調節し、電荷を送る電荷結合素子（Ｃｈａｒｇｅ−ＣｏｕＰｌｅｄ Ｄｅｖｉｃｅ、以下ＣＣＤ）イメージ・センサーと、ーつのピクセル単位のセル（Ｃｅ１１）の内部にーつ以上のトランジスクと、光センサーとして動作するフオト・ダイオードとからなるシーモス（ＣＭＯＳ）イメージ・センサーに大きく分類される。
ＣＣＤイメージ・センサーは、ＣＭ０Ｓイメージ・センサーに比ペて、ノイズが少なく、イメージ品質が優秀であり、デジタル・カメラに適合している。これに反してＣＭＯＳイメージ・センサーは、おおむねＣＣＤイメージ・センサーに比べて生産単価と消費電力が低く、周辺回路のチップと統合しやすいという長所がある。特に、ＣＭ０Ｓイメージ・センサーは、一般的な半導体製造技術として生産することができ、増幅および信号処理のような機能を遂行する周辺システムとの統合がしやすく、生産原価を低＜することが可能である。さらに、処理速度が速く、ＣＣＤイメージ・センサーに比べて１％程度消費電力が小さいことが特徴である。したがって、ＣＭＯＳイメージ・センサーは、携帯電話と個人携帯端末機（ＰＤＡ）用カメラに利用することに適合していたが、最近ＣＭＯＳイメージ・センサー技術の進歩によりＣＣＤとＣＭＯＳイメージ・センサー間の境界が崩れている。
即ち、ＣＭＯＳイメージ・センサーは、当初ＶＧＡ級のカメラフォン用のイメージ・センサーとして利用されてきたが、最近の技術発展によって２Ｍａｇａ画素程度のカメラ・フォン用のイメージ・センサーとして採用される等その技術開発速度が非常に早＜なっている。
ところで、今までは、イメージ・センサー・チップのためのパッケージを利用して、ワイヤー・ボンディング（Ｗｉｒｅ Ｂｏｎｄｉｎｇ）によってモジュール化が進行している。しかし、ワイヤー・ボンディング工程によると、センサーの窓（ウインドウ）に画像欠陥を起こす異質物が発生し、モジュール組み立ての際、収率を減少させる間題が発生し、モジュールの厚さと横、縦サイズが大きくなってモジュールの小型化が困難である。
最近の新しいカメラ・モジュール化方法として、ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ ＤＩＳｐｌａｙ）パネル製造技術において使われた異方性伝導フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）を活用したＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｌｅｘｉｂｌｅ ＰＣＢ）技術が活用初期段階にある。大韓民国公開特許第２００３−００６９３２１号明細書は、基板状態においてパッケージング工程を終わらせるフリップ・チップ（Ｆｌｉｐ Ｃｈｉｐ）Ａｕバンピング工程とＣＯＦ実装技術を使った撮像素子パッケージおよびその製造方法を開示している。
図１は、従来技術にともなうＣＩＳ（ＣＭＯＳ Ｉｍａｇｅ Ｓｅｎｓｏｒ）チップを使ったカメラ・モジュールを示した図面である。
また、図１に図示されたように、ＣｌＳチップ（１０５）上に形成されたソルダー・バンプ（Ｓｏｌｄｅｒ ＢｕｍＰ、１２０ｂ）を異方性伝導フィルム（１０４）の伝導性ボールを通じて、フレキシブル回路基板（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ、以下ＦＰＣ、１０３）の外部電極パッド（１２０ａ）と連結してＣＩＳチップのポンディングを完了する。以後、レンズ（１００）、レンズ・ハウジング（１０１）および赤外線フィルター（図示していない）等を装着することによって、カメラ・モジュールを完成する。このように異方性伝導フィルム技術を活用することによって、ＣＩＳのための別途のパッケージが必要なく、ＣＩＳ（１０５）チップを直接ＦＰＣ（１０３）に接合できる。
しかし、前記のようなフリップ・チップ方式は、イメージ・センシングをするためのセンシング部（１０６）が必然的に前記異方性伝導フィルム（１０４）に向かわなければならないので、前記ＣＩＳチップ（１０５）をＦＰＣ（１０３）に接合する際、異方性伝導フィルム（１０４）等から発生した汚染物質が、ＣＩＳチップのセンシング部（１０６）に入り、製造工程上の収率を大きく低下させる問題点がある。
このような問題を解決するために、イスラエルのＳｈｅｌｌｃａｓｅ社では、基板を食刻し、前記基板のセンシング部と同じ平面上に形成された電極パッドに連結する電極を基板裏面（センシング部の反対面）に延長してＣＩＳチップのセンシング部を異方性伝導フィルムの反対側へ向かうようにして、ＦＰＣと接合できる技術を開発した。
図２乃至図６は、Ｓｈｅｌｌｃａｓｅ社のＣＩＳパッケージ製造工程に対する断面図である。
まず、図２に示されたように、所定の工程を経て、基板（２００）の第１面（２００ａ）に電極パッド（２０１）と撮像のためのセンシング部（２０２）等のＣＩＳ構成成分を形成する。以下において記述するイメージ・センサー・パッケージ製造工程完了の後、切断面（２５０）に沿って切断することによってチップとチップを分離することになる。
次に、図３に示されたように、前記基板（２００）の第１面にエポキシ（ｅｐｏｘｙ、２０３）を使って第１ガラス基板（２０４）を付着する。
次に、図４に示されたように、前記基板（２００）の第１面に存在する電極パッド（２０１）が露出するまで、前記基板を第２面（２Ｏ０ｂ）から円（２０６）の中に図示されたように食刻（２０６）した後、エポキシ（２０３ａ）を利用して第２ガラス基板（２０７）を付着する。
次に、図５に示されたように、前記第２ガラス基板（２０７）を食刻した後、導電体を形成してパターニングし、外部電極（２０８）を形成する。前記外部電極（２０８）は、前記電極パッド（２０１）とティー接合（Ｔ−ｃｏｎｔａｃｔ、２０９）を形成する。
次に、図６に図示されたように、前記第２ガラス基板（２０７）と前記外部電極（２０８）上に絶縁膜（２１１）を蒸着し、パターニングして、ソルダー・バンプが形成される領域を露出させた後、ソルダー・バンプ（２１０）を形成して、前記基板（２００）を切断面（２５０）に沿って切断することによって、チップとチップの間を分離する。その後、 所定の工程を経て、カメラのような映像装置モジュールとして組み立てが成される。
しかし、前記のようなイメージ・センサー・パッケージ製造方法は、前記テイー接合する部位において導電体の亀裂およぴその亀裂による停電が発生しやすい。また、外部電極を形成するためのパターニング工程もしなければなれず、外部電極を保護用またはソルダー・マスク用の絶縁膜を形成しなければならないなど、製造工程が複雑であり、収率が低い問題がある。
したがって、本発明の目的は、前記のような従来技術の問題点を解決するためのものであり、イメージ・センシング部に異質物が入ることを防止するものである。
また、本発明の他の目的は、イメージ・センサー・モジュールの厚さを減少させたイメージ・センサー・パッケージを提供することにある。
本願の第１発明によるイメージ・センサーのパッケージング方法は、
複数の電極パッドを含むイメージ・センサーの構成要素が形成された基板の上部面に透明基板を付着する段階と、
前記基板の下部面を研磨し、基板の不要部分を除去する段階と、
前記基板の下部面から前記基板の上部面の複数の電極パッドの下まで貫くバイア・ホールを形成する段階と、
前記バイア・ホール内部および前記基板の下部面全体に保護膜を形成する段階と、
前記電極パッド上に形成された保護膜を除去し、前記バイア・ホール内にシード層を形成する段階と、
金属で前記バイア・ホールを充填することで、前記バイア・ホール上にバイア・コンタクトを形成する段階と、
前記基板下部面の前記バイア・コンタクト上にソルダー・バンプを形成する段階と、
前記基板および透明基板を切断して分離する段階とから構成される。
複数の電極パッドを含むイメージ・センサーの構成要素が形成された基板の上部面に透明基板を付着する段階と、
前記基板の下部面を研磨し、基板の不要部分を除去する段階と、
前記基板の下部面から前記基板の上部面の複数の電極パッドの下まで貫くバイア・ホールを形成する段階と、
前記バイア・ホール内部および前記基板の下部面全体に保護膜を形成する段階と、
前記電極パッド上に形成された保護膜を除去し、前記バイア・ホール内にシード層を形成する段階と、
金属で前記バイア・ホールを充填することで、前記バイア・ホール上にバイア・コンタクトを形成する段階と、
前記基板下部面の前記バイア・コンタクト上にソルダー・バンプを形成する段階と、
前記基板および透明基板を切断して分離する段階とから構成される。
また、本願の第２発明のイメージ・センサーのパッケージは、
複数の電極パッドを含むイメージ・センサーの構成要素が形成された基板と、
前記基板の上部面に付着した透明基板と、
前記基板の下部面から前記基板の上部面の複数の電極パッド下部まで形成されたバイア・ホールと、
前記バイア・ホール内部の前記電極パッド下部面を除いた残り部分と前記基板の下部面全体に形成された保護膜と、
前記バイア・ホール内部に形成されたバイア・コンタクトと、
前記基板の下部面の前記バイア・コンタクト上に形成されたソルダー・バンプと、
で構成したものである。
複数の電極パッドを含むイメージ・センサーの構成要素が形成された基板と、
前記基板の上部面に付着した透明基板と、
前記基板の下部面から前記基板の上部面の複数の電極パッド下部まで形成されたバイア・ホールと、
前記バイア・ホール内部の前記電極パッド下部面を除いた残り部分と前記基板の下部面全体に形成された保護膜と、
前記バイア・ホール内部に形成されたバイア・コンタクトと、
前記基板の下部面の前記バイア・コンタクト上に形成されたソルダー・バンプと、
で構成したものである。
本発明の前記目的と技術的構成およびそれにともなう作用効果に関する詳しい事項は、以下において詳細に説明される。
図７乃至図１６は、本発明の一実施例にともなうシリコン・バイア・コンタクトを利用したシーモス・イメージ・センサーのウェハー・レべル・パッケージング方法の断面図である。
図７に示されたように、基板（３００）は、上部に所定の工程を経て、外部回路との電気的接続のための電極パッド（３０１）とイメージ・センシングのためのセンシング部（３０２）が形成されている。前記基板（３００）は、多数のチップとして構成されており、チップ製造工程完了後に、パッケージングのために、チップ間を切断するという工程を遂行する。前記切断工程のための切断面（３０３）を基準として、チップとチップの間を分離することになる。前記基板（３００）はシリコン基板、すなわちウェハー（ｗａｆｅｒ）である。
次に、図８に図示されたように、前記基板（３００）の上部に透明基板（３０４）を付着する。前記透明基板（３０４）は、ガラス基盤（ｇｌａｓｓ ｓｕｂｓｔｒａｔｅ）にすることが好ましく、厚さは３００−５００μｍが好ましい。前記透明基板（３０４）を付着させるために、切断面（３０３）を基準として両側の電極パッド（３０１）にわたるようエポキシ層（ｅｐｏｘｙ ｌａｙｅｒ、３０５）を形成する。また、前記透明基板（３０４）と基板（３００）の間に空間を設けるために、スペイサー（ｓｐａｃｅｒ、３０６）を前記エポキシ層（３０５）上部に形成する。その後、前記基板（３００）と前記透明基板（３０４）を接着する。これによって、今後の工程において、基板（３００）の上部に形成されたセンシング部（３０２）および電極パッド（３０１）は、外部の不純物から完壁に保護され、不純物による不良率を画期的に減少することができる。
次に、図９に示されたように、前記基板（３００）の下段部を研磨する。前記研磨する工程は、今後、基板（３００）にバイア・ホールを形成する過程において、工程を容易にするために、堅固性（Ｄｕｒａｂｉｌｉｔｙ）を考慮し、クラインディング後の前記基板（３００）の厚さを、５０−１００μｍとすることが好ましい。
次に、図１０に示されたように、前記基板（３００）の下部から上部に形成された電極パッド（３０１）の下部まで貫くバイア・ホールを（３０７）を形成する。前記バイアホールを（３０７）を形成する方法は、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）を利用した乾式食刻で直接形成したり、部分的な未貫通ホールを形成した後、前記基板（３００）の貫通されなかった残り部分を乾式食刻または湿式食刻として除去し、形成することができる。この際、バイア・ホールの直径は、数μｍから数千μｍまでが可能であるが、２００μｍ以内において形成することが好ましい。前記バイア・ホール（３０７）の形状は、円形を基本とするものの三角形、四角形または多角形のように多様な形状が可能である。また、前記基板（３００）の下部に形成された貫通ホールの断面積が、前記電極パッド（３０１）側の断面積より大きい場合と、小さい場合、または同じである場合ある。
次に、図１１に示されたように、前記バイア・ホール（３０７）の内部および基板（３００）の下部面の全体にかけて、電極間の絶縁のために保護膜（Ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ、３０８）を形成する。前記保護膜（３０８）は、酸化膜または窒化膜として形成されることが好ましい。前記保護膜（３０８）は、低温ＰＥＣＶＤ（Ｌｏｗ−Ｔｅｍｐａｒａｔｕｒｅ Ｐｌａｓｍａ ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ、 ＰＥＣＶＤ）で蒸着することが好ましい。
次に、図１２に示されたように、バイア・ホール（３０７）内部の電極パッド（３０１）の露出のために、バイア・ホール（３０７）底面部、すなわち電極パッド領域に蒸着されている保護膜（３０８）を除去する。
次に、図１３と図１４に示されたように、バイア・ホール（３０７）内部にスパッタリング工程で、シード層（ｓｅｅｄ ｌａｙｅｒ、３０９）を形成した後、半田ペーストを印刷又は鍍金によって、バイア・コンタクト（Ｖｉａ Ｃｏｎｔａｃｔ、３１０）を形成する。この際、使われる金属は、伝導性物質すなわち、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、Ｎｉ、ＣｒおよびＷ、又はこれらの合金のような導電性金属であれば何であっても使用可能である。
次に、図１５に示されたように、基板（３００）の下部面のバイア・コンタクト（３１０）が形成された領域に、ソルダー・バンプ（Ｓｏｌｄａｒ Ｂｕｍｐ、３１１）を形成する。前記ソルダー・バンプは、導電性物質であれば何であっても可能であるが、Ｃｕ、Ａｕ、Ｎｉ／Ａｕの合金、Ｓｎ／Ａｕの合金などが好ましい。
最後に、図１６に図示されたように、基板（３００）および透明基板（３０４）を切断面（３０３）に沿って切断（ｄｉｃｉｎｇ）し、チップとチップの間を分離する。
詳述した本発明の実施例の過程を通じて、イメージ・センサー・チップが完成される。その後、前記分離したイメージ・センサーチップは、基板下部に生成されたソルダー・バンプを通じてＦＰＣまたは印刷回路基板に付着させることによって、外部回路と接続することになる。以後、レンズおよびレンズ・ハウジングなどを組み立てて、カメラのような映像装置を構成する。
本発明は、好ましい実施例をあげて図示し説明しているが、前記の実施例に限らず、多くの変形が、本発明の技術的思想内において、当分野の通常の知識を持つものにより可能であることは明白である。
したがって、本発明によると、センシング部および電極パッドを含むイメージ・センサー構成要素が形成された基板の上部面に、基板の下部面から電極パッドまで連結するバイア・コンタクトを簡単に形成することができる。また、基板下部面に露出されたバイア・コンタクト上にソルダー・バンプを形成した後、イメージ・センサー構成要素のない下部面を通じて、外部回路と連結することによって、各種の汚染物がセンシング部に引入されて発生するパッケージング工程の際の収率低下を防ぐことができる。
また、基板の厚さの不必要な部分を除去することによって、完成されたイメージ・センサー・モジュールの厚さを減らすことができる。
また、徐々に小型化されているイメージ・センサーを含む半導体素子のＣＳＰ（ＣｈｉＰ Ｓｃａ１ｅ Ｐａｃｋａｇｅ）を効果的に具現することもでき、さらに、ＭＣＭ（Ｍｕｌｔｉ Ｃｈｉｐ Ｍｏｄｕｌｅ）等に応用することも可能である。
Claims (16)
- イメージ・センサーのパッケージング方法において、
複数の電極パッドを含むイメージ・センサーの構成要素が形成された基板の上部面に透明基板を付着する段階と、
前記基板の下部面を研磨する段階と、
前記基板の下部面から前記基板の上部面の複数の電極パッドの下まで貫くバイア・ホールを形成する段階と、
前記バイア・ホール内部および前記基板の下部面全体に保護膜を形成する段階と、
前記電極パッド上に形成された保護膜を除去し、前記バイア・ホール内にシード層を形成する段階と、
前記シード層上にバイア・コンタクトを形成する段階と、
前記基板下部面の前記バイア・コンタクト上にソルダー・バンプを形成する段階と、
前記基板および透明基板を切断して分離する段階と、
からなることを特徴とするシーモス・イメージ・センサーのウェハー・レべル・パッケージング方法。 - 前記基板の上部面に前記透明基板を付着する前に、切断面を基準として両側の電極パッドにわたるようにエポキシ層を形成する段階と、
前記エポキシ層の上部にスペイサーを形成する段階と、
をさらに含むことを特徴とする請求項１に記載のシーモス・イメージ・センサーのウェハーレペル・パッケージング方法。 - 前記バイア・ホールにバイア・コンタクトの形成は、
前記バイア・ホール内部にスパッタリングにより前記シード層を形成する段階と、
半田ペーストを印刷することにより、又は、前記バイア・ホール内の金属層上に金属を鍍金することで、前記バイア・ホールを金属で充填する段階と、
をさらに含むことを特徴とする請求項１に記載のシーモス・イメージ・センサーのウェハー・レべル・パッケージング方法。 - 前記透明基板の厚さは、３００−５００μｍであることを特徴とする請求項１に記載のシーモス・イメージ・センサーのウェハー・レべル・パッケージング方法。
- 前記研磨した後の前記基板の厚さが、５０−１００μｍであることを特徴とする請求項１に記載のシーモス・イメージ・センサーのウェハー・レべル・パッケージング方法。
- 前記バイア・ホールは、ＲＩＥを利用した乾式食刻で直接形成されるか、又は部分的に未貫通ホールを形成した後、前記基板を貫通しなかった残り部分を乾式食刻または湿式食刻で除去して、前記バイア・ホール形成することを特徴とする請求項１に記載のシーモス・イメージ・センサーのウェハー・レべル・パッケージング方法。
- 前記保護膜は、硝酸溶液による酸化又は低温ＰＥＣＶＤを利用して形成した酸化膜または窒化膜であることを特徴とする請求項１に記載のシーモス・イメージ・センサーのウェハー・レべル・パッケージング方法。
- 前記バイア・コンタクトを形成する金属は、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、Ｎｉ、ＣｒおよびＷ又はこれらの合金からなる群から選択された一つの導電性金属であることを特徴とする請求項１に記載のシーモス・イメージ・センサー・ウェハー・レべル・パッケージング方法。
- 前記ソルダー・バンプは、Ｃｕ、Ａｕ、Ｎｉ／Ａｕの合金、又はＳｎ、Ｃｕ、Ａｕの内の少なくとも二つの合金の何れか一つであることを特徴とする請求項１に記載のシーモス・イメージ・センサーのウェハー・レべル・パッケージング方法。
- イメージ・センサーのパッケージにおいて、
複数の電極パッドを含むイメージ・センサーの構成要素が形成された基板と、
前記基板の上部面に付着した透明基板と、
乾式食刻または湿式食刻により、前記基板の下部面から前記基板の上部面の複数の電極パッド下部まで形成されたバイア・ホールと、
前記バイア・ホール内部の前記電極パッド下部面を除いた残り部分と前記基板の下部面全体に形成された保護膜と、
前記バイア・ホール内部に形成されたシード層及びバイア・コンタクトと、
前記基板の下部面の前記バイア・コンタクト上に形成されたソルダー・バンプと、
で構成したことを特徴とするシーモス・イメージ・センサーのウェハー・レべル・パッケージ。 - 前記基板の上部面と前記透明基板との間にエポキシ層とスペイサーとを更に含むことを特徴とする請求項１０に記載のシーモス・イメージ・センサーのウェハー・レべル・パッケージ。
- 前記透明基板の厚さが、３００−５００μｍであることを特徴とする請求項１０に記載のシーモス・イメージ・センサーのウェハー・レべル・パッケージ。
- 前記基板の厚さが、５０−１００μｍであることを特徴とする請求項１０に記載のシーモス・イメージ・センサーのウェハー・レべル・パッケージ。
- 前記保護膜が、酸化膜または窒化膜であることを特徴とする請求項１０に記載のシーモス・イメージ・センサーのウェハー・レべル・パッケージ。
- 前記バイア・コンタクトを形成する金属が、Ａｕ、Ａｇ、Ｃｕ、ＡＩ、Ｎｉ、ＣｒおよびＷ及びこれらの合金の群から選択された一つの導電性金属からなることを特徴とする請求項１０に記載のシーモス・イメージ・センサーのウェハー・レべル・パッケージ。
- 前記ソルダー・バンプは、Ｃｕ、Ａｕ、Ｎｉ／Ａｕの合金、又はＳｎ／Ａｕの合金の中の何れか一つであることを特徴とする請求項１０に記載のシーモス・イメージ・センサーのウェハー・レべル・パッケージ。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/KR2005/003370 WO2007043718A1 (en) | 2005-10-11 | 2005-10-11 | Wafer level package using silicon via contacts for cmos image sensor and method of fabricating the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009512213A true JP2009512213A (ja) | 2009-03-19 |
Family
ID=37942929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008535426A Pending JP2009512213A (ja) | 2005-10-11 | 2005-10-11 | シリコン・バイア・コンタクトを利用したシーモス・イメージセンサーのウェハー・レべル・パッケージおよびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20080217715A1 (ja) |
| JP (1) | JP2009512213A (ja) |
| WO (1) | WO2007043718A1 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8084866B2 (en) | 2003-12-10 | 2011-12-27 | Micron Technology, Inc. | Microelectronic devices and methods for filling vias in microelectronic devices |
| US7091124B2 (en) | 2003-11-13 | 2006-08-15 | Micron Technology, Inc. | Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices |
| US20050247894A1 (en) | 2004-05-05 | 2005-11-10 | Watkins Charles M | Systems and methods for forming apertures in microfeature workpieces |
| US7232754B2 (en) | 2004-06-29 | 2007-06-19 | Micron Technology, Inc. | Microelectronic devices and methods for forming interconnects in microelectronic devices |
| SG120200A1 (en) | 2004-08-27 | 2006-03-28 | Micron Technology Inc | Slanted vias for electrical circuits on circuit boards and other substrates |
| US7300857B2 (en) | 2004-09-02 | 2007-11-27 | Micron Technology, Inc. | Through-wafer interconnects for photoimager and memory wafers |
| US7271482B2 (en) | 2004-12-30 | 2007-09-18 | Micron Technology, Inc. | Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods |
| US7795134B2 (en) | 2005-06-28 | 2010-09-14 | Micron Technology, Inc. | Conductive interconnect structures and formation methods using supercritical fluids |
| US7262134B2 (en) | 2005-09-01 | 2007-08-28 | Micron Technology, Inc. | Microfeature workpieces and methods for forming interconnects in microfeature workpieces |
| US7863187B2 (en) | 2005-09-01 | 2011-01-04 | Micron Technology, Inc. | Microfeature workpieces and methods for forming interconnects in microfeature workpieces |
| US7749899B2 (en) | 2006-06-01 | 2010-07-06 | Micron Technology, Inc. | Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces |
| US7629249B2 (en) | 2006-08-28 | 2009-12-08 | Micron Technology, Inc. | Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods |
| US7902643B2 (en) | 2006-08-31 | 2011-03-08 | Micron Technology, Inc. | Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods |
| SG150410A1 (en) | 2007-08-31 | 2009-03-30 | Micron Technology Inc | Partitioned through-layer via and associated systems and methods |
| US7884015B2 (en) | 2007-12-06 | 2011-02-08 | Micron Technology, Inc. | Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods |
| GB2463866A (en) * | 2008-09-24 | 2010-03-31 | Wai Hung Chan | High-speed CMOS image sensors |
| US8355628B2 (en) * | 2009-03-06 | 2013-01-15 | Visera Technologies Company Limited | Compact camera module |
| US9190388B2 (en) * | 2011-12-19 | 2015-11-17 | Intel Corporation | Using an optically transparent solid material as a support structure for attachment of a semiconductor material to a substrate |
| KR101401988B1 (ko) | 2012-09-07 | 2014-05-30 | 주식회사 동부하이텍 | 반도체 패키지 및 반도체 패키지 형성 방법 |
| CN102881644B (zh) * | 2012-10-12 | 2014-09-03 | 江阴长电先进封装有限公司 | 一种圆片级芯片封装方法 |
| US20140326856A1 (en) * | 2013-05-06 | 2014-11-06 | Omnivision Technologies, Inc. | Integrated circuit stack with low profile contacts |
| CN103400807B (zh) * | 2013-08-23 | 2016-08-24 | 苏州晶方半导体科技股份有限公司 | 影像传感器的晶圆级封装结构及封装方法 |
| CN106415788B (zh) | 2014-04-07 | 2020-10-16 | 菲力尔系统公司 | 用于联接半导体基板的方法和系统 |
| US10103191B2 (en) | 2017-01-16 | 2018-10-16 | Semiconductor Components Industries, Llc | Semiconductor die and method of packaging multi-die with image sensor |
| KR102492733B1 (ko) | 2017-09-29 | 2023-01-27 | 삼성디스플레이 주식회사 | 구리 플라즈마 식각 방법 및 디스플레이 패널 제조 방법 |
| TWI685125B (zh) * | 2018-12-05 | 2020-02-11 | 海華科技股份有限公司 | 影像擷取模組及可攜式電子裝置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004055674A (ja) * | 2002-07-17 | 2004-02-19 | Fuji Photo Film Co Ltd | 半導体装置およびその製造方法 |
| JP2005051080A (ja) * | 2003-07-29 | 2005-02-24 | Hamamatsu Photonics Kk | 裏面入射型光検出素子及びその製造方法 |
| WO2005022631A1 (ja) * | 2003-08-28 | 2005-03-10 | Fujikura Ltd. | 半導体パッケージおよびその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030049925A1 (en) * | 2001-09-10 | 2003-03-13 | Layman Paul Arthur | High-density inter-die interconnect structure |
| JP4000507B2 (ja) * | 2001-10-04 | 2007-10-31 | ソニー株式会社 | 固体撮像装置の製造方法 |
| TWI229435B (en) * | 2002-06-18 | 2005-03-11 | Sanyo Electric Co | Manufacture of semiconductor device |
| JP4443865B2 (ja) * | 2002-06-24 | 2010-03-31 | 富士フイルム株式会社 | 固体撮像装置およびその製造方法 |
| JP5030360B2 (ja) * | 2002-12-25 | 2012-09-19 | オリンパス株式会社 | 固体撮像装置の製造方法 |
| JP4544876B2 (ja) * | 2003-02-25 | 2010-09-15 | 三洋電機株式会社 | 半導体装置の製造方法 |
| KR100526191B1 (ko) * | 2003-06-18 | 2005-11-03 | 삼성전자주식회사 | 고체 촬상용 반도체 장치 |
-
2005
- 2005-10-11 JP JP2008535426A patent/JP2009512213A/ja active Pending
- 2005-10-11 US US12/088,529 patent/US20080217715A1/en not_active Abandoned
- 2005-10-11 WO PCT/KR2005/003370 patent/WO2007043718A1/en active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004055674A (ja) * | 2002-07-17 | 2004-02-19 | Fuji Photo Film Co Ltd | 半導体装置およびその製造方法 |
| JP2005051080A (ja) * | 2003-07-29 | 2005-02-24 | Hamamatsu Photonics Kk | 裏面入射型光検出素子及びその製造方法 |
| WO2005022631A1 (ja) * | 2003-08-28 | 2005-03-10 | Fujikura Ltd. | 半導体パッケージおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080217715A1 (en) | 2008-09-11 |
| WO2007043718A1 (en) | 2007-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009512213A (ja) | シリコン・バイア・コンタクトを利用したシーモス・イメージセンサーのウェハー・レべル・パッケージおよびその製造方法 | |
| KR100608420B1 (ko) | 이미지 센서 칩 패키지 및 그 제조방법 | |
| KR101032182B1 (ko) | 반도체 패키지 및 카메라 모듈 | |
| US8309398B2 (en) | Electronic device wafer level scale packages and fabrication methods thereof | |
| US7948555B2 (en) | Camera module and electronic apparatus having the same | |
| KR100616670B1 (ko) | 웨이퍼 레벨의 이미지 센서 모듈 및 그 제조방법 | |
| JP4660259B2 (ja) | 半導体装置の製造方法 | |
| US20080055438A1 (en) | Image sensor package, related method of manufacture and image sensor module | |
| KR20050093752A (ko) | 이미지 센서 모듈용 웨이퍼 레벨 칩 사이즈 패키지 및 이의제조방법 | |
| US20090050995A1 (en) | Electronic device wafer level scale packges and fabrication methods thereof | |
| JP4641820B2 (ja) | 半導体装置の製造方法 | |
| US20060138579A1 (en) | Image sensor package, solid state imaging device, and fabrication methods thereof | |
| CN101356645A (zh) | 利用硅通孔接点的cmos图像传感器晶片层级封装及其制造方法 | |
| WO2008143461A2 (en) | Wafer level chip scale package of an image sensor by means of through hole interconnection and method for manufacturing the same | |
| KR100572487B1 (ko) | 이미지 센서 패키지 및 그 제조방법 | |
| TW200841460A (en) | Wafer level package using silicon via contacts for CMOS image sensor and method of fabricating the same | |
| KR101020876B1 (ko) | 관통홀 상호 연결에 의한 반도체 소자의 웨이퍼 레벨 칩스케일 패키지 및 제조방법 | |
| KR100682238B1 (ko) | 반도체 칩 모듈 제작방법 | |
| KR100715858B1 (ko) | 패턴된 전도접착제가 형성된 웨이퍼레벨 패키지 제작 방법및 이를 이용한 이미지 센서 모듈(ｉｓｍ) | |
| KR100897761B1 (ko) | 관통 비아홀 공정을 이용한 실리콘 이미지 센서의 웨이퍼레벨 패키지 및 그 제조방법 | |
| KR100640336B1 (ko) | 이미지 센서 조립체 | |
| KR100980096B1 (ko) | 다이싱 공정을 이용한 집적소자의 웨이퍼 레벨 칩 사이즈패키지 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111122 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120424 |