JP2005101411A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2005101411A JP2005101411A JP2003334922A JP2003334922A JP2005101411A JP 2005101411 A JP2005101411 A JP 2005101411A JP 2003334922 A JP2003334922 A JP 2003334922A JP 2003334922 A JP2003334922 A JP 2003334922A JP 2005101411 A JP2005101411 A JP 2005101411A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor chip
- semiconductor device
- protective film
- dummy pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Abstract
【解決手段】 第1の配線3が形成された半導体チップ1上に樹脂5を介して接着されたガラス基板4と、前記第1の配線3に接続され、第2の絶縁膜6を介して前記半導体チップ裏面にまで延在された第2の配線8と、前記第2の配線8上に保護膜10が形成され、当該保護膜10の開口部を介して当該第2の配線8に接続された導電端子11とを有するものにおいて、前記半導体チップ裏面の端部にダミーパターン7bが形成されていることを特徴とする。
【選択図】 図7
Description
2 第1の絶縁膜
3 第1の配線
4 ガラス基板
5 樹脂
6 第2の絶縁膜
7a 緩衝部材
7b ダミーパターン
8 第2の配線
10 保護膜
11 導電端子
Claims (10)
- 第1の配線が形成された半導体チップ上に接着剤を介して接着された支持板と、
前記第1の配線に接続され、絶縁膜を介して前記半導体チップ裏面にまで延在された第2の配線と、
前記第2の配線上に保護膜が形成され、当該保護膜の開口部を介して当該第2の配線に接続された導電端子とを有する半導体装置において、
前記半導体チップ裏面の端部にダミーパターンが形成されていることを特徴とする半導体装置。 - 第1の配線が形成された半導体チップ上に接着剤を介して接着された第1の支持板と、
前記半導体チップの裏面に接着剤を介して接着された第2の支持板と、
前記第1の配線に接続され、前記第2の支持板上にまで延在された第2の配線と、
前記第2の配線上に保護膜が形成され、当該保護膜の開口部を介して当該第2の配線に接続された導電端子とを有する半導体装置において、
前記第2の支持板上で、前記半導体チップ裏面の端部にダミーパターンが形成されていることを特徴とする半導体装置。 - 前記導電端子の下方には緩衝膜が形成されていることを特徴とする請求項1または請求項2に記載の半導体装置。
- 前記ダミーパターンが前記緩衝膜と同一材料から形成されていることを特徴とする請求項3に記載の半導体装置。
- 前記ダミーパターンが前記第2の配線と交差しないように形成されていることを特徴とする請求項4に記載の半導体装置。
- 第1の配線が形成された半導体チップ上に接着剤を介して第1の支持板を接着する工程と、
前記半導体チップ裏面の端部にダミーパターンを形成する工程と、
前記第1の配線に接続され、絶縁膜を介して前記半導体チップ裏面にまで延在する第2の配線を形成する工程と、
前記第2の配線上に保護膜を形成し、当該保護膜の開口部を介して当該第2の配線に接続された導電端子を形成する工程とを有することを特徴とする半導体装置の製造方法。 - 第1の配線が形成された半導体チップ上に接着剤を介して第1の支持板を接着する工程と、
前記半導体チップの裏面に接着剤を介して第2の支持板を接着する工程と、
前記第2の支持板上で、半導体チップ裏面の端部にダミーパターンを形成する工程と、
前記第1の配線に接続され、前記第2の支持板上にまで延在する第2の配線を形成する工程と、
前記第2の配線上に保護膜を形成し、当該保護膜の開口部を介して当該第2の配線に接続された導電端子を形成する工程とを有することを特徴とする半導体装置の製造方法。 - 前記導電端子の下方に緩衝膜を形成する工程を有することを特徴とする請求項6または請求項7に記載の半導体装置の製造方法。
- 前記ダミーパターンを前記緩衝膜と同一材料を用いて形成していることを特徴とする請求項8に記載の半導体装置の製造方法。
- 前記ダミーパターンを前記第2の配線と交差しないように形成していることを特徴とする請求項9に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003334922A JP2005101411A (ja) | 2003-09-26 | 2003-09-26 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003334922A JP2005101411A (ja) | 2003-09-26 | 2003-09-26 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005101411A true JP2005101411A (ja) | 2005-04-14 |
Family
ID=34462460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003334922A Pending JP2005101411A (ja) | 2003-09-26 | 2003-09-26 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005101411A (ja) |
-
2003
- 2003-09-26 JP JP2003334922A patent/JP2005101411A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4401181B2 (ja) | 半導体装置及びその製造方法 | |
US7981807B2 (en) | Manufacturing method of semiconductor device with smoothing | |
KR100671921B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP4212293B2 (ja) | 半導体装置の製造方法 | |
JP4850392B2 (ja) | 半導体装置の製造方法 | |
US7759779B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2005101268A (ja) | 半導体装置の製造方法 | |
JP2006228913A (ja) | 半導体装置及びその製造方法 | |
JP4334397B2 (ja) | 半導体装置及びその製造方法 | |
JP4511148B2 (ja) | 半導体装置の製造方法 | |
JP3877700B2 (ja) | 半導体装置及びその製造方法 | |
JP5238985B2 (ja) | 半導体装置の製造方法 | |
JP4401330B2 (ja) | 半導体装置及びその製造方法 | |
JP2005311117A (ja) | 半導体装置及びその製造方法 | |
JP4371719B2 (ja) | 半導体装置及びその製造方法 | |
JP4805362B2 (ja) | 半導体装置の製造方法 | |
JP2005101411A (ja) | 半導体装置及びその製造方法 | |
JP4522213B2 (ja) | 半導体装置の製造方法 | |
JP2006179709A (ja) | 半導体装置の製造方法 | |
JP2006173198A (ja) | 半導体装置及びその製造方法 | |
JP2010087295A (ja) | 半導体チップ及びその製造方法、半導体装置及びその製造方法 | |
JP2006100581A (ja) | 半導体装置及びその製造方法 | |
JP2009135529A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060920 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071127 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080513 |