JP2005101411A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2005101411A
JP2005101411A JP2003334922A JP2003334922A JP2005101411A JP 2005101411 A JP2005101411 A JP 2005101411A JP 2003334922 A JP2003334922 A JP 2003334922A JP 2003334922 A JP2003334922 A JP 2003334922A JP 2005101411 A JP2005101411 A JP 2005101411A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor chip
semiconductor device
protective film
dummy pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003334922A
Other languages
English (en)
Inventor
Yoshio Akaishi
義男 赤石
Yoshinori Seki
嘉則 関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2003334922A priority Critical patent/JP2005101411A/ja
Publication of JP2005101411A publication Critical patent/JP2005101411A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Abstract

【課題】 BGA型の半導体装置において、半導体チップの端部を被覆する保護膜の膜厚が薄くなることに起因した、半導体装置の歩留まりや信頼性が低下するといった問題を抑止する。
【解決手段】 第1の配線3が形成された半導体チップ1上に樹脂5を介して接着されたガラス基板4と、前記第1の配線3に接続され、第2の絶縁膜6を介して前記半導体チップ裏面にまで延在された第2の配線8と、前記第2の配線8上に保護膜10が形成され、当該保護膜10の開口部を介して当該第2の配線8に接続された導電端子11とを有するものにおいて、前記半導体チップ裏面の端部にダミーパターン7bが形成されていることを特徴とする。
【選択図】 図7

Description

本発明はボール状の導電端子を有するBGA(Ball Grid Array)型の半導体装置の歩留まり及び信頼性を高めるために有用な技術に関する。
近年、パッケージ技術として、CSP(Chip Size Package)が注目されている。CSPとは、半導体チップの外形寸法とほぼ同サイズの外形寸法を有する小型パッケージをいう。従来より、CSPの一種として、BGA型の半導体装置が知られている。このBGA型の半導体装置は、半田等の金属部材からなるボール状の導電端子をパッケージの一主面上に格子状に複数配列し、パッケージの他方の面上に形成される半導体チップと電気的に接続したものである。
そして、このBGA型の半導体装置を電子機器に組み込む際には、各導電端子をプリント基板上の配線パターンに圧着することで、半導体チップとプリント基板上に搭載される外部回路とを電気的に接続している。
このようなBGA型の半導体装置は、側部に突出したリードピンを有するSOP(Small Outline Package)やQFP(Quad Flat Package)等の他のCSP型半導体装置に比べて、多数の導電端子を設けることができ、しかも小型化できるという長所を有する。このBGA型の半導体装置は、例えば携帯電話機に搭載されるデジタルカメラのイメージセンサチップとしての用途がある。
図10は従来のBGA型の半導体装置の概略構成を成すものであり、図10(a)は、このBGA型の半導体装置の表面側の斜視図である。また、図10(b)はこのBGA型の半導体装置の裏面側の斜視図である。
BGA型の半導体装置100は、第1及び第2のガラス基板104a、104bの間に半導体チップ101が樹脂105a、105bを介して封止されている。第2のガラス基板104bの一主面上、即ちBGA型の半導体装置100の裏面上には、ボール状の端子(以下、導電端子111と称す)が格子状に複数配置されている。この導電端子111は、第2の配線109を介して半導体チップ1へと接続される。複数の第2の配線109には、それぞれ半導体チップ101の内部から引き出されたアルミニウム配線が接続されており、各導電端子111と半導体チップ101との電気的接続がなされている。
このBGA型の半導体装置100の断面構造について図11(a)を参照して更に詳しく説明する。図11(a)はダイシングラインに沿って、個々のチップに分割されたBGA型の半導体装置100の断面図を示している。
半導体チップ101の表面に配置された絶縁膜102上に第1の配線103が設けられている。この半導体チップ101は樹脂105aによって第1のガラス基板104aと接着されている。また、この半導体チップ101の裏面は、樹脂105bによって第2のガラス基板104bと接着されている。そして、第1の配線103の一端は第2の配線109と接続されている。この第2の配線109は、第1の配線103の一端から第2のガラス基板104bの表面に延在している。そして、第2のガラス基板104b上に延在した第2の配線109上には、ボール状の導電端子111が形成されている。
上述した技術は、以下の特許文献1に記載されている。
特許公表2002−512436号公報
図11(a)に示した半導体装置において、前記半導体チップの端部(A)で保護膜110の膜厚が、図11(b)に示すように非常に薄くなることがあった。これは、保護膜110を形成するために、例えばレジスト膜を回転塗布法により形成した際に前記端部(A)には付着しにくいからである。そのため、保護膜110がこの部分で剥がれ易くなり、半導体装置の歩留まりや信頼性が低下する問題が発生するようになった。
そこで、本発明の半導体装置は、第1の配線が形成された半導体チップ上に接着剤を介して接着された支持板と、前記第1の配線に接続され、絶縁膜を介して前記半導体チップ裏面にまで延在された第2の配線と、前記第2の配線上に保護膜が形成され、当該保護膜の開口部を介して当該第2の配線に接続された導電端子とを有するものにおいて、前記半導体チップ裏面の端部にダミーパターンが形成されていることを特徴とするものである。
また、本発明の半導体装置は、第1の配線が形成された半導体チップ上に接着剤を介して接着された第1の支持板と、前記半導体チップの裏面に接着剤を介して接着された第2の支持板と、前記第1の配線に接続され、前記第2の支持板上にまで延在された第2の配線と、前記第2の配線上に保護膜が形成され、当該保護膜の開口部を介して当該第2の配線に接続された導電端子とを有するものにおいて、前記第2の支持板上で、前記半導体チップ裏面の端部にダミーパターンが形成されていることを特徴とするものである。
そして、前記導電端子の下方には緩衝膜が形成されていることを特徴とするものである。
また、前記ダミーパターンが前記緩衝膜と同一材料から形成されていることを特徴とするものである。
更に、前記ダミーパターンが前記第2の配線と交差しないように形成されていることを特徴とするものである。
また、本発明の半導体装置の製造方法は、第1の配線が形成された半導体チップ上に接着剤を介して第1の支持板を接着する工程と、前記半導体チップ裏面の端部にダミーパターンを形成する工程と、前記第1の配線に接続され、絶縁膜を介して前記半導体チップ裏面にまで延在する第2の配線を形成する工程と、前記第2の配線上に保護膜を形成し、当該保護膜の開口部を介して当該第2の配線に接続された導電端子を形成する工程とを有することを特徴とするものである。
更に、本発明の半導体装置の製造方法は、第1の配線が形成された半導体チップ上に接着剤を介して第1の支持板を接着する工程と、前記半導体チップの裏面に接着剤を介して第2の支持板を接着する工程と、前記第2の支持板上で、半導体チップ裏面の端部にダミーパターンを形成する工程と、前記第1の配線に接続され、前記第2の支持板上にまで延在する第2の配線を形成する工程と、前記第2の配線上に保護膜を形成し、当該保護膜の開口部を介して当該第2の配線に接続された導電端子を形成する工程とを有することを特徴とするものである。
また、前記導電端子の下方に緩衝膜を形成する工程を有することを特徴とするものである。
更に、前記ダミーパターンを前記緩衝膜と同一材料を用いて形成していることを特徴とするものである。
また、前記ダミーパターンを前記第2の配線と交差しないように形成していることを特徴とするものである。
本発明によれば、半導体チップの端部にダミーパターンを形成することで、その部分における保護膜の薄膜化や剥がれ等の発生を抑止できるため、半導体装置の歩留まりや信頼性を向上させることができる。
次に、本発明による半導体装置の製造方法を、図1乃至図9を参照しながら説明する。
図1参照:半導体基板1aを用意する。この半導体基板1aは、例えばCCDのイメージセンサや半導体メモリ等を、半導体のプロセスにより形成したものである。そして、その表面上には第1の絶縁膜2を介して、後に、半導体チップ毎に分断するための境界S(ダイシングラインまたはスクライブラインと呼ばれる。)付近で、所定の間隙を有するように形成された第1の配線3を有している。ここで、第1の配線3は、アルミニウム、アルミニウム合金または銅等の金属膜から成り、半導体装置のボンディングパットを境界S付近まで拡張させたパッドである。即ち、第1の配線3は外部接続パッドであって、半導体装置の図示しない回路と電気的に接続されている。尚、本実施形態では、境界Sに所定間隔を有して一対の第1の配線3が形成されたものとして説明するが、本発明は境界Sを跨ぐように第1の配線となる金属膜が形成されたものを用いて、後工程で当該金属膜を分断して前述したような一対の第1の配線を構成するプロセスに適用しても良い。
続いて、第1の配線3が形成された半導体基板1a上に、支持板として用いるガラス基板4を、透明の接着剤としてのエポキシ樹脂5を用いて接着する。尚、ここでは、支持板としてガラス基板、接着剤としてエポキシ樹脂を使用しているが、シリコン基板やプラスチックの板、更には他の材質のものからなる透明な板を支持板として用いてもよく、接着剤はこれらの支持板に対して適切な接着剤を選択すればよい。
その後、前記半導体基板1aについて、ガラス基板4を接着した面と反対側の面である半導体基板1の裏面をバックグラインドして、基板の厚さを薄くする。
尚、バックグラインド後の面では、スクラッチが発生し、幅、深さが数μm程度になる凹凸ができる。これを小さくするために、半導体基板1aの材料であるシリコンと第1の絶縁膜2の材料であるシリコン酸化膜と高い選択比を持つ薬液を用いてウエットエッチングを行う。
薬液としては、前述したようにシリコンとシリコン酸化膜で高い選択比を有していれば特別な限定をするものではない。例えば、本発明では、シリコンエッチング溶液として、フッ化水素酸2.5%、硝酸50%、酢酸10%及び水37.5%の溶液を使用している。
ここで、当該ウエットエッチングは、行う方が好ましいが、本発明は、ウエットエッチングを行わないことを制限するものではない。
図2参照:前記半導体基板1aについてガラス基板4と反対側の面にある半導体基板1aの裏面に対して、第1の配線3の一部上方に開口部を設けた不図示のレジストパターンをマスクとして等方性エッチングを行い開口部K1を形成するとともに、各半導体チップ1に分断する。これにより、境界Sの部分で逆V字型の溝が形成され、第1の絶縁膜2が露出した状態となる。このとき、開口部K1の上部、即ち、各半導体チップ1の端部である逆V字型の溝の角部は、角張った状態となっている。
図3参照:前記半導体チップ1を被覆するように、ガラス基板4と反対側の面に対して、第2の絶縁膜6を形成する。本実施形態では、シランベースの酸化膜を3μm程度成膜する。
図4参照:前記半導体チップ1において、ガラス基板4の反対側の面に不図示のレジストを塗布し、パターニングすることで開口部K2を形成する。前記レジスト膜をマスクにして、第2の絶縁膜6、第1の絶縁膜2をエッチングし、第1の配線3の底面の一部を露出させる。
図5(a)、図5(b)参照:後に導電端子11を形成する位置に対して垂直方向に見て重なる位置に柔軟性を有する緩衝部材7aを形成すると共に、半導体チップ1の裏面の端部に隣接する位置にダミーパターン7bを形成する。尚、緩衝部材7aは導電端子11に加わる力を吸収し、導電端子11の接合時のストレスを緩和する機能を持つものであり、ダミーパターン7bは後述する半導体チップ1を被覆するように保護膜を形成した際に、その裏面端部で当該保護膜の膜厚が薄くなり、剥がれ易くなることを防止するためのものである。尚、本実施形態では、緩衝部材7a及びダミーパターン7bの材質として有機系のレジスト膜を用いて、半導体チップ上に当該レジスト膜を形成し、当該レジスト膜をパターニング形成しているが、緩衝性を有する材料のものであれば良く、種々の材質のものが適用できる。更に言えば、本発明は緩衝部材7aの不使用を制限するものではなく、ダミーパターン7bのみを形成するものであっても構わない。
図6(a)、図6(b)参照:次に、前記ガラス基板4の反対側の面である半導体チップの裏面側に前記第2の絶縁膜6、緩衝部材7a及びダミーパターン7bを被覆するようにアルミニウム、アルミニウム合金または銅等の金属膜を形成し、当該金属膜をパターニングして第2の配線8を形成する。これにより、図6(a)に示すように第1の配線3と第2の配線8が電気的に接続される。また、図6(b)は第2の配線8が形成されない領域を示す断面図であり、図9(b)に示すように第2の配線8とダミーパターン7bとが交差しないように、当該第2の配線8が形成される位置には、ダミーパターン7bを形成しないように構成することで、第2の配線8の成膜を安定化している。
図7(a)、図7(b)参照:続いて、前記ガラス基板4の反対側の面に対して無電解メッキ処理を行い、第2の配線8上にNi−Auメッキ膜(不図示)を形成した後に、全面に保護膜10を形成する。保護膜10を形成するためには、ガラス基板4の反対側の面を上に向けて、熱硬化性の有機系樹脂を上方から滴下し、半導体基板自体を回転させることで、この回転により生じる遠心力を利用し、当該有機系樹脂を基板面上に広げる。これにより、第2の配線8の表面に保護膜10を形成することができる。このとき、半導体チップ1の裏面端部にダミーパターン7bが形成されているため、図7乃至図9(a)に示すように半導体チップ1の角部(B)での保護膜10の膜厚を従来に比べて厚く形成することができる。従って、保護膜10がこの部分で薄くなることなく、膜剥がれの発生を抑止できる。
その後、導電端子11を形成する部分の保護膜10をレジストマスクを用いたエッチングにより除去して開口部を形成し、その部分に導電端子11を形成する。前記導電端子11は、半田バンプや金バンプで作成する。特に、金バンプを用いる場合、導電端子11の厚さを、160μmから数μm〜数十μmに減少させることができる。
図8参照:そして、境界Sに沿ってダイシングを行い、各々の半導体装置13に分離する。
図9(a)、図9(b)参照:上記工程を経て完成した半導体装置13は、半導体チップ1の裏面端部にダミーパターン7bを有しているため、図9(a)に示すように半導体チップ1の角部(B)での保護膜10の膜厚が従来に比べて厚くなるため、保護膜10がこの部分で薄くなることなく、膜剥がれの発生を抑止できる。
また、本実施形態では、半導体チップ1の表面側にのみガラス基板4を有した半導体装置13に本発明を適用した例を紹介したが、従来構造と同様に半導体チップ1の裏面側にもガラス基板を有した半導体装置に本発明を適用することを制限するものではない。この場合には、図11(a)を用いて説明すると、第2のガラス基板104b上で、第1の実施形態と同様に半導体チップ101の端部にダミーパターンを形成すると共に、後で導電端子を形成する位置に対応する下方位置に緩衝部材を形成した後に、第2の配線109、保護膜110、そして導電端子111を順次形成していくものとする。尚、本発明は緩衝部材の不使用を制限するものではない。
本発明の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す断面図である。 従来の半導体装置の製造方法を示す断面図である。 従来の半導体装置の製造方法を示す断面図である。
符号の説明
1 半導体チップ
2 第1の絶縁膜
3 第1の配線
4 ガラス基板
5 樹脂
6 第2の絶縁膜
7a 緩衝部材
7b ダミーパターン
8 第2の配線
10 保護膜
11 導電端子

Claims (10)

  1. 第1の配線が形成された半導体チップ上に接着剤を介して接着された支持板と、
    前記第1の配線に接続され、絶縁膜を介して前記半導体チップ裏面にまで延在された第2の配線と、
    前記第2の配線上に保護膜が形成され、当該保護膜の開口部を介して当該第2の配線に接続された導電端子とを有する半導体装置において、
    前記半導体チップ裏面の端部にダミーパターンが形成されていることを特徴とする半導体装置。
  2. 第1の配線が形成された半導体チップ上に接着剤を介して接着された第1の支持板と、
    前記半導体チップの裏面に接着剤を介して接着された第2の支持板と、
    前記第1の配線に接続され、前記第2の支持板上にまで延在された第2の配線と、
    前記第2の配線上に保護膜が形成され、当該保護膜の開口部を介して当該第2の配線に接続された導電端子とを有する半導体装置において、
    前記第2の支持板上で、前記半導体チップ裏面の端部にダミーパターンが形成されていることを特徴とする半導体装置。
  3. 前記導電端子の下方には緩衝膜が形成されていることを特徴とする請求項1または請求項2に記載の半導体装置。
  4. 前記ダミーパターンが前記緩衝膜と同一材料から形成されていることを特徴とする請求項3に記載の半導体装置。
  5. 前記ダミーパターンが前記第2の配線と交差しないように形成されていることを特徴とする請求項4に記載の半導体装置。
  6. 第1の配線が形成された半導体チップ上に接着剤を介して第1の支持板を接着する工程と、
    前記半導体チップ裏面の端部にダミーパターンを形成する工程と、
    前記第1の配線に接続され、絶縁膜を介して前記半導体チップ裏面にまで延在する第2の配線を形成する工程と、
    前記第2の配線上に保護膜を形成し、当該保護膜の開口部を介して当該第2の配線に接続された導電端子を形成する工程とを有することを特徴とする半導体装置の製造方法。
  7. 第1の配線が形成された半導体チップ上に接着剤を介して第1の支持板を接着する工程と、
    前記半導体チップの裏面に接着剤を介して第2の支持板を接着する工程と、
    前記第2の支持板上で、半導体チップ裏面の端部にダミーパターンを形成する工程と、
    前記第1の配線に接続され、前記第2の支持板上にまで延在する第2の配線を形成する工程と、
    前記第2の配線上に保護膜を形成し、当該保護膜の開口部を介して当該第2の配線に接続された導電端子を形成する工程とを有することを特徴とする半導体装置の製造方法。
  8. 前記導電端子の下方に緩衝膜を形成する工程を有することを特徴とする請求項6または請求項7に記載の半導体装置の製造方法。
  9. 前記ダミーパターンを前記緩衝膜と同一材料を用いて形成していることを特徴とする請求項8に記載の半導体装置の製造方法。
  10. 前記ダミーパターンを前記第2の配線と交差しないように形成していることを特徴とする請求項9に記載の半導体装置の製造方法。
JP2003334922A 2003-09-26 2003-09-26 半導体装置及びその製造方法 Pending JP2005101411A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003334922A JP2005101411A (ja) 2003-09-26 2003-09-26 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003334922A JP2005101411A (ja) 2003-09-26 2003-09-26 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2005101411A true JP2005101411A (ja) 2005-04-14

Family

ID=34462460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003334922A Pending JP2005101411A (ja) 2003-09-26 2003-09-26 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2005101411A (ja)

Similar Documents

Publication Publication Date Title
JP4401181B2 (ja) 半導体装置及びその製造方法
US7981807B2 (en) Manufacturing method of semiconductor device with smoothing
KR100671921B1 (ko) 반도체 장치 및 그 제조 방법
JP4212293B2 (ja) 半導体装置の製造方法
JP4850392B2 (ja) 半導体装置の製造方法
US7759779B2 (en) Semiconductor device and method of manufacturing the same
JP2005101268A (ja) 半導体装置の製造方法
JP2006228913A (ja) 半導体装置及びその製造方法
JP4334397B2 (ja) 半導体装置及びその製造方法
JP4511148B2 (ja) 半導体装置の製造方法
JP3877700B2 (ja) 半導体装置及びその製造方法
JP5238985B2 (ja) 半導体装置の製造方法
JP4401330B2 (ja) 半導体装置及びその製造方法
JP2005311117A (ja) 半導体装置及びその製造方法
JP4371719B2 (ja) 半導体装置及びその製造方法
JP4805362B2 (ja) 半導体装置の製造方法
JP2005101411A (ja) 半導体装置及びその製造方法
JP4522213B2 (ja) 半導体装置の製造方法
JP2006179709A (ja) 半導体装置の製造方法
JP2006173198A (ja) 半導体装置及びその製造方法
JP2010087295A (ja) 半導体チップ及びその製造方法、半導体装置及びその製造方法
JP2006100581A (ja) 半導体装置及びその製造方法
JP2009135529A (ja) 半導体装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051227

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060920

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071127

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080513