CN1178389A - 具有间断绝缘区的半导体ic器件及其制造方法 - Google Patents
具有间断绝缘区的半导体ic器件及其制造方法 Download PDFInfo
- Publication number
- CN1178389A CN1178389A CN97115003A CN97115003A CN1178389A CN 1178389 A CN1178389 A CN 1178389A CN 97115003 A CN97115003 A CN 97115003A CN 97115003 A CN97115003 A CN 97115003A CN 1178389 A CN1178389 A CN 1178389A
- Authority
- CN
- China
- Prior art keywords
- semiconductor
- insulating barrier
- scribe area
- wafer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 28
- 239000010410 layer Substances 0.000 claims description 78
- 230000004888 barrier function Effects 0.000 claims description 50
- 239000004642 Polyimide Substances 0.000 claims description 29
- 229920001721 polyimide Polymers 0.000 claims description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 238000009413 insulation Methods 0.000 claims description 8
- 238000002161 passivation Methods 0.000 claims description 8
- 239000011229 interlayer Substances 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 238000002360 preparation method Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000004528 spin coating Methods 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 51
- 238000005516 engineering process Methods 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 238000006073 displacement reaction Methods 0.000 description 5
- 230000009931 harmful effect Effects 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 238000012536 packaging technology Methods 0.000 description 4
- 238000007665 sagging Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 239000004411 aluminium Substances 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- GJYCVCVHRSWLNY-UHFFFAOYSA-N 2-butylphenol Chemical compound CCCCC1=CC=CC=C1O GJYCVCVHRSWLNY-UHFFFAOYSA-N 0.000 description 2
- 239000002390 adhesive tape Substances 0.000 description 2
- 238000000637 aluminium metallisation Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000002313 adhesive film Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- QQONPFPTGQHPMA-UHFFFAOYSA-N propylene Natural products CC=C QQONPFPTGQHPMA-UHFFFAOYSA-N 0.000 description 1
- 125000004805 propylene group Chemical group [H]C([H])([H])C([H])([*:1])C([H])([H])[*:2] 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明提供一种具有间断绝缘区的半导体IC器件及其制造方法,所述半导体器件包括:其上形成有多个半导体芯片的器件区;用于将半导体芯片分成分离的半导体芯片的划片区;及绝缘层;其中间断绝缘区形成于划片区上,使器件区上的绝缘层与划片区上的绝缘层彼此断开。
Description
本发明一般涉及一种半导体集成电路器件，特别涉及一种具有间断绝缘层区的半导体IC器件及其制造方法，这种绝缘区用于保护IC免受划片刀的损伤。
通常，IC器件由可以提供很好的经济效益和很高的生产率的分批处理制作在单个半导体晶片上。然后对由晶片分割的分立IC芯片进行组装工艺。这种IC器件的分割起始于锯切片或划片步骤，分离的芯片称作“管芯”。
图1示出了常规锯切片的工艺步骤。其上形成有大量IC器件6的晶片4安装于晶片环2上。胶带(未示出)贴在晶片4惰性背面上。胶带用于在例如装片步骤等后续步骤中支撑分离的芯片。晶片环2安装在划片机上，然后划片刀10沿划片线8对晶片4进行划片，此后，沿该线将晶片分成分立芯片。划片线在图1中由虚线示出，也称作划片区8。首先是沿水平划片线划片，然后是沿垂直划片线划片。划片期间，划片刀10以约30000-60000rpm的速度旋转，且其厚度比IC器件上的图形层大10倍。可以用金钢石笔划片刀具划片，或利用激光或锯切割。然而，在划线或局部切割时，晶片不会立即分离成其分立小片，还必须在划片后进行使晶片开裂的工艺。
图2是展示常规划片步骤中发生的问题的晶片局部剖面图。用高速旋转的划片切10沿划片线8对晶片4进行划片。此时，一般在相邻的IC器件之间形成有绝缘层12。在绝缘层12上，还可以形成一种所谓的TEG(测试元件组)器件。制作TEG器件是为了测试已完成的IC器件的电特性，并证实已完成IC器件制造工艺的稳定性。当然，由于测试结果已存起来，所以在划片前可以将TEG区去掉。绝缘层12可以是二氧化硅(SiO2)或利用多层金属层的IC器件的层间介质层。
在划片刀10穿过晶片4并进行划片时，旋转的划片刀10产生的应力直接作用到固定的晶片4上。作用到晶片上的应力的大小取决于划片刀的厚度和旋转速度、划片深度及晶片的晶向。沿相对于晶片表面倾斜约45度的箭头线将观察到最大应力。形成IC器件6的图形层距最大应力位置有一定距离，所以旋转的划片刀对图形层的影响变得较弱。然而，形成于划片线8中的绝缘层12会从晶片表面上剥离。这种绝缘层的剥离会使IC器件6边缘处产生缺陷。边缘图形层的缺陷生长又会导致后续组装工艺期间IC器件6失效。
为了防止绝缘层的剥离，Hideki Sawada等人在美国专利5430325中公开了一种在绝缘膜上具有线形虚设图形的半导体芯片，如图3所示。
图3是具有如上述美国专利所述的虚设图形的半导体芯片的局部平面图。这里，所公开的IC器件6是LED(发光显示器)芯片，形成在芯片边缘部分的识别标志18的用途是在自动进行管芯键合或引线键合时识别分离IC芯片的位置。识别标志18是通过扩散与LED芯片辐射区相同的杂质形成的，并定位于识别区20内。
如果如上所述用机械锯切法沿划片线锯切晶片，则绝缘层会发生剥离，而且如果剥离到达识别区20穿过芯片的端部边缘15，则在管芯键合或引线键合步骤中会发生识别错误。因此，为了防止绝缘层剥离的发展，在识别区20和线片线14之间形成虚设图形16。虚设图形16为利用汽相淀积铝法形成于绝缘层上的铝层。
常规虚设图形的作用是防止芯片的特定区域受损，例如，由于绝缘层剥离使识别区受损伤，但问题是未形成虚设图形的区域仍会受划片刀冲击的影响。
而且，由于常规虚设图形是敷在绝缘层上的铝金属化层，所以不足以防止绝缘层的剥离。为了形成具有足以保护IC器件图形层的厚度的铝层，必需进行长时间的CVD(化学汽相淀积)工艺。因为具有很好化学反应性的铝金属化层在后续组装工艺中容易被腐蚀，所以会导致失效。
另一方面，考虑到划片刀在晶片上划片的位置越靠近IC器件则划片刀产生的冲击对IC图形影响越大，所以可以使划片刀距分离的IC芯片一定距离。被划片刀分离的IC芯片影着封装器件的总尺寸，如果划片刀的划片位置变得靠近IC器件，则由于分离IC器件尺寸减小可以增大分离IC器件的安装密度，而且，如果划片区减小，一个晶片上分离IC器件的数目增加，便会提高生产率。因此，必需减小划片刀造成的不良影响。
如果划片刀的不良影响减小，且划片位置更靠近IC器件，特别是对于使用TAB(载带自动键合)技术的封装器件来说，会产生许多有益效果。在把形成于分立芯片的电极焊盘上的金属凸点键合到TAB载带的引线上的ILB(内引线键合)工艺期间，所说引线会发生弯曲。引线的弯曲意谓着引线下沉。引线的弯曲会造成芯片与芯片边缘处的引线接触的问题。
因此，本发明的目的是提供一种具有间断绝缘区的半导体IC芯片及其制造方法。
可以实现上述目的半导体IC器件包括：
器件区，其上形成有大量半导体芯片；
划片区，用于将半导体芯片分成分离的半导体芯片；及
绝缘层，
其中间断绝缘区形成于划片区上，使器件区上的绝缘层与划片区上的绝缘层彼此断开。
实现本发明目的制造半导体IC器件的方法包括以下步骤：
(a)制备具有器件区、划片区及绝缘层的半导体晶片，半导体晶片的有源表面上形成有大量半导体芯片，划片区用来将晶片上的半导体芯片分成分离芯片，绝缘层遍及晶片的有源表面形成；
(b)选择地去掉划片区上的绝缘层，使绝缘层断开；及
(c)沿划片区对晶片进行划片。
结合以下的详细说明及各附图，可以容易地理解本发明的这些和各种其它特征和优点，各附图中用相同的标号表示相同的构成部件，其中：
图1是展示常规划片工艺步骤的示意图；
图2是展示常规划片步骤中发生的问题的半导体晶片的局部剖面图；
图3是具有防止常规划片步骤中绝缘层剥离的虚设图形的半导体芯片的局部平面图；
图4A是展示本发明一个实施例的间断绝缘区形成工艺的局部剖面图，所述间断绝缘区具有防止划片刀对IC器件造成不良影响的结构；
图4B是展示本发明一个实施例的间断绝缘区形成工艺的局部剖面图，所述间断绝缘区具有防止划片刀对IC器件造成不良影响的结构；
图5A是展示本发明另一个实施例的间断绝缘区形成工艺的局部剖面图，所述间断绝缘区具有防止划片刀对IC器件造成不良影响的结构；
图5B是展示本发明另一个实施例的间断绝缘区形成工艺的局部剖面图，所述间断绝缘区具有防止划片刀对IC器件造成不良影响的结构；
图6是具有本发明另一实施例的结构的IC器件的局部剖面图；
图7是展示TAB载带的引线与半导体芯片间ILB(内引线键合)的透视图；
图8是沿图7中8-8线所取的剖面图；
图9是展示由于TAB载带的引线下垂造成的失效与划片区宽度之间的关系的局部剖面图。
下面结合各附图详细说明本发明的优选实施例。
图4A和4B皆是展示本发明一个实施例的间断绝缘区形成工艺的局部剖面图，所述间断绝缘区具有防止划片刀对IC器件造成不良影响的结构。
划片刀走刀的划片区23指示为两器件区25之间的区域。器件区25上可以形成各种图形，这取决于要形成的IC器件。图4A和4B中，形成有场氧化层24、金属化层26和绝缘层28。如硅的热氧化生长的场氧化层24用于电绝缘器件区25内的各晶体管。金属化层26是铝制的电互连通道。绝缘层28是利用多层金属化层的IC器件的层间介质层，或敷在除IC器件的电极焊盘外的整个表面上的钝化层。
在划片区23中，在形成如场氧化层24的热氧化工艺中形成的绝缘层32上局部形成TEG图形30。根据所要测试的器件，TEG图形30可以为各种图形层，这里不作具体说明。在划片步骤中，划片刀将沿其上形成有TEG图形30的区走刀。
在半导体晶片22上形成如图4A所示的各种图形后，如图4B所示，在划片步骤前，去掉部分绝缘层32，形成间断绝缘区34a、34b。
利用常规光刻工艺中所用的腐蚀法，局部去除绝缘层32。在晶片制造工艺中，在划片区23上形成了绝缘层后，可以直接腐蚀部分绝缘层形成间断绝缘区34a、34b。然而，制造半导体IC器件要通过几百连续工艺步骤，在划片区23上形成绝缘层32的时间根据IC器件的类型而有所不同，这样，在晶片制造工艺中形成间断绝缘层使得工艺复杂化，而且，在某些情况下，必需用另外特殊的掩模以只选择地腐蚀对应于间断绝缘区34a、34b的区域。
因此，最好在晶片制造步骤后，在形成于划片区23上的绝缘层32上形成间断绝缘区34a、34b。以此方式，一个掩模既可用于形成于图形层上表面的钝化层，也可用于间断绝缘层。也就是说，选择地去掉绝缘层的图形可以包含在有由钝化层暴露电极焊盘的掩模中。
用如金刚石笔划片刀具等的划片刀对其上形成有间断绝缘层的晶片进行划片。因为划片区30的绝缘层32未延伸到器件区25，所以器件区25的图形层不会受因划片刀的冲击造成的绝缘层剥离的影响。
图5A和5B皆是展示本发明另一个实施例的间断绝缘区形成工艺的局部剖面图，所述间断绝缘区具有防止划片刀对IC器件造成不良影响的结构。用与上述图4A和4B相同的步骤形成间断绝缘区34。然而，形成于器件区25的图形层由第一层间介质层60、第一金属化层62、第二层间介质层64、第二金属化层66和钝化层68构成。这表示器件区25边缘上的图形层以不同的方式形成。
在划片区23上，不形成TEG图形，这与图4A和4B不一样。在这种情况下，划片区上的第一层间个质层60被完全去除，硅晶片22的表面在间断绝缘层上显露出来，如图5B所示。然而，即使用划片刀对划片区上的晶片划片，由于划片区没有图形层把划片刀产生的不良影响传递给器件区，所以器件区25也不会受绝缘层60剥离的影响。
图6是具有本发明另一实施例的结构的IC器件的局部剖面图。如图4和5所示，在划片区23上形成间断绝缘层，然后用聚酰亚胺层40覆盖晶片的表面。此时，形成聚酰亚胺层40，使分离IC芯片的电极焊盘和部分划片区23外露。通常，在组装工艺之前，在形成了钝化层的晶片表面上涂敷聚酰亚胺层。聚酰亚胺层可以防止研磨晶片的无用背面的背面研磨工艺期间晶片的有源表面受损伤。而且，聚酰亚胺层还可以在形成封装管壳的模制工艺期间保护钝化层，减少由α-粒子辐射造成的SER(软错误率)。
按本发明，最好形成比常规聚酰亚胺层厚的聚酰亚胺层，以避免划片刀对IC器件的图形层造成损伤。例如，在16M DRAM(动态随机存取存储器)情况下，聚酰亚胺层的高度h为10μm或更大。考虑到包括钝化层在内的形成于器件区上的图形层其高度只有1μm或更小，这样高的聚酰亚胺层是很大的。
另外，最好将聚酰亚胺层插进部分间断绝缘区中，直接接触硅晶片表面。例如，在上述16M DRAM情况时下，因为划片区之间的宽度为120-140μm，划片刀切掉区域的宽度有60μm，聚酰亚胺层直接接触的晶片表面区宽度对于左右的划片区皆为10-15μm。
与氧化硅层相比，聚酰亚胺层与硅晶片表面结合力极大。例如，在长30μm且高300μm的硅晶片表面上形成高度为2μm的氧化硅层，且在氧化硅层上形成高度为10μm的模制化合物层时，氧化硅层与硅晶片表面的结合力是0.93MPa，另一方面，在相同的硅晶片上形成相同的氧化硅层，且在其上淀积了高度为10μm的聚酰亚胺时，氧化硅层与硅晶片表面的结合力是2.39MPa。如果直接在没有氧化硅层的相同硅晶片上涂敷高度为10μm的聚酰亚胺层，则聚酰亚胺层与硅表面的结合力提高到23.23MPa，是其它情况下的10倍。
因为聚酰亚胺层是用旋涂法形成的，所以容易在短时间内涂敷很厚的敷层。而且，由于聚酰亚胺层比起任何其它图形层来对划片刀冲击的吸收能力更好，且其热导率和耐化学反应性优良，所以它可以是一种很有效的保护层。
如上所述，对使用TAB技术的封装器件使用通过形成间断绝缘区防止划片刀造成的不良影响的本发明技术，可以提供许多附加有益效果。
图7是展示TAB载带的引线与半导体芯片间ILB(内引线键合)的局部透视图，图8是沿图7中8-8线所取的剖面图。TAB技术使半导体芯片的电极焊盘一起键合到TAB引线上，与常规引线键合法相比，该方法具有引线间距更细、键合焊盘更小、模制成本更低、电性能良好等优点。
铜制的大量TAB引线74形成于TAB膜72上，且在TAB膜72的中心上形成有开口78，用于电连接引线74与半导体芯片80。四个窗口76形成于开口78的每侧，引线74跨越窗口76，延伸到开口78内。窗口76用于键合TAB引线74与外部装置(未示出)。
与开口内的半导体芯片连接的那部分引线74称作内引线，设置于窗口上的那部分引线74称作外引线。大量输送孔84形成于TAB膜72内两侧边上，这样TAB膜72可以作卷轴状自动地供应。TAB膜72是由聚酰亚胺、环氧树脂、丙烯、及丁基苯酚等构成的粘性膜。芯片80的有源表面上形成有多个电极焊盘，电极焊盘上表面上形成有金属凸点84。把内引线键合于金属凸点84上的ILB(内引线键合)工艺在530℃-550℃下用热压法将内引线键合到金属凸点84上，这种键合具有高耐拉强度。
如图9所示，如果引线74由于下垂而与芯片80的边缘接触，即TAB膜和凸点84之间的那部分引线74下沉，则引线与芯片衬底间的电连接会失效。如图9所示，半导体芯片80分为器件区86和划片区88。这取决两区是否用作IC器件，实际上无法将两区彼此区分开。
因此，在半导体芯片衬底用作接地端时，大于0伏的电压加到因下垂而与芯片80的边缘接触的引线上，则会使电荷从引线移向衬底，在接地端会产生噪声。这里，划片区88是在按上述划片步骤用划片刀划片后保留的区域。如果划片区88减小，因下垂引起的失效或许会减少。如果划片区88减小，因为划片刀的划片位置会更靠近器件区86，所以不可能将划片区减小到器件的图形层不受划片刀的不良影响的极限之下。然而，按上述的本发明，由于划片刀的不良影响可以通过在划片区88上形成间断绝缘区得以减弱，所以可以减小划片区88，图中由靠近器件区的虚线标明。
而且，如果通过涂敷聚酰亚胺层使部分间断绝缘区上的聚酰亚胺层和半导体晶片直接相连，聚酰亚胺层的高度不足以妨碍内引线与凸点的键合，则可以加强防止划片刀不良影响的作用。
根据本发明的结构还有一个的优点，即形成于一个晶片上的分离半导体芯片总数增加。例如，对于一个常用于薄膜晶体管液晶显示驱动器的6英寸晶片，和宽30μm的划片刀，在器件区尺寸为10005μm×1005μm情况下，如果划片区的宽度从170μm减小到80μm，则分离IC芯片的尺寸从10145μm×1145减小到10055μm×1055μm，分离IC芯片的总数从1272增加到1399。在器件区为9905μm×905μm的情况下，如果划片区的宽度从170μm减小到80μm，由分离IC芯片尺寸从10045μm×1045μm减小到9955μm×955μm，分离IC芯片的总数从1415增加到1569。
如果一个晶片上分离IC芯片的数量增大，则可以提高生产率，增加产量。
根据上述本发明，因为间断地形成绝缘层，而通常是遍及划片区和器件区形成绝缘层，所以划片刀的冲击造成的绝缘层剥离不会影响器件区，器件区上图形层可以得到保护，半导体IC器件的可靠性可以提高。
而且，由于本发明的结构是与硅的结合强度大的聚酰亚胺层直接与划片区的间断绝缘区上的硅晶片相连，所以可以保护IC器件不受划片刀的不良影响。
另外，由于划片时划片刀的划片位置变得更靠近器件区，所以分离IC芯片的尺寸减小，增大了一个晶片上制造的分离IC芯片数，所以可以提高生产率和产量，而且，可以提高半导体IC器件的安装密度。另外，在用TAB技术的ILB工艺期间，可以防止内引线下垂地与芯片边缘的电连接的失效。
尽管以上详细说明了本发明的优选实施例，但应该明白，对于本领域的普通技术人员平说很明显的那些在本发明基础上的诸多变化和/或改型皆落在所附权利要求书所限定的本发明精神和范围内。
Claims (17)
1.一种制造半导体IC器件的方法，所述方法包括以下步骤：
(a)制备具有器件区、划片区及绝缘层的半导体晶片，半导体晶片的有源表面上形成有多个半导体芯片，划片区用来将晶片上的半导体芯片分成分离芯片，绝缘层遍及晶片的有源表面形成；
(b)选择地去掉划片区上的绝缘层，使绝缘层断开；及
(c)沿划片区对晶片进行划片。
2.根据权利要求1的制造半导体IC器件的方法，其特征在于，在器件区上形成半导体芯片的图形层时，所述绝缘层遍及晶片的有源表面形成。
3.根据权利要求1的制造半导体IC器件的方法，其特征在于，在选择地去除绝缘层的所述步骤(b)后，还包括在除部分间断的绝缘区之外的晶片上形成聚酰亚胺层的步骤，从而使聚酰亚胺层在间断绝缘区中直接与有源表面接触。
4.根据权利要求3的制造半导体IC器件的方法，其特征在于，沿划片区锯切晶片的所述步骤(c)是在其上未形成聚酰亚胺层的划片区中沿间断绝缘区锯切晶片的步骤。
5.根据权利要求3的制造半导体IC器件的方法，其特征在于，所述聚酰亚胺层是由旋涂法形成的。
6.根据权利要求1的制造半导体IC器件的方法，其特征在于，所述半导体芯片具有多个电极焊盘，金属凸点形成于所述电极焊盘上，并与TAB膜的内引线键合。
7.根据权利要求1的制造半导体IC器件的方法，其特征在于，选择地去除形成于划片区上的绝缘层的所述步骤(b)是用腐蚀法完成的。
8.根据权利要求7的制造半导体IC器件的方法，其特征在于，制备半导体晶片的所述步骤(a)包括在半导体芯片上形成用于与外部器件电连接的多个电极焊盘的步骤，选择地去除绝缘层的所述步骤(b)包括利用涂敷暴露电极焊盘的钝化层所用的掩模形成间断绝缘区图形的步骤。
9.根据权利要求1的制造半导体IC器件的方法，其特征在于，所述绝缘层是氧化硅层。
10.根据权利要求1的制造半导体IC器件的方法，其特征在于，所述绝缘层是层间介质层。
11.根据权利要求3的制造半导体IC器件的方法，其特征在于，所述聚酰亚胺层厚约10μm。
12.一种半导体IC器件，该器件包括：
器件区，其上形成有多个半导体芯片；
划片区，用于将半导体芯片分成分离的半导体芯片；及
绝缘层，
其特征在于，间断绝缘区形成于划片区上，使器件区上的绝缘层与划片区上的绝缘层彼此断开。
13.根据权利要求12的半导体IC器件，其特征在于，所述绝缘层是氧化硅层。
14.根据权利要求12的半导体IC器件，其特征在于，所述绝缘层是层间介质层。
15.根据权利要求12的半导体IC器件，还包括形成于器件区和部分间断绝缘区上的聚酰亚胺层。
16.根据权利要求12的半导体IC器件，其特征在于，聚酰亚胺层厚约10μm。
17.根据权利要求12的半导体IC器件，其特征在于，所述半导体芯片具有多个电连接外部器件的电极焊盘，金属凸点形成于所述电极焊盘上，并与TAB膜的内引线键合。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960043508A KR0178134B1 (ko) | 1996-10-01 | 1996-10-01 | 불연속 절연층 영역을 갖는 반도체 집적회로 소자 및 그 제조방법 |
| KR43508/1996 | 1996-10-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1178389A true CN1178389A (zh) | 1998-04-08 |
| CN1110842C CN1110842C (zh) | 2003-06-04 |
Family
ID=19475972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN97115003A Expired - Fee Related CN1110842C (zh) | 1996-10-01 | 1997-07-14 | 具有间断绝缘区的半导体ic器件及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5899729A (zh) |
| JP (1) | JP3188217B2 (zh) |
| KR (1) | KR0178134B1 (zh) |
| CN (1) | CN1110842C (zh) |
| TW (1) | TW373256B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI608574B (zh) * | 2016-02-26 | 2017-12-11 | 日月光半導體製造股份有限公司 | 半導體晶粒，半導體晶圓及其製造方法 |
| CN111438444A (zh) * | 2018-12-28 | 2020-07-24 | 北京北科天绘科技有限公司 | 一种基于器件阵列巨量转移的激光切割方法及系统 |
| CN111653498A (zh) * | 2020-06-12 | 2020-09-11 | 长江存储科技有限责任公司 | 一种半导体结构及其研磨方法 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6107161A (en) * | 1996-06-07 | 2000-08-22 | Rohm Co., Ltd. | Semiconductor chip and a method for manufacturing thereof |
| JPH1140522A (ja) * | 1997-07-17 | 1999-02-12 | Rohm Co Ltd | 半導体ウエハの製造方法、この方法により作製された半導体ウエハ、半導体チップの製造方法、およびこの方法により製造された半導体チップ、ならびにこの半導体チップを備えたｉｃカード |
| US6544865B1 (en) * | 1998-04-09 | 2003-04-08 | Pacific Solar Pty. Limited | Metal film interrupting process |
| US6341070B1 (en) * | 1998-07-28 | 2002-01-22 | Ho-Yuan Yu | Wafer-scale packing processes for manufacturing integrated circuit (IC) packages |
| JP2000162275A (ja) * | 1998-12-01 | 2000-06-16 | Fujitsu Ltd | 半導体試験方法及び半導体試験装置 |
| JP3560888B2 (ja) * | 1999-02-09 | 2004-09-02 | シャープ株式会社 | 半導体装置の製造方法 |
| JP2001144197A (ja) * | 1999-11-11 | 2001-05-25 | Fujitsu Ltd | 半導体装置、半導体装置の製造方法及び試験方法 |
| DE19961790C1 (de) * | 1999-12-21 | 2001-05-10 | Infineon Technologies Ag | Anordnung zur Abtrennung eines Halbleiterbausteines aus einem Halbleiterwafer |
| US6441504B1 (en) | 2000-04-25 | 2002-08-27 | Amkor Technology, Inc. | Precision aligned and marked structure |
| US6309943B1 (en) * | 2000-04-25 | 2001-10-30 | Amkor Technology, Inc. | Precision marking and singulation method |
| JP3825753B2 (ja) * | 2003-01-14 | 2006-09-27 | 株式会社東芝 | 半導体装置の製造方法 |
| US7185537B2 (en) * | 2003-06-04 | 2007-03-06 | Metso Paper, Inc. | Nip and loading analysis system |
| JP4422463B2 (ja) * | 2003-11-07 | 2010-02-24 | 株式会社ディスコ | 半導体ウエーハの分割方法 |
| JP2006073690A (ja) * | 2004-09-01 | 2006-03-16 | Disco Abrasive Syst Ltd | ウエーハの分割方法 |
| US8822272B2 (en) * | 2005-03-28 | 2014-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method thereof, and measuring method thereof |
| US7557430B2 (en) * | 2006-05-25 | 2009-07-07 | Skyworks Solutions, Inc. | Semiconductor seal ring |
| JP6315470B2 (ja) * | 2014-09-10 | 2018-04-25 | 株式会社ディスコ | 分割方法 |
| JP2016058578A (ja) * | 2014-09-10 | 2016-04-21 | 株式会社ディスコ | 分割方法 |
| US9478576B1 (en) | 2015-04-28 | 2016-10-25 | Omnivision Technologies, Inc. | Sealed-sidewall device die, and manufacturing method thereof |
| US10103116B2 (en) | 2016-02-01 | 2018-10-16 | Qualcomm Incorporated | Open-passivation ball grid array pads |
| CN107195607B (zh) * | 2017-07-03 | 2020-01-24 | 京东方科技集团股份有限公司 | 一种芯片封装方法及芯片封装结构 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5171716A (en) * | 1986-12-19 | 1992-12-15 | North American Philips Corp. | Method of manufacturing semiconductor device with reduced packaging stress |
| US5136354A (en) * | 1989-04-13 | 1992-08-04 | Seiko Epson Corporation | Semiconductor device wafer with interlayer insulating film covering the scribe lines |
| US5414297A (en) * | 1989-04-13 | 1995-05-09 | Seiko Epson Corporation | Semiconductor device chip with interlayer insulating film covering the scribe lines |
| JPH04348032A (ja) * | 1991-05-24 | 1992-12-03 | Nec Corp | 半導体装置およびその製造方法 |
| US5458269A (en) * | 1991-12-06 | 1995-10-17 | Loomis; James W. | Frangible semiconductor wafer dicing method which employs scribing and breaking |
| US5430325A (en) * | 1992-06-30 | 1995-07-04 | Rohm Co. Ltd. | Semiconductor chip having dummy pattern |
| KR100231977B1 (ko) * | 1992-10-08 | 1999-12-01 | 사토 게니치로 | 다이싱방법 |
| US5393706A (en) * | 1993-01-07 | 1995-02-28 | Texas Instruments Incorporated | Integrated partial sawing process |
| JP2894165B2 (ja) * | 1993-07-24 | 1999-05-24 | ヤマハ株式会社 | 半導体装置 |
-
1996
- 1996-10-01 KR KR1019960043508A patent/KR0178134B1/ko not_active IP Right Cessation
-
1997
- 1997-07-11 JP JP18636297A patent/JP3188217B2/ja not_active Expired - Fee Related
- 1997-07-14 CN CN97115003A patent/CN1110842C/zh not_active Expired - Fee Related
- 1997-07-15 TW TW086109956A patent/TW373256B/zh not_active IP Right Cessation
- 1997-09-30 US US08/941,070 patent/US5899729A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI608574B (zh) * | 2016-02-26 | 2017-12-11 | 日月光半導體製造股份有限公司 | 半導體晶粒，半導體晶圓及其製造方法 |
| CN111438444A (zh) * | 2018-12-28 | 2020-07-24 | 北京北科天绘科技有限公司 | 一种基于器件阵列巨量转移的激光切割方法及系统 |
| CN111653498A (zh) * | 2020-06-12 | 2020-09-11 | 长江存储科技有限责任公司 | 一种半导体结构及其研磨方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3188217B2 (ja) | 2001-07-16 |
| TW373256B (en) | 1999-11-01 |
| CN1110842C (zh) | 2003-06-04 |
| JPH10112447A (ja) | 1998-04-28 |
| KR0178134B1 (ko) | 1999-04-15 |
| KR19980025470A (ko) | 1998-07-15 |
| US5899729A (en) | 1999-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1110842C (zh) | 具有间断绝缘区的半导体ic器件及其制造方法 | |
| CN1177358C (zh) | 半导体器件的芯片规模表面安装封装及其制造方法 | |
| CN1320644C (zh) | 晶片级封装、多封装叠层、及其制造方法 | |
| CN1186810C (zh) | 半导体器件的芯片规模表面安装封装及其制造方法 | |
| US7595222B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7691726B2 (en) | Reduced footprint packaged microelectronic components and methods for manufacturing such microelectronic components | |
| CN1206726C (zh) | 半导体器件的制造方法 | |
| US7553745B2 (en) | Integrated circuit package, panel and methods of manufacturing the same | |
| US6175162B1 (en) | Semiconductor wafer having a bottom surface protective coating | |
| US6700178B2 (en) | Package of a chip with beveled edges | |
| CN1191628C (zh) | 具有交替的长焊盘和短焊盘的半导体器件 | |
| US7652376B2 (en) | Integrated circuit package system including stacked die | |
| CN1581428A (zh) | 半导体装置及其制造方法 | |
| KR20010014950A (ko) | 반도체 장치에서의 스크라이브 스트리트 밀봉 및 제작 방법 | |
| CN1697127A (zh) | 制造半导体器件的方法 | |
| CN1591789A (zh) | 半导体装置的制造方法 | |
| CN102272903A (zh) | 半导体装置及其制造方法 | |
| KR20090046993A (ko) | 반도체 소자 및 그 제조 방법 | |
| CN106257644A (zh) | 晶圆级封装件的切割 | |
| CN101304015B (zh) | 半导体装置及其制造方法 | |
| CN1168133C (zh) | 半导体晶片、半导体器件及其制造方法 | |
| EP0122631A2 (en) | Electronic device having a multi-layer wiring structure | |
| US10910287B2 (en) | Semiconductor package with protected sidewall and method of forming the same | |
| US6400006B2 (en) | Integrated component, composite element comprising an integrated component and a conductor structure, chip card, and method of producing the integrated component | |
| CN1574320A (zh) | 半导体封装元件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20030604 Termination date: 20140714 |
|
| EXPY | Termination of patent right or utility model |