CN102272903A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN102272903A
CN102272903A CN2009801542090A CN200980154209A CN102272903A CN 102272903 A CN102272903 A CN 102272903A CN 2009801542090 A CN2009801542090 A CN 2009801542090A CN 200980154209 A CN200980154209 A CN 200980154209A CN 102272903 A CN102272903 A CN 102272903A
Authority
CN
China
Prior art keywords
jut
semiconductor device
chip area
sealing ring
diaphragm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801542090A
Other languages
English (en)
Inventor
三木启司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102272903A publication Critical patent/CN102272903A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H01L2224/02126—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体装置及其制造方法，该半导体装置包括电极焊盘(37)和突起部(51)，该电极焊盘(37)形成在基板(11)上的芯片区域(12)上，该突起部(51)连续形成在在芯片区域(12)内且比电极焊盘(37)更靠外侧的区域上，以包围芯片区域(12)的内侧。突起部(51)形成为比电极焊盘(37)高。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种半导体装置及半导体装置的制造方法，该方法利用具有多个半导体芯片区域和划割(scribe)区域的半导体晶圆制造半导体装置。
背景技术
通常，半导体装置是通过在例如由硅等形成的半导体晶圆上呈矩阵状地配置由多个元件构成且具有特定功能的多个集成电路(IntegratedCircuit，IC)而制成的。
在晶圆上配置有多个芯片区域，这些芯片区域相互间由设置成格子状的划割区域(划线(scribe line))隔开。经半导体制造工序在一片晶圆上形成多个芯片区域后，该晶圆再经从背面研磨达到规定厚度的工序、沿划割区域对各个芯片进行切割的工序、以及之后的安装工序制成一个一个的半导体装置。
但是，如果将晶圆切割成一个一个的芯片，则透水性、吸湿性高的层间绝缘膜就会从芯片的端面露出。因此，有时从芯片的端面浸入层间绝缘膜中的水分、可动离子等就会浸入芯片内部，从而会腐蚀布线、或者引起绝缘膜的耐性恶化、元件的特性恶化等。而且，有时利用切割分割成一个一个的芯片时，由于划线周围的芯片区域受到机械冲击，在已分离的芯片的切割剖面还会产生龟裂或缺损。
作为解决上述问题的措施，为了防御水分、可动离子等的浸入以及机械冲击，在芯片区域周围设置被称为密封环(seal ring)的环状防御壁的情况不断增加。
图25是作为背景技术的具有密封环的半导体装置的俯视图。图26是表示沿图25的XXVI-XXVI’线切得的剖面结构的图。图27是表示多个具有密封环的半导体装置形成在由晶圆形成的基板上的状态。
如图25和图26所示，在由晶圆形成的基板111上形成有多个由划割区域113划分出的芯片区域112。在基板111上形成有由多个层间绝缘膜115～120构成的层叠绝缘膜170。
在芯片区域112，在基板111上形成有用于构成元件的活性层130。在层叠绝缘膜170中形成有与活性层连接的布线结构171。更详细而言，层间绝缘膜115上形成有与活性层130连接的过孔(via)131，层间绝缘膜116上形成有与过孔131连接的布线132，层间绝缘膜117上形成有与布线132连接的过孔133，层间绝缘膜118上形成有与过孔133连接的布线134，层间绝缘膜119上形成有与布线134连接的过孔135，层间绝缘膜120上形成有与过孔135连接的布线136，由此构成布线结构171。
在芯片区域112周缘部的多个层间绝缘膜115～120的层叠结构中形成有贯穿该层叠结构且连续包围芯片区域112的密封环114。密封环114由密封布线和密封过孔(seal via)交替层叠形成，密封布线利用布线形成用掩膜形成，密封过孔利用过孔形成用掩膜形成。具体而言，密封环114包括：形成在基板111上的导电层140、形成在层间绝缘膜115上且与导电层140连接的密封过孔141、形成在层间绝缘膜116上且与密封过孔141连接的密封布线142、形成在层间绝缘膜117上且与密封布线142连接的密封过孔143、形成在层间绝缘膜118上且与密封过孔143连接的密封布线144、形成在层间绝缘膜119上且与密封布线144连接的密封过孔145、以及形成在层间绝缘膜120上且与密封过孔145连接的密封布线146。
在设有布线(132、134、136)、过孔(131、133、135)和密封环104的层叠绝缘膜170上设置有钝化膜(passivation film)121。钝化膜121在布线136上方和密封布线146上方分别具有开口部。在该开口部形成有与布线136连接的焊盘(pad)137和与密封布线146连接的盖(cap)层147。
在钝化膜121的上部形成有另一钝化膜122，该钝化膜122在密封环114的上方和焊盘137上方具有开口部。为了保护芯片区域112，还形成有保护膜123，该保护膜123在焊盘137及其周围的上方、以及密封环114上方具有开口部。
通过如图25和图26所示的结构，由于存在防御切割时的机械冲击的壁，所以能够防止龟裂传播到芯片区域112。因为钝化膜121在密封环114上方具有开口部，所以能够避免出现由切割时的冲击造成的连芯片区域112上的钝化膜也剥落的不良现象。而且，由于在密封环114上方的钝化膜121的开口部形成有盖层147，所以与没有设置盖层147的情况相比，能够防止在切割时已从划割区域浸入的水分、杂质浸入芯片区域112。
但是，关于这种结构的半导体装置，已知以下情况。
通常，在半导体制造工序中，在由晶圆形成的基板111上形成如图25和图26所示结构的芯片区域112后，再从背面对该晶圆进行研磨，使该晶圆达到规定厚度，然后沿划割区域113切割出一个一个的芯片。
在进行这样的背面研磨时，在晶圆表面，即图案化面上贴附保护片，并将高速旋转的砂轮顶在晶圆背面进行研磨。在研磨过程中，为了冲洗掉研磨产生的切削屑，并且为了冷却研磨中产生的摩擦热，要进行喷水作业。
此处，如图27所示，在晶圆上，划割区域113形成到晶圆的最外周。而且，芯片区域112上形成有保护膜123。该保护膜123是为了保护芯片区域112免受损伤或污染而设置的，具有一定程度(5μm左右)的厚度。因此，划割区域113和保护膜123之间就会存在高低差。当为了背面研磨而贴附保护带时，无法填补该高低差，因此就会在保护带和划割区域之间产生缝隙。
在进行背面研磨时，有时在晶圆外周部含有切削屑的切削水会从这种缝隙浸入，沿着划线进入晶圆内侧，进而污染各芯片表面。
因此，在专利文献1中，公开了一种技术，这种技术在对用于保护芯片区域的保护膜(聚酰亚胺膜)进行图案化时，在纵横排列成格子状的划线的交叉点附近形成堤坝，从而将划线隔断。根据该方法，因为在划线上设置有堤坝，所以即使含有切削屑的切削水从划线和保护带的缝隙浸入，切削水也无法再从该堤坝向前浸入。这样一来，就能够防止比堤坝更靠前的芯片区域内的电极焊盘(electrode pad)和芯片表面受到污染。
但是，近年来为了适用于便携式设备，半导体装置的薄型化不断发展，对芯片薄型化的要求也随之提高。例如，芯片的厚度在100μm以下的情况也不断增加。
然而，在现有的制造方法中，即在一块晶圆上形成多个芯片区域后再进行背面研磨和切割的制造方法的情况下，有时，经背面研磨加工后的晶圆不但会发生翘曲，还会在装置内的运送过程中发生破损和龟裂。在对研磨已结束的晶圆进行处理的过程中，有时会发生因处理失误而造成的晶圆破损。并且，如果要在研磨加工至100μm以下的厚度之后再进行切割，则有时龟裂会因切割时的冲击而进入芯片。这些都会成为产品合格率下降、质量下降的原因。
与此相对，在专利文献2中公开了另一种技术，这种技术首先进行槽形成工序，沿划线在晶圆表面侧形成槽，然后进行背面研磨工序，对晶圆进行背面研磨，并让此前形成的槽与背面连通，从而分离成各芯片。根据该方法，由于在晶圆的状态下进行处理时具有足够的厚度，所以不会发生破损，而且因为在槽形成工序中从表面侧开始在晶圆厚度方向的一部分刻上刻痕，所以能够抑制龟裂的发生。
该方法称为先切割法或先切割再研磨(Dicing Before Grinding，DBG)工艺，对于晶圆口径较大的情况、或者在背面研磨中的精加工厚度较薄的情况来说，是特别有效的制造方法。
专利文献1：日本公开特许公报特开2001-274129号公报
专利文献2：日本公开特许公报特开平5-335411公报
然而，在以上所说明的技术中存在如下所述的问题。
在专利文献1所公开的技术下，通过在划线上设置防止切削水浸入的堤坝，能够抑制切削水的浸入。但是，在此后接着进行切割时，因为划线上存在保护膜，所以会成为引起切割刀片阻塞的主要原因。结果，有时会导致碎屑(chipping)增加、质量下降，或者产品合格率下降。
在专利文献2所公开的技术下，即使已在划线的交叉点(各芯片区域的角附近)形成保护膜，也无法实现作为堤坝的功能。也就是说，因为在进行背面研磨时在划线形成有槽，所以切削水会通过该槽浸入芯片区域，从而污染各芯片区域。
发明内容
解决上述各个问题成为了课题。
鉴于以上问题，以下对一种半导体装置及其制造方法进行说明，该半导体装置能够可靠地防止对晶圆进行背面研磨时发生的切削水从划线浸入所造成的芯片污染，并且即使在采用DBG工艺的情况下，也不会发生芯片表面的污染，是一种产品合格率高、价格便宜的薄型半导体装置。
-用以解决技术问题的技术方案-
为了达成上述目的，本发明所涉及的半导体装置包括电极焊盘和突起部，该电极焊盘形成在基板上的芯片区域，该突起部连续形成在芯片区域内且比电极焊盘更靠外侧的区域上，以包围芯片区域内侧，并且形成为比电极焊盘高。
芯片区域包括：形成在基板上的元件、形成在基板上的层间绝缘膜、形成在层间绝缘膜中且与元件连接的布线结构；电极焊盘可经由布线结构与元件连接。
优选在层间绝缘膜中具备连续形成以包围元件和布线结构的密封环；突起部至少形成在密封环的上方。
通常，晶圆的各芯片区域形成半导体装置后，通过背面研磨以及沿划割区域进行切割而形成一片一片的半导体装置。此处，在背面研磨之际，用粘贴辊使保护带紧密接合在晶圆表面。但是，由于粘贴辊压着晶圆的整个面，所以如果芯片区域与划割区域之间有高低差，有时就会无法完全紧密接合。
与此相对，本发明的半导体装置具有突起部，该突起部连续形成在比基板上的芯片区域形成的电极焊盘更靠外侧的区域上，以包围芯片区域的内侧，并且该突起部形成为比电极焊盘高。由此，如果在背面研磨之际贴附保护带，则粘贴辊就会推压位置比电极焊盘更靠外侧的突起部，突起部与保护带成为紧密接合的状态。因此，即使保护带和划割区域之间存在缝隙，而且切削水浸入该缝隙内，也能够防止切削水浸入比突起部更靠内的一侧(各芯片区域的内侧)。结果，能够防止切削水对芯片表面的污染。
在为了保护芯片区域不受水分、可动离子等的侵入以及机械冲击的损伤而具备密封环的情况下，如果在密封环的上方形成有突起部，则能够在不扩大芯片尺寸的情况下利用密封环上方形成突起部。这一点对于减少制造成本很有利。
优选在密封环上设置有盖层，突起部经盖层至少形成在密封环的上方。
这样一来，突起部的高度与电极焊盘相比相对较高。因此，在背面研磨之际用粘贴辊贴附保护带之际，保护带和突起部能够更牢地紧密接合，从而抑制切削水对芯片区域的污染的效果提高。
而且，可以在比突起部更靠内侧且层间绝缘膜上进一步具备由有机膜形成的保护膜。优选突起部具有与保护膜相同或在保护膜以上的高度。
这样一来，即使在为了保护芯片区域而具备保护膜的情况下，由于在划割区域和芯片区域的边界附近包围芯片区域的突起部的高度最高，所以保护带和突起部就会更可靠地紧密接合。因此，能够更可靠地防止在制造工序中芯片区域的污染。
优选至少突起部的上表面为粗糙面部。
这样一来，因为能够让保护带和突起部的紧密接合度更加更加牢固，所以能够可靠地抑制切削水对芯片区域的污染。
突起部可由有机膜形成。而且，有机膜可以是在基板的整个面上涂布液状树脂后再进行图案化所得到的膜。
这样一来，因为能够利用光刻技术形成突起部，所以能够抑制突起部形成工序的成本。而且，因为能够在具备由有机膜形成的保护膜的情况下，同时形成保护膜和突起部，所以能够进一步抑制制造成本。
突起部可以是与密封环相连接的由金属形成的突起部。
这样一来，通过密封环和突起部，在芯片区域和划割区域之间就形成将层间绝缘膜、保护膜等隔断的结构。因此，能够防止水分和杂质从切割端面浸入芯片区域内。
优选突起部是由与密封环相连接的由金属形成的突起部，在电极焊盘上形成有突起电极。
这样一来，就能够在电极焊盘上形成突起电极，并形成突起部，从而能够在不增加工序数的情况下制造半导体装置。
优选由金属形成的突起部形成为比突起电极高。
这样一来，由金属形成的突起部和保护带就能够更可靠地紧密接合，从而能够更可靠地防止在制造工序中芯片区域的污染。
优选由金属形成的突起部以镍(Ni)、金(Au)、铜(Cu)、锡(Sn)和铝(Al)中的任一金属为主要成分。
这样一来，就能够利用现有的半导体装置的制造方法、制造装置等形成由金属形成的突起部。
接着，为了达成所述目的，本发明所涉及的半导体装置的制造方法是一种沿划割区域分割形成在多个芯片区域中的每个芯片区域的半导体装置的半导体装置的制造方法，该方法包括在多个芯片区域中的各芯片区域进行的以下工序：在基板上形成元件的工序(a)；在基板上形成层间绝缘膜，并在层间绝缘膜中形成布线结构的工序(b)，所述布线结构与元件电气连接，并含有布线层和过孔；在层间绝缘膜上形成钝化膜的工序(c)，所述钝化膜在布线结构的至少一部分的上方具有开口部；在开口部形成电极焊盘的工序(d)，所述电极焊盘与布线结构相连接；以及在芯片区域内且比电极焊盘更靠外侧的区域上方形成突起部的工序(e)，所述突起部连续包围布线结构和元件，并且比电极焊盘高。
根据这种半导体装置的制造方法，能够在芯片区域内且比电极焊盘更靠外侧的区域上方设置比电极焊盘高的突起部。因此，能够在对基板进行背面研磨时抑制研磨水从划割区域浸入芯片区域内，从而能够抑制研磨水对芯片区域的污染。
优选在工序(a)中，进一步形成包围元件的导电层；在工序(b)中，在层间绝缘膜中进一步形成密封环，所述密封环与导电层电气连接，含有的密封布线和密封过孔，并且连续包围布线结构和元件；在工序(e)中，突起部至少形成在密封环上方。
而且，可以在工序(c)中在钝化膜的密封环上方进一步形成另一开口部；在工序(d)中，在另一开口部进一步形成与密封环连接的盖层；在工序(e)中，至少在盖层上方形成突起部。
这样一来，因为能够在为了对水分和可动离子的侵入、机械冲击等进行防御而设的密封环上方设置突起部，所以能够在不导致芯片尺寸增大的情况下抑制研磨水对芯片区域的污染。
而且，可以在工序(d)之后，在钝化膜上进一步形成由有机膜形成的保护膜，在所述有机膜上形成有开口，以至少让电极焊盘露出。
另外，优选突起部的高度与保护膜相同，或者在保护膜以上。
这样一来，因为突起部比其它部分(保护膜等)高，所以突起部和保护带的紧密接合性提高，从而抑制切削水侵入的效果也提高。
优选在工序(e)之后，进一步包括使至少所述突起部的上表面成为粗糙面的工序。
这样一来，因为能够让保护带和突起部的紧密接合度更加牢固，所以能够可靠地抑制切削水对芯片区域的污染。
而且，可以在在工序(e)中形成由有机膜形成的突起部。
优选在工序(e)中形成由有机膜形成的保护膜，该保护膜上形成有开口，以至少让电极焊盘露出；突起部至少形成在盖层上。
这样一来，能够在芯片区域形成由有机膜形成的保护膜，并在密封环上方形成由有机膜形成的突起部。也就是说，能够在不增加制造工序的情况下，制造具有突起部的半导体装置。而且，通过在盖层上设置突起部，使得突起部比其它部位的有机膜(保护膜)更高。这样一来，因为在背面研磨之际将保护带贴在晶圆表面上之际，突起部比其它部位高，所以能够使保护带和突起部更牢地紧密接合，从而提高抑制切削水对芯片区域的污染的效果。
优选在工序(e)中形成由金属形成的突起部。
这样一来，就可得到具有与密封环相连且由金属形成的突起部的半导体装置。而且，在密封环上方，钝化膜、层间绝缘膜等成为被部分隔断的结构。因此，能够防止水分和杂质从切割端面浸入芯片区域内的现象。
优选在工序(c)中，在钝化膜的密封环上方形成另一开口部；在工序(d)中，在另一开口部进一步形成与密封环连接的盖层；在工序(d)和工序(e)之间，还包括在钝化膜上形成有机膜的工序，有机膜上形成有比电极焊盘大的开口，至少让电极焊盘露出，并且有机膜在盖层上方形成有比盖层小的开口；在工序(e)中，在盖层上形成由金属形成的突起部，并且在电极焊盘上形成突起电极。
这样一来，就能够在设置突起电极的工序中同时形成突起部，从而能够避免工序数的增加。而且，利用另一开口和盖层，能够形成在密封环上方将钝化膜、层间绝缘膜等部分隔断的结构，从而防止水分等从切割端面浸入。
通过在盖层上也形成具有比盖层小的开口的有机膜，并在该开口形成突起部，能够进一步增大突起部的高度。这样一来，抑制切削水浸入的效果提高。而且，通过在芯片区域形成有机膜作为保护膜的工序中，同时形成该有机膜，能够避免工序数的增加。
在以上任一半导体装置的制造方法中，可以在工序(e)之后还包括在基板的主面侧贴附保护片，从基板的另一面对基板进行研磨使基板达到规定厚度的工序(f)；在工序(f)之后包括通过沿划割区域进行切割而分割成各个芯片区域的工序(g)。
而且，可以在工序(e)之后，还包括沿划割区域在基板上从主面侧起形成具有规定深度的槽的工序(h)；在工序(h)之后包括在基板的主面侧贴附保护片，通过从基板的另一面研磨至到达槽为止，以分割成各个芯片区域的工序(i)。
这样一来，在背面研磨后进行切割的方法的情况下、以及先进行设置槽的先切割法的情况下，都能够抑制在背面研磨之际研磨水浸入芯片区域，从而抑制芯片区域的污染。此处，主面是指基板的形成有元件一侧的面。而且，也可以说是形成有突起部一侧的面。
-发明的效果-
根据以上说明的技术，通过在各芯片区域的周缘部设置突起部以包围芯片区域，在贴附保护带进行背面研磨时，突起部与保护带紧密接合。因此，即使研磨时研磨水已侵入晶圆外周部的划割区域，也能够防止该研磨水浸入芯片区域内。这样一来，就能够防止芯片区域的污染。由于在各个芯片区域都设置有突起部，所以不但在背面研磨后进行切割的情况下能够得到这种效果，在先切割法的情况下也能得到这种效果。
附图说明
图1是表示晶圆的一部分的俯视图，该晶圆上设置有第一实施方式所例示的半导体装置。
图2是表示图1的II-II’线的剖面结构的剖视图。
图3(a)～图3(e)是对第一实施方式所例示的半导体装置的制造方法进行说明的剖视图。
图4(a)～图4(d)是对继图3(e)之后，第一实施方式所例示的半导体装置的制造方法进行说明的剖视图。
图5(a)～图5(d)是对继图4(d)之后，第一实施方式所例示的半导体装置的制造方法进行说明的剖视图。
图6(a)～图6(c)是对继图5(d)之后，第一实施方式所例示的半导体装置的制造方法进行说明的剖视图。
图7(a)和图7(b)是对继图6(c)之后，第一实施方式所例示的半导体装置的制造方法进行说明的剖视图。
图8(a)～图8(c)是对第一实施方式所例示的半导体装置的制造方法中，背面研磨和切割工序进行说明的剖视图。
图9是表示晶圆的一部分的俯视图，该晶圆上设置有第二实施方式所例示的半导体装置。
图10是表示图9的X-X’线的剖面结构的剖视图。
图11(a)和图11(b)是对第二实施方式所例示的半导体装置的制造方法进行说明的剖视图。
图12是表示晶圆的一部分的俯视图，该晶圆上设置有第三实施方式所例示的半导体装置。
图13是表示图12的XIII-XIII’线的剖面结构的剖视图。
图14(a)～图14(d)是对第三实施方式所例示的半导体装置的制造方法进行说明的剖视图。
图15是表示晶圆的一部分的俯视图，该晶圆上设置有第四实施方式所例示的半导体装置。
图16是表示图15的XVI-XVI’线的剖面结构的剖视图。
图17(a)和图17(b)是对第四实施方式所例示的半导体装置的制造方法进行说明的剖视图。
图18(a)～图18(c)是对在第四实施方式所例示的半导体装置的制造方法中，背面研磨和切割工序进行说明的剖视图。
图19是表示晶圆的一部分的俯视图，该晶圆上设置有第五实施方式所例示的半导体装置。
图20是表示图19的XX-XX’线的剖面结构的剖视图。
图21(a)～图21(d)是对第五实施方式所例示的半导体装置的制造方法进行说明的剖视图。
图22是表示晶圆的一部分的俯视图，该晶圆上设置有第六实施方式所例示的半导体装置。
图23是表示图22的XXIII-XXIII’线的剖面结构的剖视图。
图24(a)和图24(b)是对第六实施方式所例示的半导体装置的制造方法进行说明的剖视图。
图25是表示晶圆的一部分的俯视图，该晶圆上设置有背景技术的半导体装置。
图26是表示图25的XXVI-XXVI’线的剖面结构的剖视图。
图27是设置有半导体装置的晶圆的外周部分的局部俯视图。
-符号说明-
11    基板
12    芯片区域
13    划割区域
14    密封环
15、16、17、18、19、20  层间绝缘膜
15a、17a、19a    通孔
15b、17b、19b    槽状凹部
16a、18a、20a    布线槽
16b、18b、20b    密封布线槽
21、22    钝化膜
21a、21b    开口部
23    保护膜
30    活性层
31、33、35    过孔
32、34、36    布线
37    焊盘电极
40    导电层
41、43、45    密封过孔
42、44、46    密封布线
47    盖层
51、52、53、54、55、56  突起部
57    突起电极
61    保护带
62    槽
70    层叠绝缘膜
71    布线结构
具体实施方式
以下，参照图面对本发明的各实施方式进行说明。应予说明，各构成要素的材料、形状、形成方法等均为示例，并不限于以下内容。而且，在不同的实施方式中，相同的结构在附图中用相同的符号来表示，因此有时省略其详细说明。
(第一实施方式)
以下，对第一实施方式进行说明。图1是表示本实施方式所例示的半导体装置的俯视图，图2是表示图1中II-II’线的剖面结构的图。此处，表示了在晶圆上形成有多个芯片区域12、用于通过切割来分离各芯片区域12的划割区域13的情况。
半导体装置是利用基板11形成的。在基板11上形成有从下到上依次层叠有多个层间绝缘膜15、16、17、18、19和20之结构的层叠绝缘膜70。
在芯片区域12，在基板11上部形成有构成元件的活性层30(元件的图示省略)，并且在层叠绝缘膜70中形成有与活性层30连接的布线结构71。布线结构71包括：形成在层间绝缘膜15中且与活性层30连接的过孔31、形成在层间绝缘膜16中且与过孔31连接的布线32、形成在层间绝缘膜17中且与布线32连接的过孔33、形成在层间绝缘膜18中且与过孔33连接的布线34、形成在层间绝缘膜19中且与布线34连接的过孔35、形成在层间绝缘膜20中且与过孔35连接的布线36。
在芯片区域12的周缘部，在基板11上部形成有导电层40，并且形成有贯穿层叠绝缘膜70的密封环14。导电层40和密封环14形成为连续包围活性层30、布线结构71等。密封环14具有由密封布线和密封过孔交互层叠而成的结构，利用布线形成用掩膜形成的密封布线，密封过孔是利用过孔形成用掩膜而形成的过孔。具体而言，密封环14包括：形成在层间绝缘膜15中且与导电层40连接的密封过孔41、形成在层间绝缘膜16中且与密封过孔41连接的密封布线42、形成在层间绝缘膜17中且与密封布线42连接的密封过孔43、形成在层间绝缘膜18中且与密封过孔43连接的密封布线44、形成在层间绝缘膜19中且与密封布线44连接的密封过孔45、形成在层间绝缘膜20中且与密封过孔45连接的密封布线46。
此外还设置有钝化膜21，该钝化膜21覆盖在设置有布线结构71和密封环14的层叠绝缘膜70上。钝化膜21在布线结构71(布线36)上方具有开口部。在该开口部形成有与布线36连接的焊盘电极37。
在钝化膜21上除焊盘电极37部分之外，还形成有钝化膜22。为了保护芯片区域12，在钝化膜22上还形成有保护膜23，该保护膜23在焊盘电极37、密封环14等的上方具有开口部。
在芯片区域12形成有由有机膜形成的突起部51，该突起部51形成在包括密封环14上方在内的比焊盘电极37更靠外侧的区域，该突起部51连续包围芯片区域12的内侧。突起部51比焊盘电极37高。
通过具有图1和图2所示的结构，能够在背面研磨之际，避免切削水对芯片区域12表面造成污染。也就是说，通过在晶圆表面贴附保护带，能够让围着芯片区域12周缘部绕一圈的突起部51和保护带紧密接合。因此，即使缝隙存在于保护带和划割区域13之间，背面研磨的切削水已从该缝隙浸入，也能抑制切削水浸入到芯片区域12内。因此，能够抑制芯片区域12被污染。
接着，对用于形成如图1和图2所示的结构的制造方法、以及通过切割将各个芯片区域12分离成一片一片的半导体装置的方法进行说明。图3(a)～图3(e)、图4(a)～图4(d)、图5(a)～图5(d)、图6(a)～图6(c)和图7(a)～图7(b)是依次表示形成图1中II-II’线的剖面结构的工序的图。而且，图8(a)～图8(c)是对背面研磨和切割进行说明的图。
首先，如图3(a)所示，在晶圆(基板11)的芯片区域12形成构成晶体管等元件的活性层30，并且在比活性层30更靠近周缘部的一侧形成结构与活性层30相同的导电层40。
接着，如图3(b)所示，在基板11上沉积层间绝缘膜15。进一步地，在该层间绝缘膜15上形成用于形成过孔31的通孔(via hole)15a和用于形成密封过孔41的槽状凹部15b，该通孔15a形成在活性层30上方，该槽状凹部15b形成在导电层40上方。为此，可以采用光刻法和干式蚀刻法(dry etching method)。
此处，密封过孔是构成密封环的部件，通过在槽状凹部中埋入导电材料而形成。也就是说，密封过孔具有宽度与过孔相同的线状结构。而且，因为密封环是连续包围芯片区域的元件等的结构，所以密封过孔也呈连续的环状。
应予说明，此处说明了在层间绝缘膜15上形成通孔15a时，同时形成槽状凹部15b的例子。但是，并不限于此，也可以分别形成通孔15a和槽状凹部15b。
接着，进行如图3(c)所示的工序。首先，采用例如化学气相沉积(CVD，Chemical Vapor Deposition)法，在设置于层间绝缘膜15上的通孔15a和槽状凹部15b内埋入由钨(W)形成的导电膜。然后，采用例如化学机械研磨(CMP，Chemical Mechanical Polishing)法，将越出通孔15a和槽状凹部15b的多余的导电膜除去。这样一来，就形成与活性层30连接的过孔31和与导电层40连接的密封过孔41。
然后，进行图3(d)所示的工序。首先，在层间绝缘膜15上沉积层间绝缘膜16。然后，在该层间绝缘膜16上形成用于形成布线32的布线槽16a和用于形成密封布线42的密封布线槽16b，该布线槽16a形成在过孔31上方，该密封布线槽16b形成在密封过孔41上方。为此，可以采用光刻法和干式蚀刻法。
接着，进行图3(e)所示的工序。首先，采用例如电镀法，在设置于层间绝缘膜16上的布线槽16a和密封布线槽16b内埋入由Cu形成的导电膜。然后，采用例如CMP法，将越出布线槽16a和密封布线槽16b的多余的导电膜除去。这样一来，就形成与过孔31连接的布线32和与密封过孔41连接的密封布线42。
然后，进行图4(a)所示的工序。首先，在层间绝缘膜16上形成层间绝缘膜17。接着，在该层间绝缘膜17上形成用于形成过孔33的通孔17a和用于形成密封过孔43的槽状凹部17b，该通孔17a形成在布线32上方，该槽状凹部17b形成在密封布线42上方。通孔17a和槽状凹部17b均可采用与图3(b)的工序相同的方法和材料形成。
接着，进行图4(b)所示的工序。也就是说，形成埋入通孔17a并与布线32连接的过孔33、以及埋入槽状凹部17b并与密封布线42连接的密封过孔43。过孔33和密封过孔43均可采用与图3(c)的工序相同的方法和材料形成。
然后，进行图4(c)所示的工序。首先，在层间绝缘膜17上形成层间绝缘膜18。然后，在层间绝缘膜18上形成用于形布线34的布线槽18a和用于形成密封布线44的密封布线槽18b，布线槽18a形成在过孔33上方，密封布线槽18b形成在密封过孔43上方。布线槽18a和密封布线槽18b均可采用与图3(d)的工序相同的方法和材料形成。
接着，进行图4(d)所示的工序。也就是说，形成埋入布线槽18a并与过孔33连接的布线34、以及埋入密封布线槽18b并与密封过孔43连接的密封布线44。布线34和密封布线44均可采用与图3(e)的工序相同的方法和材料形成。
然后，进行图5(a)～图5(d)的工序。该工序是：形成层叠在层间绝缘膜18上的层间绝缘膜19以及埋入层间绝缘膜19内的过孔35和密封过孔45，然后再形成层叠在层间绝缘膜19上的层间绝缘膜20以及埋入层间绝缘膜20内的布线36和密封布线46的工序。
具有通孔19a和槽状凹部19b的层间绝缘膜19、具有布线槽20a和密封布线槽20b的层间绝缘膜20分别采用与图4(a)～图4(d)相同的工序形成，可以通过埋入导电膜形成过孔35、密封过孔45、布线36、密封布线46。
这样一来，就形成了布线结构71和密封环14，该布线结构71包括布线32、34和36以及过孔31、33和35，该密封环14包括密封布线42、44和46以及密封过孔41、43和45。
接着，进行图6(a)所示的工序。首先，在最上层的布线层即布线36和层间绝缘膜20上沉积成为布线36的保护膜的钝化膜21。然后，采用光刻法和干式蚀刻法，在布线36上方对钝化膜21进行局部开口，形成开口部21a。
然后，如图6(b)所示，在钝化膜21的开口部21a形成与布线36连接的焊盘电极37。为此，首先通过例如溅射法，在包括开口部21a在内的钝化膜21的整个面上沉积Al膜。然后，采用光刻法和干式蚀刻法，在布线36上对该Al膜进行图案化，使其成为焊盘电极37。
接着，进行图6(c)所示的工序。首先，在芯片区域12内，在包括焊盘电极37在内的钝化膜21上沉积另一钝化膜22。然后，采用光刻法和干式蚀刻法，在焊盘电极37上方开口。这样一来，就利用焊盘电极37在布线结构71上形成焊盘(bolding pad)。
然后，如图7(a)所示，在芯片区域12上形成保护膜23。首先，采用旋涂法在包括焊盘电极37和密封环14上方在内的基板11的整个面上涂布例如含有聚酰亚胺的液状树脂。然后，采用光刻法进行曝光和显影，将芯片区域12的焊盘电极37及其附近、以及密封环14上方的部分除去，形成保护膜23(参照图1)。
接着，如图7(b)所示，采用点胶法(dispense method)在包括芯片区域12的密封环14上方在内的、比焊盘电极37更靠外侧的区域连续涂布含有环氧树脂的液状树脂。通过对该液状树脂进行热固化，在芯片区域12的周缘部上形成连续包围周缘部内侧区域的突起部51。
然后，进行背面研磨和切割。为此，首先，如图8(a)所示，在基板11主面侧(形成有活性层30、突起部51等的一侧)的整个面上贴附保护带61。这是用于在背面研磨之际保护表面的保护带，用辊推压以使保护带61紧密接合在晶圆表面上。此时，由于突起部51的存在，在芯片周缘部的突起部51与保护带61紧密接合。因此，即使在由于保护膜23、突起部51等的高低差而在保护带61与晶圆表面之间局部产生缝隙的情况下，划割区域13和芯片区域12也能被保护带61和突起部51的紧密接合部分完全分离开。
接着，如图8(b)所示，从背面侧对基板11进行研磨，使基板11达到规定厚度。此时，切削水会从晶圆外周部的划割区域13侵入。但是，如图8(a)所示，因为划割区域13和芯片区域12被突起部51所隔离，所以切削水所造成的污染不会到达芯片区域12。然后，剥下保护带61。
然后，如图8(c)所示，沿划割区域13进行切割，将芯片区域12分离成一个一个的芯片，即得到半导体装置。
如上所述，根据本实施方式的半导体装置的制造方法，突起部51设置成在各芯片区域12的周缘部连续包围周缘部内侧部分，在该突起部51与保护带61紧密接合的状态下进行背面研磨。因此，即使保护带61与划割区域13之间存在缝隙，背面研磨时的切削水浸入该缝隙，切削水也不会浸入到芯片区域12内。因此，虽然保护膜23的形成使得芯片区域12和划割区域13存在高低差，但芯片区域12不会因此而受到污染。
并且，避免了在划割区域13设置聚酰亚胺等的有机膜。假如存在这种有机膜，就会成为在切割时产生剥落(chipping)等不良现象的原因。因此不设置有机膜就能够抑制剥落等现象。
应予说明，在以上工序中通过使用环氧树脂的点胶法形成突起部51，但并不限于此，也可以使用其它树脂和其它方法。
为了形成布线、过孔、密封布线、密封过孔，采用了进行平坦化的方法(即所谓的金属镶嵌法(damascene method))，但并不限于此，也可以采用不进行平坦化的层叠方法。
(第二实施方式)
接着，对第二实施方式进行说明。图9是表示本实施方式所例示的半导体装置的俯视图，图10是表示图9中X-X’线的剖面结构的图。与第一实施方式的情况相同，表示已在晶圆上形成了多个芯片区域12、以及用于通过切割来分离各芯片区域12的划割区域13的情况。
以下，主要对图9和图10所示的半导体装置的结构与图1和图2所示的第一实施方式的结构的不同点进行说明。应予说明，对相同的构成要素采用相同的符号。
在本实施方式的情况下，如图9和图10所示，在除焊盘电极37部分以外的部分形成有钝化膜22。而且，为了保护芯片区域12，在钝化膜22上形成有保护膜23，该保护膜23在焊盘电极37等的上方具有开口部。
在芯片区域12中的密封环14上方形成有突起部52，该突起部52由与保护膜23相同的材料形成，连续包围芯片区域12的内侧。
在突起部52和保护膜23的表面实施了增加表面粗度的处理。
在形成有这种突起部52的情况下，也和第一实施方式的情况相同，能够防止在背面研磨之际芯片区域12被切削水污染的现象。而且，因为对突起部52和保护膜23的表面进行了粗糙处理，所以在背面研磨之际与所贴附的保护带的紧密接合性更加良好。因此，能够更可靠地防止研磨水浸入芯片区域12。
接着，对用于形成这种结构的制造方法进行说明。图11(a)和11(b)是表示形成图9中X-X’线的剖面结构的工序的图。
首先，按照已在第一实施方式中说明的图3(a)～图6(c)的工序形成图6(c)的结构。也就是说，用基板11形成活性层30和导电层40、由层间绝缘膜15～20构成的层叠绝缘膜70、埋入层叠绝缘膜70内的布线结构71和密封环14、焊盘电极37、钝化膜22。
然后，进行图11(a)的工序。首先，采用旋涂法在包括焊盘电极37在内的基板11的整个面上涂布例如含有聚酰亚胺的液状树脂。然后，采用光刻法进行曝光和显影，形成在芯片区域12的焊盘电极37附近具有开口部的保护膜23，并且在密封环14上方形成突起部52。也就是说，通过用光刻法形成图案，用同一材料同时形成保护膜23和突起部52。
接着，如图11(b)所示，实施由例如氧等离子体进行的灰化(ashing)，将保护膜23的表面和突起部52的表面粗糙化。
然后，与已在第一实施方式中对图8(a)～图8(c)进行的说明相同，在贴附保护带并背面研磨后，进行切割分离成一个一个的芯片。
如以上说明所述，在本实施方式中，在各芯片区域12的周缘部也设置有连续包围周缘部内侧部分的突起部52。这样一来，就能够防止背面研磨时芯片区域12被污染。
通过与保护膜23同时形成本实施方式的突起部52，则能够在不增加工序数的情况下形成。而且，通过将保护膜23的表面和突起部52的表面粗糙化，在背面研磨之际，能够更可靠地让突起部52与保护带紧密接合，从而提高防止污染的效果。
作为粗糙化方法之一例，可列举利用氧等离子体进行的灰化处理。作为此时的条件，例如可在1000W下处理45秒。
(第三实施方式)
接着，对第三实施方式进行说明。图12是表示本实施方式所例示的半导体装置的俯视图，图13是表示图12中XIII-XIII’线的剖面结构的图。与第一实施方式的情况相同，表示已在晶圆上形成了多个芯片区域12、以及用于通过切割来分离各芯片区域12的划割区域13的情况。
以下，主要对图12和图13所示的半导体装置的结构与图1和图2所示的第一实施方式的结构的不同点进行说明。对相同的构成要素采用相同的符号。
在本实施方式的情况下，如图13所示，钝化膜21除了在布线结构71上方具有开口部之外在密封环14上方也具有开口部。在该开口部形成有盖层47，该盖层47与密封环14的最上层即密封布线46连接。并且，形成在钝化膜21上的另一钝化膜22也在盖层47上方具有开口部。
在芯片区域12设置有由与保护膜23相同的材料形成的突起部53，该突起部53设置在包括盖层47在内的比焊盘电极37更靠外侧的区域，突起部53比盖层47部分的保护膜23更高。这种突起部53也与第一实施方式的情况相同，能够防止在背面研磨之际芯片区域12被切削水污染的现象。
接着，对用于形成这种结构的制造方法进行说明。图14(a)～图14(d)是表示形成图12中XIII-XIII’线的剖面结构的工序的图。
首先，按照已在第一实施方式中说明的图3(a)～图5(d)的工序形成图5(d)的结构。也就是说，用基板11形成活性层30和导电层40、由层间绝缘膜15～20构成的层叠绝缘膜70、埋入层叠绝缘膜70内的布线结构71和密封环14。
然后，进行图14(a)的工序。首先，在包括最上层的布线层即布线36和密封布线46在内的层间绝缘膜20上沉积成为布线36的保护膜的钝化膜21。然后，采用光刻法和干式蚀刻法，分别在布线36上方和密封布线46上方对钝化膜21进行局部开口，从而形成开口部21a和开口部21b。
接着，如图14(b)所示，在钝化膜21的开口部21a形成与布线36连接的焊盘电极37，并且在开口部21b形成与密封布线46连接的盖层47。为此，首先例如采用溅射法在包括开口部21a和开口部21b在内的钝化膜21的整个面上沉积Al膜。然后，采用光刻法和干式蚀刻法，在布线36上方和密封布线46上方将该Al膜形成图案，分别成为焊盘电极37和盖层47。
然后，进行图14(c)所示的工序。首先，在包括芯片区域12的焊盘电极37和盖层47在内的钝化膜21上沉积另一钝化膜22。接着，采用光刻法和干式蚀刻法，在焊盘电极37上方和盖层47上方对钝化膜22进行开口，分别形成开口部。这样一来，就利用焊盘电极37在布线结构71上形成接合焊盘(bonding pad)。
接着，进行图14(d)的工序。首先，采用旋涂法在包括焊盘电极37和盖层47在内的基板11的整个面上涂布例如含有聚酰亚胺的液状树脂。然后，采用光刻法进行曝光和显影，形成在芯片区域12的焊盘电极37附近具有开口部的保护膜23，并且在盖层47上形成突起部53。也就是说，通过用光刻法形成图案，用相同的材料同时形成保护膜23和突起部53。
此处，因为突起部53形成在盖层47上，所以比形成在其它部分的保护膜23高。
然后，与已在第一实施方式中对图8(a)～图8(c)进行的说明相同，在贴附保护带并背面研磨后，进行切割分离成一个一个的芯片。
如以上说明所述，在本实施方式中，在各芯片区域12的周缘部设置有连续包围周缘部内侧部分的突起部53。这样一来，就能够防止背面研磨时芯片区域12的污染。
本实施方式的突起部53通过与保护膜23同时形成，能够在不增加工序数的情况下形成突起部53。而且，通过在盖层47上形成突起部53，在基板11上突起部53成为形成得最高的部分。这样一来，就能够更可靠地与保护带紧密接合，从而使防止污染的效果提高。
通过设置盖层47，钝化膜21和22在密封环14上方被隔断成芯片区域12侧钝化膜21、22和划割区域13侧钝化膜21、22。因此，在进行图8(c)所示的切割时，即使因冲击等而使钝化膜21和22发生剥落，剥落也能够止于密封环14。这对半导体装置的产品合格率的提高很有效。
防止切削水浸入的效果仅通过在密封环14上方设置突起部53的方法就能够发挥。因此，无需对钝化膜21和21设置开口和盖层47，只要在形成保护膜23的同时形成突起部52即可。
为了形成布线、过孔、密封布线、密封过孔，采用了进行平坦化的方法(即所谓的金属镶嵌法)，但并不限于此，也可以采用不进行平坦化的层叠方法。
(第四实施方式)
接着，对第四实施方式进行说明。图15是表示本实施方式所例示的半导体装置的俯视图，图16是表示图15中XVI-XVI’线的剖面结构的图。与第一～第三实施方式的情况相同，表示已在晶圆上形成了多个芯片区域12、以及用于通过切割来分离各芯片区域12的划割区域13的情况。
以下，主要对图15和图16所示的本实施方式的结构与图12和图13所示的第三实施方式的结构的不同点进行说明。应予说明，对相同的构成要素采用相同的符号。
在本实施方式的情况下，在盖层47上设置有由Au形成的突起部54。这一点与第三实施方式的情况(设置有由与保护膜23相同的材料形成的突起部53)不同。钝化膜21和22在密封环14上方开口并设置有盖层47，这一点与第二实施方式的情况相同。
这样一来，通过由金属(Au)形成的突起部54，就能够防止在背面研磨之际芯片区域12被切削水污染的现象。
接着，对用于形成这种结构的制造方法进行说明。图17(a)和17(b)是表示形成图15中XVI-XVI’线的剖面结构的工序的图。图18(a)～图18(c)是对背面研磨和切割进行说明的图。
首先，按照已在第一实施方式中说明的图3(a)～图5(d)的工序形成图5(d)的结构。也就是说，用基板11形成活性层30和导电层40、由层间绝缘膜15～20构成的层叠绝缘膜70、埋入层叠绝缘膜70内的布线结构71和密封环14。
然后，通过已在第三实施方式中说明的图14(a)～图14(c)的工序形成图14(c)的结构。也就是说，在层间绝缘膜20上设置钝化膜21，并且在该布线结构71上方的开口部设置焊盘电极37，在密封环14上方的开口部设置盖层47。在钝化膜21上形成另一钝化膜22，并分别在焊盘电极37上方和盖层47上方对钝化膜22进行开口。
接着，如图17(a)所示，在芯片区域12上形成保护膜23。为此，首先，采用旋涂法在包括焊盘电极37和密封环14上方在内的基板11的整个面上涂布例如含有聚酰亚胺的液状树脂。然后，采用光刻法进行曝光和显影，将芯片区域12的焊盘电极37附近和密封环14上方的部分除去，形成保护膜23(参照图15)。
然后，如图17(b)所示，采用电镀法在盖层47上形成由Au形成的突起部54。可以采用将Ni、Cu、Sn和Al中的任一金属作为主要成分的突起部54来代替由Au形成的突起部54。而且，并不限于用电镀法形成突起部54，只要能够选择性地在盖层47上形成突起部54，则也可以采用其它方法。
如图18(a)～图18(c)所示，通过以上方式将形成在晶圆上的各芯片区域12分割成一个一个的半导体装置。这就是称为DBG(DicingBefore Grinding)工艺(或先切割法)的方法。
首先，如图18(a)所示，沿划割区域13从基板11的主面侧切入其中，形成槽62。
然后，如图18(b)所示，在基板11的主面侧贴附保护带61。
接着，如图18(c)所示，对基板11进行研磨，从基板11的背面侧研磨到槽62。这样一来，各芯片区域12就分离成一片一片的半导体装置。然后，将保护带61剥落得到芯片。
如以上说明所述，在本实施方式的半导体装置及其制造方法的情况下也在各芯片区域12的周缘部设置有连续包围周缘部内侧部分的突起部53。这样一来，就能够防止背面研磨时芯片区域12的污染。应予说明，本实施方式的半导体装置及其制造方法在先进行背面研磨再进行切割时也适用。
(第五实施方式)
接着，对第五实施方式进行说明。图19是表示本实施方式所例示的半导体装置的俯视图，图20是表示图19中XX-XX’线的剖面结构的图。与第一～第四实施方式的情况相同，表示已在晶圆上形成了多个芯片区域12、以及用于通过切割来分离各芯片区域12的划割区域13的情况。
以下，主要对图19和图20所示的半导体装置的结构与图1和图2所示的第一实施方式的结构的不同点进行说明。应予说明，对相同的构成要素采用相同的符号。
在本实施方式的情况下，布线结构71的最上层即布线36和密封环14的最上层即密封布线46均由Cu形成。作为构成布线结构71和密封环14的其它部分的导电膜，可以是Cu，也可以是其它金属等。
在第一实施方式中两层钝化膜21和22层叠在一起，而在本实施方式的情况下，只形成一层钝化膜21。钝化膜21除了在布线结构71的最上层即布线36上方具有开口部之外，在密封环14的最上层即密封布线46上方也具有开口部。
在密封布线46上方的开口部形成有由镍形成的突起部55，该突起部55与密封布线46连接。
在芯片区域12，在钝化膜21上设置有保护膜23，该保护膜23在焊盘电极37及其周围的上方以及密封环14上方具有开口。
在此结构的情况下，通过设置突起部55，能够防止芯片区域12在背面研磨之际被切削水污染。
接着，对用于形成这种结构的制造方法进行说明。图21(a)～图21(d)是表示图19中XX-XX’线的剖面结构的工序的图。
首先，按照已在第一实施方式中说明的图3(a)～图5(d)的工序形成图5(d)的结构。也就是说，用基板11形成活性层30和导电层40、由层间绝缘膜15～20构成的层叠绝缘膜70、埋入层叠绝缘膜70内的布线结构71和密封环14。使用Cu作为用于形成最上层的布线36和密封布线46的导电膜。
然后，如图21(a)所示，在最上层的布线层即布线36和层间绝缘膜20上沉积成为布线36的保护膜的钝化膜21。然后，采用光刻法和干式蚀刻法，对钝化膜21进行局部开口，分别在均由Cu形成的布线36上方和密封布线46上方局部开口，依次形成开口部21a和开口部21b。
接着，如图21(b)所示，在钝化膜21的开口部21a形成与布线36连接的焊盘电极37。为此，首先采用例如溅射法，在包括开口部21a和开口部21b在内的钝化膜21的整个面上沉积Al膜。然后，采用光刻法和干式蚀刻法，在布线36上对该Al膜进行图案化，成为焊盘电极37。此时，与第一和第二实施方式不同，不形成盖层47(密封布线46上不残留Al膜)。
然后，进行图21(c)的工序。首先，采用旋涂法在包括焊盘电极37在内的基板11的整个面上涂布例如由聚酰亚胺形成的液状树脂。然后，采用光刻法进行曝光和显影，形成在芯片区域12的焊盘电极37附近、以及密封环14上方具有开口部的保护膜23。
接着，如图21(d)所示，采用化学镀法，仅在由Cu形成的密封布线46上选择性地形成突起部55。具体而言，首先，通过进行催化剂附着处理，让钯(Pd)吸附在由Cu形成的密封布线46上。然后，在进行活化处理后，浸渍在化学镀镍溶液中，从而选择性地在Cu上形成突起部54。
然后，与第一实施方式相同，如图8(a)～图8(c)所示，进行背面研磨和切割，分离成一个一个的芯片。
根据上述制造方法，无需使用掩膜就能够选择性地在密封布线46上形成突起部55。因此，能够削减制造成本。
(第六实施方式)
接着，对第六实施方式进行说明。图22是表示所例示的半导体装置的俯视图，图23是表示图22中XXII-XXII’线的剖面结构的图。与第一实施方式的情况相同，表示已在晶圆上形成了多个芯片区域12、以及用于通过切割来分离各芯片区域12的划割区域13的情况。
以下，主要对图22和图23所示的本实施方式的结构与图1和图2所示的第一实施方式的结构的不同点进行说明。应予说明，对相同的构成要素采用相同的符号。
在第一实施方式中两层钝化膜21和22层叠在一起，而在本实施方式的情况下，只形成一层钝化膜21。钝化膜21除了在布线结构71的最上层即布线36上方具有开口部之外，在密封环14的最上层即密封布线46上方也具有开口部。
分别在钝化膜21的开口部形成有与布线36连接的焊盘电极37和与密封布线46连接的盖层47。
在芯片区域12，在钝化膜21上形成有保护膜23。
此处，在第一实施方式的情况下，如图1所示，保护膜23只形成到比密封环14更靠近芯片区域12一侧的位置。与此相对，如图22所示，在本实施方式的情况下，保护膜23形成到芯片区域12和划割区域13的边界附近，在焊盘电极37和盖层47之间的部分上、以及盖层47上等都有保护膜23。在焊盘电极37及其周围以及盖层47的至少一部分上方设置有开口部。
在从保护膜23的开口部露出的焊盘电极37上，设置有突起电极57。在盖层47上形成有由金属形成的突起部56，该突起部56与从保护膜23开口部露出的部分连接。
在此结构的情况下，通过设置突起部56，能够防止芯片区域12在背面研磨之际被切削水污染。而且，通过在盖层47上配置保护膜23，并在该开口部形成突起部56，使得突起部56的高度比突起电极57和保护膜23更高。因此，在背面研磨之际保护带61和突起部56更可靠地紧密接合，从而使防止切削水浸入的效果提高。
接着，对用于形成这种结构的制造方法进行说明。图24(a)和24(b)是表示图22中XXIII-XXIII’线的剖面结构的工序的图。
首先，按照已在第一实施方式中说明的图3(a)～图5(d)的工序形成图5(d)的结构。也就是说，形成活性层30和导电层40、由层间绝缘膜15～20构成的层叠绝缘膜70、埋入层叠绝缘膜70内的布线结构71和密封环14。使用Cu作为用于形成最上层的布线36和密封布线46的导电膜。
接着，按照第二实施方式中所说明的图14(a)和14(b)的工序形成钝化膜21、焊盘电极37和盖层47。
然后，如图24(a)所示，在芯片区域12上形成保护膜23。为此，首先采用旋涂法在包括焊盘电极37和密封环14上方在内的基板11的整个面上涂布例如含有聚酰亚胺的液状树脂。然后，如图22所示，采用光刻法进行曝光和显影，对保护膜23进行图案化，以使保护膜23形成到芯片区域12和划割区域13的边界附近，并且在焊盘电极37及其周围上方、以及盖层47的至少一部分上方具有开口部。
接着，如图24(b)所示，采用化学镀法，在焊盘电极37上形成突起电极57，并且在盖层47上形成突起部56。具体而言，首先，通过对基板11进行锌化处理(zincate treatment)，在焊盘电极37、以及从保护膜23的开口部露出的一部分盖层47上置换析出锌(Zn)。然后，在浸渍到化学镀镍溶液中使Ni成长后，再浸渍到化学镀金溶液中使Au膜成长。这样一来，作为带有Au膜的Ni，形成突起电极57和突起部56。
然后，与第一实施方式相同，如图8(a)～图8(c)所示，进行背面研磨和切割，分离成一个一个的芯片。
根据如上所述的本实施方式的制造方法，通过化学镀法，能够在焊盘电极37上形成突起电极57的同时在盖层47上形成突起部56。因此，能够在不增加工序数的情况下形成突起部56。而且，覆盖一部分盖层47形成用于保护芯片区域12的保护膜23，利用该保护膜23来增加突起部56的高度。这一点可以在不增加工序数的情况下进行。
这样一来，就能够在抑制工序数增加的同时制造在芯片区域12的周缘部具有突起部56的半导体装置。
以上，列举了六个具体例对本发明的技术进行了说明，但并不限于此，本发明能够在不超出本发明构思的范围内进行各种变更。
例如，在以上实施方式中，作为在芯片区域12形成的保护膜23，对形成由聚酰亚胺形成的有机保护膜的情况进行了说明。但是，本发明的技术在没有有机保护膜的情况下也能适用。
在第四实施方式中对先切割工艺进行了说明，而在其它实施方式中也可采用先切割工艺。而且，在第四实施方式中，也可采用先进行背面研磨再进行切割的方法。
-产业实用性-
根据本发明的半导体装置及其制造方法，通过具备包围连续芯片区域的内侧区域的突起部，能够防止在背面研磨之际切削水对芯片区域的污染，并且也能够对应半导体装置的薄型化，因此作为更加薄型化的半导体装置及其制造方法很有用。

Claims (24)

1.一种半导体装置，其特征在于：
该半导体装置包括：
电极焊盘，该电极焊盘形成在基板上的芯片区域；以及
突起部，该突起部连续形成在所述芯片区域内且比电极焊盘更靠外侧的区域上，以包围所述芯片区域内侧；并且
所述突起部形成为比所述电极焊盘高。
2.根据权利要求1所述的半导体装置，其特征在于：
所述芯片区域包括：
形成在所述基板上的元件、
形成在所述基板上的层间绝缘膜、
形成在所述层间绝缘膜中且与所述元件连接的布线结构；
所述电极焊盘经由所述布线结构与所述元件连接。
3.根据权利要求2所述的半导体装置，其特征在于：
在所述层间绝缘膜中具备连续形成以包围所述元件和所述布线结构的密封环，
所述突起部至少形成在所述密封环的上方。
4.根据权利要求3所述的半导体装置，其特征在于：
在所述密封环上设置有盖层，
所述突起部经所述盖层至少形成在所述密封环的上方。
5.根据权利要求2所述的半导体装置，其特征在于：
在比所述突起部更靠内侧且所述层间绝缘膜上还具备由有机膜形成的保护膜。
6.根据权利要求5所述的半导体装置，其特征在于：
所述突起部具有与所述保护膜相同或在所述保护膜以上的高度。
7.根据权利要求1所述的半导体装置，其特征在于：
至少所述突起部的上表面为粗糙面部。
8.根据权利要求1所述的半导体装置，其特征在于：
所述突起部由有机膜形成。
9.根据权利要求8所述的半导体装置，其特征在于：
所述有机膜是在所述基板上的整个面上涂布液状树脂后再进行图案化所得到的膜。
10.根据权利要求3所述的半导体装置，其特征在于：
所述突起部是与所述密封环连接的由金属形成的突起部。
11.根据权利要求10所述的半导体装置，其特征在于：
所述半导体装置还包括形成在所述电极焊盘上的突起电极。
12.根据权利要求11所述的半导体装置，其特征在于：
所述由金属形成的突起部形成为比所述突起电极高。
13.根据权利要求10所述的半导体装置，其特征在于：
所述由金属形成的突起部以镍、金、铜、锡和铝中的任一金属为主要成分。
14.一种半导体装置的制造方法，该方法是一种沿划割区域对形成在多个芯片区域中的每个芯片区域的半导体装置进行分割的半导体装置的制造方法，其特征在于：
该半导体装置的制造方法包括在所述多个芯片区域中的各芯片区域进行的以下工序：
在基板上形成元件的工序a；
在所述基板上形成层间绝缘膜，并在所述层间绝缘膜中形成布线结构的工序b，所述布线结构含有与所述元件电气连接的布线层和过孔；
在所述层间绝缘膜上形成钝化膜的工序c，所述钝化膜在所述布线结构的至少一部分的上方具有开口部；
在所述开口部形成电极焊盘的工序d，所述电极焊盘与所述布线结构相连接；以及
在所述芯片区域内且比所述电极焊盘更靠外侧的区域上方形成突起部的工序e，所述突起部连续包围所述布线结构和所述元件，并且比所述电极焊盘高。
15.根据权利要求14所述的半导体装置的制造方法，其特征在于：
在所述工序a中，进一步形成包围所述元件的导电层；
在所述工序b中，在所述层间绝缘膜中进一步形成密封环，所述密封环含有与所述导电层电气连接的密封布线和密封过孔，并且连续包围所述布线结构和所述元件；
在所述工序e中，所述突起部形成在至少所述密封环上方。
16.根据权利要求15所述的半导体装置的制造方法，其特征在于：
在所述工序c中，在所述钝化膜的所述密封环上方进一步形成另一开口部；
在所述工序d中，在所述另一开口部进一步形成与所述密封环连接的盖层；
在所述工序e中，至少在所述盖层上方形成所述突起部。
17.根据权利要求14所述的半导体装置的制造方法，其特征在于：
在所述工序d之后，在所述钝化膜上进一步形成由有机膜形成的保护膜，所述有机膜上形成有开口，以至少让所述电极焊盘露出。
18.根据权利要求14所述的半导体装置的制造方法，其特征在于：
在所述工序e之后，进一步包括使至少所述突起部的上表面成为粗糙面的工序。
19.根据权利要求14所述的半导体装置的制造方法，其特征在于：
在所述工序e中，形成由有机膜形成的所述突起部。
20.根据权利要求19所述的半导体装置的制造方法，其特征在于：
在所述工序e中，形成由所述有机膜形成的保护膜，所述保护膜上形成有开口，以至少让所述电极焊盘露出；
所述突起部至少形成在所述盖层上。
21.根据权利要求14所述的半导体装置的制造方法，其特征在于：
在所述工序e中，形成由金属形成的所述突起部。
22.根据权利要求21所述的半导体装置的制造方法，其特征在于：
所述保护膜上形成有比所述电极焊盘大的开口，以至少让所述电极焊盘露出，并且所述保护膜在所述盖层上方形成有比所述盖层小的开口；
在所述工序e中，在所述盖层上形成所述突起部，并且在所述电极焊盘上形成突起电极。
23.根据权利要求14所述的半导体装置的制造方法，其特征在于：
在所述工序e之后，还包括在所述基板的主面侧贴附保护片，从所述基板的另一面对所述基板进行研磨使基板达到规定厚度的工序f；
在所述工序f之后，还包括通过沿所述划割区域进行切割而分割成各个芯片区域的工序g。
24.根据权利要求14所述的半导体装置的制造方法，其特征在于：
在所述工序e之后，还包括沿所述划割区域从主面侧起对所述基板形成具有规定深度的槽的工序h；
在所述工序h之后，还包括在所述基板的主面侧贴附保护片，通过从所述基板的另一面研磨至到达所述槽为止，以分割成各个芯片区域的工序i。
CN2009801542090A 2009-01-30 2009-12-28 半导体装置及其制造方法 Pending CN102272903A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009019328 2009-01-30
JP2009-019328 2009-01-30
PCT/JP2009/007352 WO2010086952A1 (ja) 2009-01-30 2009-12-28 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
CN102272903A true CN102272903A (zh) 2011-12-07

Family

ID=42395223

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801542090A Pending CN102272903A (zh) 2009-01-30 2009-12-28 半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US20110278722A1 (zh)
JP (1) JPWO2010086952A1 (zh)
CN (1) CN102272903A (zh)
WO (1) WO2010086952A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105321913A (zh) * 2014-05-30 2016-02-10 台湾积体电路制造股份有限公司 器件管芯中的环形件结构
CN112913022A (zh) * 2018-10-29 2021-06-04 索尼半导体解决方案公司 成像装置
CN114072928A (zh) * 2019-07-12 2022-02-18 株式会社日本显示器 Led模块及包含led模块的显示装置
CN114203377A (zh) * 2011-12-28 2022-03-18 罗姆股份有限公司 片式部件的制造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012060071A1 (ja) * 2010-11-04 2012-05-10 パナソニック株式会社 半導体チップ
JPWO2012095907A1 (ja) * 2011-01-14 2014-06-09 パナソニック株式会社 半導体装置及びフリップチップ実装品
US8552540B2 (en) * 2011-05-10 2013-10-08 Conexant Systems, Inc. Wafer level package with thermal pad for higher power dissipation
JP5848079B2 (ja) * 2011-09-26 2016-01-27 太陽誘電株式会社 弾性波デバイス及びその製造方法
US9059191B2 (en) * 2011-10-19 2015-06-16 International Business Machines Corporation Chamfered corner crackstop for an integrated circuit chip
JP5984912B2 (ja) * 2012-03-23 2016-09-06 オリンパス株式会社 積層型半導体の製造方法
JP5968711B2 (ja) * 2012-07-25 2016-08-10 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US9355906B2 (en) 2013-03-12 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices and methods of manufacture thereof
JP6406138B2 (ja) * 2014-07-18 2018-10-17 株式会社デンソー 半導体装置およびその製造方法
DE102015203393A1 (de) * 2015-02-25 2016-08-25 Infineon Technologies Ag Halbleiterelement und Verfahren zu Herstellen von diesem
US9862600B2 (en) 2015-05-21 2018-01-09 Ams International Ag Chip structure
US10014234B2 (en) 2016-12-02 2018-07-03 Globalfoundries Inc. Semiconductor device comprising a die seal including long via lines
US9892971B1 (en) * 2016-12-28 2018-02-13 Globalfoundries Inc. Crack prevent and stop for thin glass substrates
JP6770443B2 (ja) * 2017-01-10 2020-10-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体ウェハ
US10386411B2 (en) 2017-08-23 2019-08-20 Stmicroelectronics International N.V. Sequential test access port selection in a JTAG interface
DE212021000335U1 (de) * 2020-09-16 2023-02-01 Rohm Co., Ltd. Halbleiterbauelement
US20220310533A1 (en) * 2021-03-26 2022-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Trench structure for reduced wafer cracking

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6951801B2 (en) * 2003-01-27 2005-10-04 Freescale Semiconductor, Inc. Metal reduction in wafer scribe area
JP4137845B2 (ja) * 2004-02-27 2008-08-20 東京エレクトロン株式会社 半導体装置
JP2006196809A (ja) * 2005-01-17 2006-07-27 Sony Corp 半導体チップ及びその製造方法並びに半導体装置
JP4534062B2 (ja) * 2005-04-19 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置
JP2007194469A (ja) * 2006-01-20 2007-08-02 Renesas Technology Corp 半導体装置の製造方法
JP5448304B2 (ja) * 2007-04-19 2014-03-19 パナソニック株式会社 半導体装置
JP2008288400A (ja) * 2007-05-18 2008-11-27 Panasonic Corp 回路基板，樹脂封止型半導体装置，樹脂封止型半導体装置の製造方法，トレイおよび検査ソケット

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114203377A (zh) * 2011-12-28 2022-03-18 罗姆股份有限公司 片式部件的制造方法
CN105321913A (zh) * 2014-05-30 2016-02-10 台湾积体电路制造股份有限公司 器件管芯中的环形件结构
US9852998B2 (en) 2014-05-30 2017-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Ring structures in device die
CN105321913B (zh) * 2014-05-30 2018-10-26 台湾积体电路制造股份有限公司 器件管芯中的环形件结构
US10262952B2 (en) 2014-05-30 2019-04-16 Taiwan Semiconductor Manufacturing Company, Ltd. Ring structures in device die
CN112913022A (zh) * 2018-10-29 2021-06-04 索尼半导体解决方案公司 成像装置
CN112913022B (zh) * 2018-10-29 2024-07-16 索尼半导体解决方案公司 成像装置
CN114072928A (zh) * 2019-07-12 2022-02-18 株式会社日本显示器 Led模块及包含led模块的显示装置
CN114072928B (zh) * 2019-07-12 2024-05-03 株式会社日本显示器 Led模块及包含led模块的显示装置

Also Published As

Publication number Publication date
US20110278722A1 (en) 2011-11-17
WO2010086952A1 (ja) 2010-08-05
JPWO2010086952A1 (ja) 2012-07-26

Similar Documents

Publication Publication Date Title
CN102272903A (zh) 半导体装置及其制造方法
CN101471293B (zh) 半导体器件的制造方法
US11348879B2 (en) Semiconductor structure
US20110241178A1 (en) Semiconductor device and method of manufacturing the same
US9349694B2 (en) Method of manufacturing a semiconductor device
CN101872720B (zh) 制造半导体器件的方法
US5899729A (en) Method and apparatus for the manufacture of a semiconductor integrated circuit device having discontinuous insulating regions
US11081391B2 (en) Wafer level dicing method and semiconductor device
JP2007067372A (ja) 半導体装置
KR20200006498A (ko) 반도체 웨이퍼의 가공 방법
US20050070095A1 (en) Protective layer during scribing
CN101304015B (zh) 半导体装置及其制造方法
US8129835B2 (en) Package substrate having semiconductor component embedded therein and fabrication method thereof
US20140141597A1 (en) Chips with high fracture toughness through a metal ring
US8112852B2 (en) Radio frequency tunable capacitors and method of manufacturing using a sacrificial carrier substrate
CN112510001B (zh) 一种带tsv通孔的芯片结构和制备方法
KR20090123280A (ko) 반도체 칩 패키지의 제조 방법, 반도체 웨이퍼 및 그 절단방법
JP2006156772A (ja) 半導体装置およびその製造方法
JP2011035140A (ja) 半導体装置及びその製造方法
JP2011171644A (ja) 半導体装置及びその製造方法
JP2005101181A (ja) 半導体装置のおよびその製造方法
CN111627857A (zh) 封装方法及封装结构
US20240312823A1 (en) Method of splitting semiconductor chip using mechanical machining and semiconductor chip split by the same
CN109940285B (zh) 一种扇出形晶圆激光隐形切割方法
JP2006156863A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111207