CN101471293B - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN101471293B
CN101471293B CN2009100050885A CN200910005088A CN101471293B CN 101471293 B CN101471293 B CN 101471293B CN 2009100050885 A CN2009100050885 A CN 2009100050885A CN 200910005088 A CN200910005088 A CN 200910005088A CN 101471293 B CN101471293 B CN 101471293B
Authority
CN
China
Prior art keywords
blade
cut
film
width
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009100050885A
Other languages
English (en)
Other versions
CN101471293A (zh
Inventor
和泉直生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN101471293A publication Critical patent/CN101471293A/zh
Application granted granted Critical
Publication of CN101471293B publication Critical patent/CN101471293B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/02—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills
    • B28D5/022—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills by cutting with discs or wheels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)

Abstract

本发明涉及半导体器件的制造方法，其目的是：在进行晶片的切割时，一边抑制刀片的孔眼堵塞，一边减小碎裂的尺寸。在切削晶片(34)时，使用包含粒度为#3000以上的磨粒、尖端部呈V字形的金属粘结刀片(31)，使V字形的肩部分深入到晶片(34)的表面下侧(从基板表面起算的深度Z2)进行切削。通过如此加工，切削阻力上升，可防止刀片的孔眼堵塞。由此，可一边防止刀片的孔眼堵塞，一边将碎裂的尺寸抑制得很小。

Description

半导体器件的制造方法
本申请是下述申请的分案申请：
发明名称：半导体器件的制造方法
申请日：2006年12月25日
申请号：200610171145.3
技术领域
本发明涉及半导体器件的制造方法，特别是涉及具有用切割刀片(dicing blade)切断在基板上形成了SiOC膜等低介电常数膜的晶片的工序的半导体器件的制造方法。
背景技术
在半导体器件的制造方法中，如果晶片上的制造工序结束，则用切割刀片等按半导体芯片单位进行切断。近年来，为了降低布线间电容，在晶片上形成SiOC膜等低介电常数膜。
由于低介电常数膜是脆弱的膜，所以在用切割刀片切削形成有低介电常数膜的晶片的情况下，往往容易引入裂痕，引起切割缺陷。因此，在专利文献1中公开了在切割上述晶片的情况下使用树脂粘结刀片或金属树脂粘结刀片等的技术(例如，参照专利文献1)。
[专利文献1]日本专利公开2003-197564号公报
由于树脂刀片的刃面柔软，所以对晶片造成的损伤小。因此，可防止低介电常数膜的剥离及裂痕发生，可减小因切削而产生的碎裂(chipping)尺寸。但是，上述刀片在切削加工时的消耗大，耐久性低。因此，夹具更换频度增加，制造成本上升。
因此，研究了使用比树脂刀片寿命长的金属粘结刀片以抑制低介电常数膜的剥离及裂痕的切断方法(金属粘结刀片是用金属使金刚石等磨粒粘结在一起的切断刀片)。其结果是可知，为了抑制低介电常数膜的剥离及裂痕，刀片剖面的尖端(tip)部形状呈V字形并减小磨粒的粒径是有效的。
当用上述刀片切削晶片表面时，会有切削屑附着于刀片表面，高频度发生刀片的孔眼堵塞(blinding)的问题。如果上述孔眼堵塞的情况发生，则刀片的切削能力降低。另外，还有切断面的碎裂尺寸增大，切削面的品质降低的问题。
发明内容
本发明是为了解决上述课题而进行的，其目的在于，在切断形成有低介电常数膜的晶片时，防止刀片的孔眼堵塞以抑制切削能力降低，防止切削面的品质下降。
本发明的半导体器件的制造方法利用刀片来切削基板，其特征在于，进行第1工序，其中使用磨粒的粒度为#3000以上、与行进方向垂直的剖面的尖端部平坦面的宽度为刀片宽度的40％以下的呈V字形的第1刀片，使上述V字形的肩部分比上述基板表面更深入内部侧，从而切削上述基板。本发明的其它特征在以下将进行详细说明。
按照本发明，在切断形成有低介电常数膜的晶片时，可防止刀片的孔眼堵塞以抑制切削能力降低，可防止切削面的品质下降。
附图说明
图1是在硅基板上形成了元件等以后的晶片的立体图。
图2是在硅基板上形成了元件等以后的晶片的剖面图。
图3是将晶片贴附在切割带上以后的剖面图。
图4是切削晶片表面时的剖面图。
图5是在晶片表面所形成的沟槽的剖面图。
图6是表示刀片的尖端部的剖面的图。
图7是表示刀片的尖端部形状的定义的图。
图8是切削晶片表面时的剖面图。
图9是在晶片表面所形成的沟槽的剖面图。
图10是切削晶片表面时的剖面图。
图11是在晶片表面所形成的沟槽的剖面图。
图12是用V字形的刀片切削晶片时的剖面图。
图13是图12的刀片的透视立体图。
图14是用平坦形的刀片切削晶片时的剖面图。
图15是图14的刀片的透视立体图。
图16是刀片上所含的磨粒的粒径大时的剖面图。
图17是刀片上所含的磨粒的粒径小时的剖面图。
图18是表示分配磨粒的网格(mesh)的图。
图19是表示V字形的刀片的尖端部的图。
图20是切入晶片较浅时的刀片的透视立体图。
图21是切入晶片较深时的刀片的透视立体图。
图22是图20、图21的剖面图。
图23是全切割晶片时的剖面图。
图24是全切割晶片后的剖面图。
图25是从切割工序到进行出厂的工序流程图。
图26是剥离切割带时的剖面图。
图27是布线基板的俯视图。
图28是布线基板的剖面图。
图29是在布线基板上贴附了小片粘结(die bond)膜后的剖面图。
图30是在布线基板上对半导体芯片进行了焊线后的剖面图。
图31是将半导体芯片进行了树脂密封后的剖面图。
图32是完成后的半导体器件的剖面图。
具体实施方式
下面，参照附图说明本发明的实施方式。再有，在各图中，对相同或相当的部分标以相同的符号而简化以至省略其说明。
实施方式1
现说明本发明的半导体器件的制造方法。在此处，说明通过切割将在硅基板上形成了晶体管等元件、布线、绝缘膜的晶片按半导体芯片状切割的例子。
在图1中示出了在硅基板上形成了晶体管等元件、布线、绝缘膜后的晶片的立体图，在图2中示出了其剖面图。晶片的厚度借助于未图示的晶片背面的背面研磨工序，进行背面研磨至250μm左右的厚度。作为背面研磨的方法，可适当地选择机械方法、化学方法、以及兼用机械方法和化学方法的情形等。在硅基板1上形成器件区A1、A2，这些区域相邻接。另外，在这些区域之间，设置在以后的工序中成为晶片的切断部分的切割线A。本实施方式中的切割线的宽度被规定为形成有晶片上的焊区或晶体管等有源元件的区域与外侧区域之间所形成的保护环间的距离A，在本实施方式中为180μm。半导体芯片表面的表面保护膜11由氮化硅膜或聚酰亚胺膜等构成，在切割区形成开口，使之不覆盖在要用切割刀片切断的部分上。表面保护膜11的开口的宽度B在本实施方式中为140μm。保护环通过层叠与芯片内布线为同一层的导电体膜而形成，隔着在切割后露出于半导体芯片侧面的层间绝缘膜，具有将水分侵入至作为产品发挥功能的部分的内部的情形抑制到最小限度的效果。另外，保护环沿着芯片上电极的外侧，被布局成包围住形成了作为产品发挥功能的有源元件的区域。通过将保护环形成为无缝隙包围的形状，能够可靠地防止水分的侵入。如以后将要说明的那样，用于切断的切割刀片的宽度为100μm。另外，在半导体芯片主面上，在焊线或倒装芯片连接时用作电极的Al布线20露出。在切割工序时，切割刀片往往引起最大±2.5μm左右的位置偏差。在这样的结构中，如果切割工序时的碎裂大于40μm，则由于损伤保护环，所以会形成向作为产品发挥功能的区域的水分的侵入路径，产品的可靠性显著降低。另外，如果碎裂变得更大，则由于损伤作为产品发挥功能的布线等，所以半导体芯片本身也有因损伤而发挥不了功能的可能性。因此，优选在还考虑到制造分散性等因素的基础上，将切割工序时的碎裂抑制到从芯片切断面至保护环的距离的一半以下。另外，在本实施方式中，如果还考虑到切割刀片的位置偏差等，碎裂的大小最大为15μm以下，则可确保产品的可靠性。
如图2所示，在硅基板1上，设置元件隔离区2、源极/漏极3、晶体管的栅极4。在它们之上形成绝缘膜5～10，在其上形成表面保护膜11。绝缘膜7、9是SiOC膜等低介电常数膜，相对介电常数为3左右。其它的绝缘膜是氧化硅膜等。在绝缘膜6～10之中，埋入铜布线14、16、18。另外，在铜布线18之上，设置Al布线20。
作为上述低介电常数膜，除SiOC膜之外，还包含SiOF膜、SiLK膜、SiCN膜、含甲基的SiO2膜、MSQ(Methyl Silses Quioxane：甲基倍半硅氧烷)等。这些低介电常数膜均为相对介电常数比SiO2膜(相对介电常数为3.9～4左右)低的膜。
低介电常数膜与SiO2膜相比一般密度低，另外，因膜的种类不同，形成多孔形状，空孔率高，从而膜本身是脆弱的，在结构方面弱，与SiO2膜的界面的粘结力弱。因此，当低介电常数膜在晶片上形成的情况下，在进行切割时，容易产生裂痕或碎裂。
在切割线A内，形成最上层的Al布线20和与Al布线20的下层连接的多层铜布线14、16、18。在最下层的铜布线14与晶体管的半导体区域之间，设置由W(钨)等构成的栓13，将最下层的铜布线14与在半导体基板上形成的半导体区域相互连接在一起。借助于这些铜布线14、16、18、Al布线20、栓13，构成用于进行电测试的TEG(TestElement Group：测试元件组)图形。
接着，如图3所示，将晶片34贴附在切割带38上。切割带38的周围靠金属制的框体39保持。接着，在图4中示出了切削图1所示的晶片表面时的剖面图。在该图中，示出了切割线A(参照图2)的表面被金属粘结刀片切断的状态。另外，由图4的工序切断的结果是，在半导体晶片的表面上，沿着切割区形成图5所示的沟槽。
在此处，说明上述金属粘结刀片。此处所用的金属粘结刀片呈圆盘状，使之围绕中心轴旋转，并使圆周部分接触被加工面，进行切削加工。图6示出该刀片的圆周部分附近的剖面。如图6所示，金属粘结刀片21的尖端部呈V字形(以下，所谓“尖端部”是指刀片剖面的尖端部)。该金属粘结刀片以Ni等金属27为主粘结剂使金刚石等磨粒26粘结在一起。作为上述粘结剂，为了确保刀片的耐磨耗性，优选使用不含树脂的物质。在本实施方式中，以利用电解镀法电镀制造的Ni作为粘结材料，使用使金刚石磨粒26粘结在一起的Ni电铸金属粘结刀片。但是，在磨粒26中，包含树脂亦可。
如金属粘结刀片那样，在包含磨粒的刀片中，磨粒有助于加工。也就是说，在切削加工中使粘结剂(金属)磨耗，一边露出新的磨粒(自发生刀刃)，一边加工晶片的表面。金属粘结刀片与粘结剂中含大量树脂的刀片相比，具有粘结剂的消耗小、耐久性高的优点。因此，可使刀片的夹具更换频度减少。由此，可使生产率提高，使制造成本减少。
在此处，参照图7说明刀片的尖端部形状的定义。将刀片的宽度定为WO。在刀片使用前尖端部为锐利形状(a)的情况下，尖端部因切削加工而磨耗，成为形成了宽度为W1的平坦面、曲率为R1的倒角部的形状(b)。此时，在满足W1 0.4WO的关系的情况下，定义为尖端部呈V字形。即，当与刀片的行进方向垂直的剖面的尖端部平坦面的宽度(W1)为刀片宽度(WO)的40％以下时，定义为刀片的尖端部呈V字形。例如，在WO＝100μm的情况下，当W1 40μm时，尖端部呈V字形。即，作为其尖端部呈V字形的刀片的定义，该刀片不仅是在尖端部全然没有平坦部的完全尖端V字形或尖端半圆形的刀片，而且还是适当地包含相对于刀片宽度具有40％以下的平坦部的多边形或将曲面与平面组合在一起的形状等的物体。另外，不仅有在尖端部形成平坦面的情形，还有因呈磨耗状态而形成凹面的情形，但此时，将平坦面与凹面合在一起的部分的宽度定为W1。关于尖端部呈V字形的刀片，在因半导体晶片的切断而磨耗增进了的情况下，往往变成图8那样的形状。用图8的刀片切断后的结果是，图9形状的沟槽在半导体晶片上形成。即使在这种情况下，如果平坦面或将平坦面与凹面合在一起的区域G为刀片宽度的40％以下，则可保持良好的切断状态。另外，关于在平坦面的两侧形成的曲面区域，虽然不作特别限定，但优选与平坦面的倾角被形成为某种程度以上。特别是，如果从刀片侧面起在厚度30％的距离E内侧的部分的尖端部的长度F为距离E以上的大小，则由于充分确保了曲面区域或倒角区域的面的倾斜，故切断状态被保持得比较良好。
另外，如图7所示，在刀片使用前，尖端部呈矩形形状(c)的情况下，尖端部因切削加工而磨耗，平坦面的宽度变为W2，成为形成了曲率为R2的倒角部的形状(d)。此时，在满足W2＞0.4WO的关系的情况下，定义为尖端部呈平坦形(不是V字形)。例如，当WO＝100μm、W1＝60μm时，尖端部呈平坦形。关于尖端部呈矩形的刀片，在因半导体晶片的切断而磨耗增进了的情况下，往往变成图10那样的形状。另外，用图10的刀片切断后的结果是，在半导体晶片中图11形状的沟槽在半导体晶片上形成。关于尖端部呈矩形的刀片，即使磨耗增进，尖端部的平坦部和凹部的宽度仍然相当大。另外，关于矩形的刀片，因为原来的平坦部的宽度较宽，随着磨耗增进，有在尖端部形成凹部的趋势。在采用尖端部的平坦部与凹部合在一起的区域的宽度占据刀片厚度的40％以上的形状的刀片，切断形成了由低介电常数膜构成的层间绝缘膜的半导体晶片的情况下，如图11所示，发生起因于低介电常数膜的界面的碎裂12及剥离15等的可能性增高。如果大尺寸的碎裂及层间剥离发生，则成为发生因保护环的损伤而显著地损害了半导体器件的可靠性，或者因产品区域内布线的损伤而使半导体器件本身丧失功能这类问题的原因。
接着，说明刀片的尖端部的形状与可加工性的关系。在刀片的尖端部呈V字形的情况下，在图12中示出了切削加工晶片表面时的剖面图。晶片的表面受到刀片的V字形的部分切削，被加工部成为V字形的沟槽28。因此，切削加工中的沟槽28中的排水性及切削粉末的排出性良好。
在图13中示出了图12的刀片31的透视立体图。刀片31一边围绕其中心轴(未图示)旋转，一边沿箭头29的方向前进，切削加工晶片表面。此时，由于刀片31的尖端部呈V字形，所以晶片表面的被加工部的尖端部分32从晶片的表面侧看呈V字形。因此，被加工部的起点远离切断边缘部30。从而，可减小切断边缘部30受刀片31的冲击。
在刀片的尖端部呈平坦形的情况下，在图14中示出了切削加工晶片表面时的被加工部的剖面图。被加工部的剖面形成U字形的沟槽。在加工晶片时，切削屑积存在沟槽的肩部28a，难以被排出。因此，沟槽部的排水性及切削时切削粉末的排出性比尖端部呈V字形的情形差。
在图15中示出了图14的刀片31的透视立体图。由于刀片31的尖端部呈平坦状，所以晶片表面的被加工部的尖端部分32为线状。因此，被加工部分的起点与切断边缘部30接触。从而，切断边缘部30受刀片21的冲击比尖端部呈V字形的情形大。
在刀片的尖端部呈V字形的情况下，有助于尖端部分32加工的长度如图13所示，为L1的2倍，比刀片的宽度长。与此相比，在刀片的尖端部呈平坦形的情况下，有助于尖端部分32加工的长度L2如图15所示，为与刀片的宽度相同的长度。
因此，在刀片的尖端部呈V字形的情况下，与平坦形的情形相比，有助于刀片加工的部分的面积增大。由此，有助于每1个磨粒加工的工作减少，可减小切削阻力。从而，通过使刀片的尖端部呈V字形，可将进行晶片加工时所发生的碎裂的尺寸抑制得很小。
接着，说明刀片中所含磨粒的粒径与加工性的关系。在磨粒的粒径为d1、d2(d1＞d2)的情况下，在图16、图17中分别示出了切削加工晶片的表面时的被加工部的剖面图。通过刀片旋转、磨粒与晶片的表面接触，来切削加工晶片的表面。此时，与图16的情形(磨粒26的粒径＝d1)相比，图17的情形(磨粒26的粒径＝d2)给予晶片的冲击更小。从而，通过减小磨粒的粒径，可将进行晶片加工时所发生的碎裂的尺寸抑制得很小。
优选上述磨粒的粒径其粒度为#3000以上(为图18所示的由每1英寸的网眼数是3000以上的网格33所分配的磨粒，粒度的数值越大，最大粒径就越小)。通过设定上述粒径，在使用金属粘结刀片加工晶片时，可将碎裂的尺寸抑制得很小。
从以上情形可知，在用金属粘结刀片切削加工晶片时，为了将晶片的切断面上所发生的碎裂抑制得很小，优选使用刀片的尖端部呈V字形、磨粒的粒径小(粒度为#3000以上)的金属粘结刀片。
如上所述，在使用尖端部呈V字形的金属粘结刀片、如图12所示进行切削的情况下，沟槽28中的切削粉末的排出性良好。因此，加工时的切削阻力小，难以引起刀片的自发生刀刃。另外，如果减小磨粒的粒径，则磨粒的粒径成为与切削屑相同的大小，切削屑容易堵塞在邻接的磨粒之间。即，容易发生孔眼堵塞。特别是，在使用包含粒度为#3000以上的磨粒、尖端部呈V字形的金属粘结刀片、如图12所示进行加工时，磨粒孔眼堵塞的发生变得显著。
另外，一般来说，在切削加工低介电常数膜时，由于在低介电常数膜中包含容易孔眼堵塞的物质，所以孔眼堵塞容易发生。进而，在图2所示的切割线A的TEG图形中，存在铜布线。由于铜的延展性高，所以容易成为孔眼堵塞的原因。
为了抑制上述孔眼堵塞，在本实施方式中，使用包含粒度为#3000以上的磨粒、尖端部呈V字形的金属粘结刀片，使从晶片表面到内部的刀片的切入深度比V字形的肩部分深。以下，就该方法作出说明。
在此处，如图19所示，将上述V字形的刀片(第1刀片)的宽度定为WO，将刀片的从V字的肩部到尖端部的深度定为ZO。在进行晶片表面的切削加工时，在图20中示出了至晶片表面的刀片的切入深度比ZO浅的情形的立体图。另外，在图21中示出了上述切入深度比ZO深的情形的立体图。
如图20所示，以向晶片34的表面的刀片的切入深度为Z1(Z1＜ZO)，刀片31一边沿R31的方向旋转，一边沿29的方向行进。在从晶片34的上表面侧看的情况下，沟槽以34a为顶点沿着与刀片的行进方向29相反的方向呈V字形扩展。此时，如果以通过刀片31的中心轴的直线A与被加工面的交点为原点，则朝向行进方向29在0～X1的范围内进行切削加工。
如图21所示，以向晶片34的表面的刀片的切入深度为Z2(Z2＞ZO)，刀片31一边沿R31的方向旋转，一边沿29的方向行进。在从晶片34的上表面看的情况下，沟槽以34a为顶点沿着与刀片的行进方向29相反的方向呈V字形扩展，进而该V字形的沟槽以刀片的宽度WO在与刀片的行进方向相反的方向沿续。此时，朝向行进方向34在0～X2的范围内进行切削加工。向晶片34表面的切入深度越深，进行该切削加工的范围就越增加。在此处，从Z1＜ZO＜Z2的关系得到X1＜X2。即，刀片31的切入深度从Z1深入到Z2，使V字形的肩部分深入到晶片34的表面的内部侧，使刀片31所切削加工的范围从0～X1增加到0～X2。
在图22中示出了通过图20、图21的直线A，与刀片行进方向垂直的方向的晶片的剖面。通过使刀片31向晶片表面的切入深度从Z1深入到Z2，从而使沟槽的剖面形状成为具有V字沟槽部35、垂直于晶片表面的侧面36和连接它们的肩部37的形状。
通过使沟槽的剖面为上述形状，可使切削加工时的切削屑容易滞留在肩部37，使得比图20的情形更增加切削阻力。由此，可使自发生刀刃得到促进，从而可抑制孔眼堵塞的发生。在刀片的尖端部分的倒角部及曲面部与切断沟槽的底面的界面上，对切削屑的排斥作用较大，而在刀片的侧面与切削沟槽的侧面的界面上，对切削屑的排斥作用变得较小。从而，因切削而产生的切削屑充分滞留在V字沟槽部35的底部。通过使切削屑滞留在沟槽内，在有助于刀片加工的部分，即本实施方式中，对刀片的V字形的尖端部的切削阻力增加。从而，即使在使用了包含粒度为#3000以上的磨粒、尖端部呈V字形的金属粘结刀片的情况下，也可使自发生刀刃得到促进，从而可抑制孔眼堵塞的发生。
接着，说明通过分2个阶段的切削加工来切断图2所示的晶片(厚度约为250μm)的例子。例如，使用图6所示的金属粘结刀片21(第1刀片)，将图21所示的深度Z2定为200μm以上，来切削加工晶片的表面。此时，不使因该切削加工而形成的沟槽贯通晶片。即，进行在晶片的表面形成沟槽的半切割。
作为上述第1刀片，使用镍电铸刀片(金属粘结刀片)，使磨粒的粒度为#3000～3500。另外，刀片的宽度为70～110μm，刀片的旋转速度为30000～35000rpm，刀片的行进速度为50mm/sec左右，使刀片的尖端部与晶片的表面以90度的角度接触，进行切削加工。
在表1中示出了以上述的切入深度Z2、粒度、尖端部形状为下列条件进行晶片表面的研削加工并评价了所产生的碎裂的尺寸的结果。在从上表面看切削加工后的晶片的情况下，碎裂的尺寸定义为从加工端部所产生的缺损和表面膜的剥落部分(碎裂)的平均尺寸。碎裂尺寸越小越好，优选是不足10μm。
[表1]
  样品No.   深度Z2   粒度#   尖端部形状   碎裂   备注
  1   100μm   #2000   平坦   15μm   45000～50000rpm、50mm/sec
  2   100μm   #3000～3500   平坦   10μm
  3   100μm   #2000   V字   8μm
  4   100μm   #3000～3500   V字   5μm   因加工中的孔眼堵塞，碎裂增大(初始5μm→100μm)
  5(本发明)   200μm   #3000～3500   V字   5μm   与刀片宽度无关，有孔眼堵塞抑制效果
如果将表1的样品1、2进行比较，可知在刀片的尖端部为平坦形、将深度Z2定为100μm进行了切削的情况下，通过增大磨粒的粒度(减小磨粒的粒径)，碎裂尺寸有变小的趋势。另外，通过样品3、4的比较可知，也在刀片的尖端部为平坦形、将深度Z2定为100μm进行了切削的情况下，如果增大磨粒的粒度，则碎裂的尺寸变小。从而，通过增大磨粒的粒度(减小磨粒的粒径)，可减小碎裂尺寸。在粒度小的刀片及尖端为平坦形的刀片中，不仅产生大的碎裂，而且往往从碎裂所发生的部分起，以低介电常数膜的界面为起点，有碎裂数倍大小的界面剥离向芯片内部行进的情况。
如果将表1的样品1、3进行比较，可知将深度Z2定为100μm、将磨粒的粒度定为#2000进行了切削的情况下，通过将刀片的尖端部从平坦形变为V字形，碎裂尺寸有变小的趋势。另外，通过样品2、4的比较可知，也在深度Z2为100μm、磨粒的粒度为#3000～3500的情况下，通过将刀片的尖端部从平坦形变为V字形，碎裂尺寸有变小的趋势。从而，通过将刀片的尖端形状从平坦形变为V字形，可减小碎裂尺寸。
在表1的样品1～4之中，磨粒的粒度为#3000～3500、将刀片的尖端部定为V字形的样品4的切断初期的碎裂最小。但是，在样品4中，在切削加工中发生孔眼堵塞，随之有碎裂尺寸增大的趋势。例如，虽然切断初期的碎裂为5μm，但只要切断直径30厘米的晶片一次，在切断后期，孔眼堵塞不断推进，碎裂的大小往往增大至100μm以上。与此相比，在磨粒的粒度、尖端部的形状与样品4相同，而使深度Z2深至200μm的样品5(本发明)中，可知由于能将切断初期的碎裂的尺寸减小至与样品4一样，而且能有效地抑制切削加工中的孔眼堵塞的发生，所以能有效地抑制因切断性能的下降导致的碎裂的大型化。另外，可知能够与刀片宽度(70μm～110μm)无关地抑制孔眼堵塞效果。在样品5中，也可充分地减小碎裂和低介电常数膜的界面剥离。样品5中的碎裂和界面剥离最大可被抑制到切断面与保护环的距离的一半以下，如能抑制到15μm以下则更好。
一般认为，上述孔眼堵塞抑制效果可通过使深度Z2深至200μm、使V字形的肩部分比晶片34的表面更深入到内部侧进行切削，并通过增加加工中的切削阻力而得到。通过上述切削方法，可一边抑制因孔眼堵塞引起的碎裂随时间而增大，一边将碎裂的尺寸抑制得较小。
另外，与图13所示的情况同样地，从晶片表面侧看到的被加工部的尖端部分呈V字形。因此，被加工部的起点远离切断边缘部。由此，可减小晶片的切断边缘部受刀片冲击。从而，可兼顾尖端部呈V字形的优点与磨粒的粒径小(粒度为#3000以上)的优点。
其后，用宽度D为30～40μm的刀片对通过上述半切割而形成的沟槽的底面进行切削加工，如图23所示，进行使沟槽贯通到硅基板1的背面(全切割)的工序。如图24所示，利用图23所示的切断工序来切断整个半导体晶片，并且切断切割刀片38的一部分。在上述的半切割中，使用了具有粒度为#3000以上的磨粒的第1刀片。与此相比，全切割所用的刀片(第2刀片)的磨粒的粒度比半切割所用的刀片(第1刀片)的磨粒的粒度小，优选例如使用#2000(图18所示的由眼开口d为6μm左右的网格分配的磨粒)。
通过使用上述粒度的磨粒，与使用粒度大的磨粒的情形进行比较，可容易使切削速度得到提高。另外，可抑制贴附在图23的硅基板1的背面的切割带38由摩擦热造成的损伤。
在上述全切割工序中，优选使用第2刀片的宽度比半切割工序中所使用的第1刀片的宽度小的刀片。由此，可不使第2刀片与晶片的表面接触而进行全切割。从而，可抑制全切割所造成的碎裂的发生。
另外，在上述全切割的工序中，优选使用第2刀片的刀片宽度比第1刀片的尖端部的平坦面的宽度(图7中所示的W1的宽度)大的刀片。由此，在进行全切割时，可使第2刀片的尖端部与通过半切割所形成的V字形的斜面接触，从而进行切削。由此，在进行全切割时，可缓和第2刀片给予晶片的应力。从而，可抑制全切割所造成的硅基板的裂痕、缺损的发生。
在本实施方式中，在对晶片进行半切割后，通过全切割的2个阶段的切削，进行晶片的切割。由此，在半切割的阶段，可抑制刀片的孔眼堵塞，防止切削能力的下降，可进行将碎裂的大小抑制得较小的切削加工。另外，在全切割的阶段，由于在加工对象中不包含低介电常数膜及TEG图形，所以可增大切削速度。在同时进行半切割与全切割的情况下，也可用相同的切削速度进行切削。
另外，如图2所示，在硅基板1上形成低介电常数膜。另外，在切割线A的区域存在TEG，埋入铜布线。这些低介电常数膜及铜布线虽然容易成为切削加工中孔眼堵塞的原因，但可在进行晶片表面的研削时除去。即使是这样的情形，也可通过应用本实施方式中所示的研削方法来有效地抑制孔眼堵塞的发生。
如以上说明那样，在本实施方式中，使用包含粒度为#3000以上的磨粒、尖端部呈V字形的金属粘结刀片，使从晶片表面到内部的刀片的切入深度比V字形的肩部深来切削晶片表面。由此，可使切削加工时的切削阻力增加。从而，可抑制晶片上的切削加工时孔眼堵塞的发生，防止切削能力的下降。另外，可将切割时所发生的碎裂大小抑制得很小，防止切削面的品质下降。
在本实施方式中，说明加工在硅基板上形成有低介电常数膜的晶片的例子。但是，本发明的应用对象不限于切断上述晶片的情形，也可应用于切断SOI(绝缘体上的硅)用的晶片等的情形。另外，在本实施方式中，记述了半导体晶片的厚度为250μm的情形，但不限于此，也可应用于更薄半导体晶片的情形。例如，在半导体晶片的厚度为100μm以下的情况下，在用尖端部呈V字形的金属粘结刀片进行切断时，如果半导体晶片的切剩部分的厚度变得过小，则由于有在切断中发生因半导体晶片开裂引起的问题的可能性，所以在半导体晶片的厚度为100μm以下的情况下，在用尖端部呈V字形的金属粘结刀片切断半导体晶片时，优选至少切剩晶片厚度的三分之一以上，更优选切剩半导体晶片的厚度的一半以上。在这种情况下，尖端为V字形的刀片的切入深度变得非常浅。因此，为了充分地确保至尖端为V字形的刀片的侧面部分的切入，必须缩短呈V字形的尖端部分的长度。在这种情况下，优选刀片的厚度为半导体晶片的厚度的三分之二以下，更优选使用晶片厚度的一半以下的刀片。例如，在切断100μm厚度的半导体晶片时，通过使用刀片的厚度为50μm、V字形的尖端部分的长度为25μm的刀片，以切入深度50μm进行切断，可防止在切断中途的半导体晶片的开裂，同时可确保良好的切断状态。
实施方式2
在本实施方式中，说明在进行了实施方式1中所示的切割工序后，进行半导体芯片的组装，直至出厂的工序。
在图25中示出了包含实施方式1中所示的切割工序和其后直至进行出厂的工序的工序流程。首先，如图1中所述的那样，准备在硅基板上形成了晶体管等元件的晶片34(S1)。接着，如图3中所述的那样，在晶片34的背面贴附切割带38，并进行安装(S2)。接着，采用实施方式1中所示的方法，进行切割(S3)。接着，为使切割带38的粘结力降低，要照射紫外线(S4)。由此，可使在以后的工序中切割带38容易剥离。接着，如图26中所述的那样，剥离切割带38，拾取按芯片单位切断的半导体芯片41(S5)。
为了组装按上述工序S5所拾取的半导体芯片41，如图27(俯视图)、图28(剖面图)中所述的那样，准备用环氧类树脂等有机树脂形成的布线基板42(S6)。接着，进行在200℃的温度下对布线基板42热处理30秒左右使吸湿率降低并除去残存的溶剂的预烘焙(S7)。
接着，如图29中所述的那样，在按S7进行了预烘焙的布线基板42上在120～190℃的温度下贴附小片粘结膜43(S8)。接着，对该膜在120～250℃的温度下进行2～20分钟左右的热处理(S9)，以促进小片粘结膜的固化收缩。由此，在布线基板42的表面与小片粘结膜43之间发生了粘结的情况下，可挤出粘结剂，使粘结力降低。
接着，在小片粘结膜43上，安装按S5所拾取的半导体芯片(S10)。此时，对半导体芯片41施加150～250℃左右的热。接着，在150～250℃的温度下使进行小片粘结用的树脂固化(S11)。接着，如图30中所述的那样，进行焊线(S12)。此时，对半导体芯片施加130～180℃左右的温度。接着，如图31中所述的那样，进行树脂密封(S13)。此时，对半导体芯片41施加150～200℃左右的温度。
接着，在布线基板42的背面的电极上，形成用作外部端子的焊球(S14)，使半导体芯片单片化(S15)，打标记(S16)，最终经测试(S17)，使如图32中所述那样完成的半导体器件44出厂。

Claims (14)

1.一种半导体器件的制造方法，其特征在于，具有：
(a)准备半导体晶片的工序，该半导体晶片具有通过切割线区分的多个半导体芯片区域，并包含：硅基板；多个晶体管，形成在所述硅基板的表面上；第一绝缘膜，由在所述多个晶体管上形成的氧化硅膜构成；多层布线层，形成在所述第一绝缘膜上；以及第二绝缘膜，其是在所述多层布线层间形成并具有比所述氧化硅膜低的介电常数的第二绝缘层，其一部分形成在所述刻划线上；
(b)准备第一刀片和第二刀片的工序，其中，所述第一刀片具有第一部分和第二部分，所述第一部分具有第一宽度，所述第二部分与所述第一部分一体形成并以尖端具有比所述第一宽度小的第二宽度的方式被加工成V字形状，所述第二刀片是尖端具有比所述第一宽度小、比所述第二宽度大的第三宽度；
(c)第一切割工序，沿着所述切割线以所述第一刀片切削所述半导体晶片，其中，以所述第一刀片的所述第一部分到达所述硅基板中的方式切削所述半导体晶片，在所述切割线处的所述硅基板中形成第一沟槽；以及
(d)第二切割工序，在所述第一切割工序之后，沿着所述切割线以所述第二刀片切削所述半导体晶片，其中，通过进一步切削所述第一沟槽的底面部，从而在所述切割线处的所述硅基板中，形成比所述第一沟槽更深的第二沟槽。
2.根据权利要求1所述的半导体器件的制造方法，其特征在于，通过所述第二切割工序，将所述半导体晶片分割为多个半导体芯片。
3.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述第二绝缘层是SiOC膜。
4.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述第二绝缘层是SiOF膜、SiLK膜、SiCN膜、含有甲基的SiO2膜、MSQ的任一种。
5.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述第一刀片的所述第二宽度是所述第一宽度的40％以下。
6.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述第一刀片是将金属作为粘结材料而使磨粒粘结的金属粘结刀片。
7.根据权利要求6所述的半导体器件的制造方法，其特征在于，所述第二刀片是将金属作为粘结材料而使磨粒粘结的金属粘结刀片，所述第一刀片的磨粒的粒度比所述第二刀片的磨粒的粒度大。
8.一种半导体器件的制造方法，其特征在于，具有：
(a)准备半导体晶片的工序，该半导体晶片具有通过切割线区分的多个半导体芯片区域，并包含：硅基板；元件分离用沟槽，形成在所述硅基板的表面上；多个晶体管，形成在通过所述元件分离用沟槽区分的区域中；第一绝缘膜，由在所述多个晶体管上形成的氧化硅膜构成；多层布线层，形成在所述第一绝缘膜上；以及第二绝缘膜，其是在所述多层布线层间形成并具有比所述氧化硅膜低的介电常数的第二绝缘层，其一部分形成在所述刻划线上；
(b)准备第一刀片和第二刀片的工序，其中，所述第一刀片具有第一部分和第二部分，所述第一部分具有第一宽度，所述第二部分与所述第一部分一体形成并以尖端具有比所述第一宽度小的第二宽度的方式被加工成V字形状，所述第二刀片是尖端具有比所述第一宽度小、比所述第二宽度大的第三宽度；
(c)第一切割工序，沿着所述切割线以所述第一刀片切削所述半导体晶片，其中，以所述第一刀片的所述第一部分到达比所述元件分离用沟槽的底面部深的位置的方式切削所述半导体晶片，在所述切割线处的所述硅基板中形成第一沟槽；以及
(d)第二切割工序，在所述第一切割工序之后，沿着所述切割线以所述第二刀片切削所述半导体晶片，其中，通过进一步切削所述第一沟槽的底面部，从而在所述切割线处的所述硅基板中，形成比所述第一沟槽更深的第二沟槽。
9.根据权利要求8所述的半导体器件的制造方法，其特征在于，通过所述第二切割工序，将所述半导体晶片分割为多个半导体芯片。
10.根据权利要求8所述的半导体器件的制造方法，其特征在于，所述第二绝缘层是SiOC膜。
11.根据权利要求8所述的半导体器件的制造方法，其特征在于，所述第二绝缘层是SiOF膜、SiLK膜、SiCN膜、含有甲基的SiO2膜、MSQ的任一种。
12.根据权利要求8所述的半导体器件的制造方法，其特征在于，所述第一刀片的所述第二宽度是所述第一宽度的40％以下。
13.根据权利要求8所述的半导体器件的制造方法，其特征在于，所述第一刀片是将金属作为粘结材料而使磨粒粘结的金属粘结刀片。
14.根据权利要求13所述的半导体器件的制造方法，其特征在于，所述第二刀片是将金属作为粘结材料而使磨粒粘结的金属粘结刀片，所述第一刀片的磨粒的粒度比所述第二刀片的磨粒的粒度大。
CN2009100050885A 2006-01-20 2006-12-25 半导体器件的制造方法 Active CN101471293B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006-012367 2006-01-20
JP2006012367A JP2007194469A (ja) 2006-01-20 2006-01-20 半導体装置の製造方法
JP2006012367 2006-01-20

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2006101711453A Division CN101005021B (zh) 2006-01-20 2006-12-25 半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN101471293A CN101471293A (zh) 2009-07-01
CN101471293B true CN101471293B (zh) 2011-08-03

Family

ID=38286079

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2009100050885A Active CN101471293B (zh) 2006-01-20 2006-12-25 半导体器件的制造方法
CN2006101711453A Active CN101005021B (zh) 2006-01-20 2006-12-25 半导体器件的制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2006101711453A Active CN101005021B (zh) 2006-01-20 2006-12-25 半导体器件的制造方法

Country Status (5)

Country Link
US (2) US7598154B2 (zh)
JP (1) JP2007194469A (zh)
KR (1) KR101329609B1 (zh)
CN (2) CN101471293B (zh)
TW (1) TWI407499B (zh)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288285A (ja) * 2007-05-15 2008-11-27 Sharp Corp 積層基板の切断方法、半導体装置の製造方法、半導体装置、発光装置及びバックライト装置
US7838424B2 (en) * 2007-07-03 2010-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced reliability of wafer-level chip-scale packaging (WLCSP) die separation using dry etching
JP5122893B2 (ja) * 2007-09-14 2013-01-16 株式会社ディスコ デバイスの製造方法
EP2075840B1 (en) 2007-12-28 2014-08-27 Semiconductor Energy Laboratory Co., Ltd. Method for dicing a wafer with semiconductor elements formed thereon and corresponding device
US7968431B2 (en) 2008-07-15 2011-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Diffusion region routing for narrow scribe-line devices
CN101745990A (zh) * 2008-12-01 2010-06-23 孙春雨 一种切割脆性材料的刀轮及其加工方法
JP2010192867A (ja) * 2009-01-20 2010-09-02 Renesas Electronics Corp 半導体集積回路装置および半導体集積回路装置の製造方法
JP5395446B2 (ja) * 2009-01-22 2014-01-22 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
WO2010086952A1 (ja) * 2009-01-30 2010-08-05 パナソニック株式会社 半導体装置及びその製造方法
TWI477375B (zh) * 2009-05-08 2015-03-21 Sun Chun Yu Cutting wheel of brittle material and its processing method
US9269676B2 (en) * 2009-11-25 2016-02-23 Intel Corporation Through silicon via guard ring
US8524537B2 (en) * 2010-04-30 2013-09-03 Stats Chippac, Ltd. Semiconductor device and method of forming protective coating material over semiconductor wafer to reduce lamination tape residue
JP5623791B2 (ja) * 2010-06-01 2014-11-12 株式会社ディスコ サファイア基板の加工方法
JP5623795B2 (ja) * 2010-06-04 2014-11-12 株式会社ディスコ サファイア基板の加工方法
JP5623798B2 (ja) * 2010-06-10 2014-11-12 株式会社ディスコ サファイア基板の加工方法
JP5770446B2 (ja) * 2010-09-30 2015-08-26 株式会社ディスコ 分割方法
DE102011112659B4 (de) * 2011-09-06 2022-01-27 Vishay Semiconductor Gmbh Oberflächenmontierbares elektronisches Bauelement
JP2013069814A (ja) * 2011-09-21 2013-04-18 Renesas Electronics Corp 半導体装置の製造方法
JP2013105919A (ja) * 2011-11-14 2013-05-30 Fujitsu Semiconductor Ltd 半導体ウェハ及び半導体装置の製造方法
TWI455200B (zh) * 2012-01-05 2014-10-01 Wecon Automation Corp 切割裝置及方法
US8772950B2 (en) * 2012-11-07 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for flip chip substrate with guard rings outside of a die attach region
JP5600775B2 (ja) * 2013-06-11 2014-10-01 ルネサスエレクトロニクス株式会社 半導体装置
WO2015008189A2 (en) 2013-07-18 2015-01-22 Koninklijke Philips N.V. Dicing a wafer of light emitting devices
JP2015056605A (ja) * 2013-09-13 2015-03-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6441025B2 (ja) 2013-11-13 2018-12-19 株式会社東芝 半導体チップの製造方法
TWI671812B (zh) * 2013-11-13 2019-09-11 東芝股份有限公司 半導體晶片之製造方法、半導體晶片及半導體裝置
JP6318046B2 (ja) * 2014-08-12 2018-04-25 株式会社ディスコ ウエーハの分割方法
JP6426407B2 (ja) * 2014-09-03 2018-11-21 株式会社ディスコ ウエーハの加工方法
US9589812B2 (en) 2014-11-06 2017-03-07 Fuji Xerox Co., Ltd. Fabrication method of semiconductor piece
JP5780351B1 (ja) * 2014-11-06 2015-09-16 富士ゼロックス株式会社 半導体片の製造方法
JP6433769B2 (ja) * 2014-11-27 2018-12-05 旭化成エレクトロニクス株式会社 ホールセンサ及びホールセンサの製造方法
JP6479532B2 (ja) * 2015-03-30 2019-03-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9786562B2 (en) * 2015-04-21 2017-10-10 Asm Technology Singapore Pte Ltd Method and device for cutting wafers
JP6506606B2 (ja) * 2015-04-27 2019-04-24 株式会社ディスコ ウエーハの分割方法
US9659879B1 (en) * 2015-10-30 2017-05-23 Taiwan Semiconductor Manufacturing Company Semiconductor device having a guard ring
CN109716540A (zh) * 2016-09-20 2019-05-03 株式会社钟化 太阳能电池及其制造方法以及太阳能电池模块
KR102616489B1 (ko) 2016-10-11 2023-12-20 삼성전자주식회사 반도체 장치 제조 방법
JP6779574B2 (ja) * 2016-12-14 2020-11-04 株式会社ディスコ インターポーザの製造方法
US20200158920A1 (en) * 2017-06-27 2020-05-21 Daicel Corporation Method for producing lens
JP6955918B2 (ja) * 2017-07-03 2021-10-27 株式会社ディスコ 基板の加工方法
CN107471062B (zh) * 2017-10-10 2020-10-27 扬州乾照光电有限公司 一种切割方法
DE102017123846B4 (de) * 2017-10-13 2020-03-12 Infineon Technologies Austria Ag Leistungshalbleiter-Die und Halbleiterwafer umfassend einen Oxid-Peeling Stopper und Verfahren zum Verarbeiten eines Halbleiterwafers
US10403506B2 (en) 2018-01-07 2019-09-03 Infineon Technologies Ag Separation of workpiece with three material removal stages
KR102600001B1 (ko) * 2018-10-18 2023-11-08 삼성전자주식회사 스크라이브 레인을 포함하는 반도체 칩
JP2021040097A (ja) * 2019-09-05 2021-03-11 株式会社ディスコ 被加工物の切削方法
US20210202318A1 (en) * 2019-12-27 2021-07-01 Micron Technology, Inc. Methods of forming semiconductor dies with perimeter profiles for stacked die packages
US11348798B2 (en) * 2020-02-07 2022-05-31 Akoustis, Inc. Methods of forming integrated circuit devices using cutting tools to expose metallization pads through a cap structure and related cutting devices
WO2024052967A1 (ja) * 2022-09-05 2024-03-14 株式会社レゾナック 半導体装置の製造方法、構造体及び半導体装置
WO2024052968A1 (ja) * 2022-09-05 2024-03-14 株式会社レゾナック 半導体装置の製造方法、及び構造体

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003197564A (ja) * 2001-12-21 2003-07-11 Disco Abrasive Syst Ltd 低誘電体絶縁材料を積層した基板のダイシング方法
CN1496967A (zh) * 2002-10-04 2004-05-19 精工爱普生株式会社 切块方法、防护玻璃、液晶板、液晶投影仪、摄像装置及数字图像识别装置
CN1534739A (zh) * 2003-03-27 2004-10-06 株式会社东芝 半导体器件及半导体器件的制造方法
JP2005158855A (ja) * 2003-11-21 2005-06-16 Seiko Epson Corp ダイシング装置及び半導体装置の製造方法、半導体装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6485712A (en) 1987-09-28 1989-03-30 Nec Corp Dicing method of semiconductor
JP3147455B2 (ja) * 1992-01-20 2001-03-19 富士通株式会社 半導体ウェーハの切断方法
EP0678904A1 (en) * 1994-04-12 1995-10-25 Lsi Logic Corporation Multicut wafer saw process
JP3135793B2 (ja) * 1994-09-02 2001-02-19 シャープ株式会社 液晶表示装置およびその製造方法
WO1996042107A1 (en) * 1995-06-13 1996-12-27 Hitachi Chemical Company, Ltd. Semiconductor device, wiring board for mounting semiconductor and method of production of semiconductor device
JPH09171977A (ja) 1995-12-20 1997-06-30 Sony Corp 基板の分割方法
JPH09326373A (ja) 1996-06-06 1997-12-16 Deisuko Eng Service:Kk ダイシング方法及びトリプルスピンドルダイサー
US6420245B1 (en) * 1999-06-08 2002-07-16 Kulicke & Soffa Investments, Inc. Method for singulating semiconductor wafers
US6426583B1 (en) * 1999-06-14 2002-07-30 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave element, method for producing the same and surface acoustic wave device using the same
JP2002289561A (ja) * 2001-03-28 2002-10-04 Toshiba Corp 半導体装置及びその製造方法
JP2003173986A (ja) 2001-12-04 2003-06-20 Disco Abrasive Syst Ltd ２スピンドル切削装置における切削方法
KR100548554B1 (ko) * 2003-03-04 2006-02-02 주식회사 하이닉스반도체 테스트 비이클 볼 그리드 어레이 패키지
JP2004349275A (ja) * 2003-03-24 2004-12-09 Tokyo Seimitsu Co Ltd チップ製造方法
JP2004296905A (ja) * 2003-03-27 2004-10-21 Toshiba Corp 半導体装置
JP4141340B2 (ja) * 2003-07-16 2008-08-27 三洋電機株式会社 半導体装置の製造方法
JP2005129743A (ja) * 2003-10-24 2005-05-19 Tokyo Seimitsu Co Ltd ダイシング方法
JP2005129742A (ja) * 2003-10-24 2005-05-19 Tokyo Seimitsu Co Ltd ダイシングブレード及びダイシング方法
JP4447283B2 (ja) * 2003-11-05 2010-04-07 東京応化工業株式会社 シリカ系被膜形成用塗布液
JP2005175148A (ja) * 2003-12-10 2005-06-30 Tokyo Seimitsu Co Ltd ダイシング方法
JP4488733B2 (ja) * 2003-12-24 2010-06-23 三洋電機株式会社 回路基板の製造方法および混成集積回路装置の製造方法。
JP4537702B2 (ja) 2003-12-26 2010-09-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2006005190A (ja) * 2004-06-18 2006-01-05 Renesas Technology Corp 半導体装置
JP4507175B2 (ja) * 2004-09-09 2010-07-21 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
EP1800340A4 (en) * 2004-09-29 2011-03-16 Fujifilm Corp MULTILAYER BODY GRINDING METHOD AND SEMICONDUCTOR IMAGE DETECTION DEVICE MANUFACTURING METHOD
JP4621049B2 (ja) * 2005-03-25 2011-01-26 富士通株式会社 配線基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003197564A (ja) * 2001-12-21 2003-07-11 Disco Abrasive Syst Ltd 低誘電体絶縁材料を積層した基板のダイシング方法
CN1496967A (zh) * 2002-10-04 2004-05-19 精工爱普生株式会社 切块方法、防护玻璃、液晶板、液晶投影仪、摄像装置及数字图像识别装置
CN1534739A (zh) * 2003-03-27 2004-10-06 株式会社东芝 半导体器件及半导体器件的制造方法
JP2005158855A (ja) * 2003-11-21 2005-06-16 Seiko Epson Corp ダイシング装置及び半導体装置の製造方法、半導体装置

Also Published As

Publication number Publication date
US20070173035A1 (en) 2007-07-26
US7598154B2 (en) 2009-10-06
TWI407499B (zh) 2013-09-01
KR101329609B1 (ko) 2013-11-15
US7923297B2 (en) 2011-04-12
CN101471293A (zh) 2009-07-01
JP2007194469A (ja) 2007-08-02
KR20070077058A (ko) 2007-07-25
TW200733218A (en) 2007-09-01
US20090317945A1 (en) 2009-12-24
CN101005021B (zh) 2012-05-09
CN101005021A (zh) 2007-07-25

Similar Documents

Publication Publication Date Title
CN101471293B (zh) 半导体器件的制造方法
US5834829A (en) Energy relieving crack stop
US6040235A (en) Methods and apparatus for producing integrated circuit devices
CN101150094B (zh) 半导体晶圆结构
US7994613B2 (en) Semiconductor device and method for manufacturing the same
KR20010014950A (ko) 반도체 장치에서의 스크라이브 스트리트 밀봉 및 제작 방법
US8178421B2 (en) Method of fabricating semiconductor device
US20110278722A1 (en) Semiconductor device and manufacturing method thereof
CN113035865B (zh) 半导体装置
EP2950338B1 (en) Dicing method for wafer-level packaging
US8633086B2 (en) Power devices having reduced on-resistance and methods of their manufacture
US3838501A (en) Method in microcircuit package assembly providing nonabrasive, electrically passive edges on integrated circuit chips
JP4491036B2 (ja) 半導体装置の製造方法
JP2001203172A (ja) 半導体素子を半導体ウェーハから切り離すための装置
JP5609981B2 (ja) 半導体装置の製造方法
US6326676B1 (en) Semiconductor device
US20100320611A1 (en) Method for manufacturing a semiconductor device, semiconductor chip and semiconductor wafer
US6787908B2 (en) Pad metallization over active circuitry
CN109940285B (zh) 一种扇出形晶圆激光隐形切割方法
JP2004031619A (ja) 半導体素子の製造方法
TW200826175A (en) Semiconductor wafer and method for forming the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Effective date: 20100920

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO, JAPAN TO: KAWASAKI CITY, KANAGAWA PREFECTURE, JAPAN

TA01 Transfer of patent application right

Effective date of registration: 20100920

Address after: Kawasaki, Kanagawa, Japan

Applicant after: Renesas Electronics Corporation

Address before: Tokyo, Japan, Japan

Applicant before: Renesas Technology Corp.

C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kawasaki, Kanagawa, Japan

Patentee before: Renesas Electronics Corporation

CP02 Change in the address of a patent holder