TWI407499B - 半導體裝置之製造方法 - Google Patents

半導體裝置之製造方法 Download PDF

Info

Publication number
TWI407499B
TWI407499B TW095146242A TW95146242A TWI407499B TW I407499 B TWI407499 B TW I407499B TW 095146242 A TW095146242 A TW 095146242A TW 95146242 A TW95146242 A TW 95146242A TW I407499 B TWI407499 B TW I407499B
Authority
TW
Taiwan
Prior art keywords
blade
cutting
width
semiconductor wafer
wafer
Prior art date
Application number
TW095146242A
Other languages
English (en)
Other versions
TW200733218A (en
Inventor
Izumi Naoki
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of TW200733218A publication Critical patent/TW200733218A/zh
Application granted granted Critical
Publication of TWI407499B publication Critical patent/TWI407499B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/02—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills
    • B28D5/022—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills by cutting with discs or wheels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)

Description

半導體裝置之製造方法
本發明有關於半導體裝置之製造方法，特別有關於具有利用切片刀切斷在基板上形成有SiOC膜等之低介電係數膜之晶圓之步驟之半導體裝置之製造方法。
在半導體裝置之製造方法中，當完成晶圓上之製造步驟時，利用切片刀等，以半導體晶片為單位進行切斷。在近年來為減小佈線間之電容，所以在晶圓上形成SiOC等之低介電係數膜。
因為低介電係數膜為脆弱之膜，所以在利用切片刀切削形成有低介電係數膜之晶圓之情況時，容易產生破裂，會引起切片不良。因此，在對上述晶圓進行切片之情況時，使用樹脂結合刀或金屬結合刀等，其技術被揭示在專利文獻1(例如，參照專利文獻1)。
[專利文獻1]日本專利特開2003－197564號公報
樹脂刀之刀面因為柔軟所以對晶圓造成之傷害較小。因此，可以防止低介電係數膜之剝離或破裂，可以使利用切削產生之碎片之大小變小。但是上述之刀其切削加工時之消耗大，耐久性低。因此，夾具更換頻度增加，會使製造成本上升。
因此，檢討使用壽命比樹脂刀長之金屬結合刀，用來抑制低介電係數膜之剝離和破裂之切斷方法(金屬結合刀是利用金屬結合鑽石等研磨粒之切斷刀)。其結果是要抑制低介電係數膜之剝離或破裂時，使刀剖面之前端部形狀成為V字形狀，可以有效地使研磨粒之粒徑變小。
當使用上述之刀切削晶圓表面時，在刀表面附著切削屑，會有刀之堵塞(clogging)以高頻度發生之問題。當發生上述堵塞時，刀之切削能力降低。另外，切斷面之碎片大小變大，切削面品質降低為其問題。
本發明係用來解決上述問題而完成者，其目的是在切斷形成有低介電係數膜之晶圓時，可以防止刀之堵塞，抑制切削能力之降低，藉以防止切削面品質之降低。
本發明之半導體裝置之製造方法係利用刀來切削基板者，其特徵在於：研磨粒之粒度為#3000以上，使用垂直於行進方向之剖面前端部之平坦面寬度為刀寬度40%以下之V字形狀第1刀，進行切削上述基板之第1步驟，使上述V字形狀之肩部部份進入較上述基板表面更內部側。本發明之其他特徵如以下之詳細說明。
依照本發明，在切斷形成有低介電係數膜之晶圓時，可以防止刀之堵塞，抑制切削能力之降低，防止切削面品質之降低。
下面參照圖式用來說明本發明之實施形態。另外，在各個圖中，在相同或相當之部份附加相同之符號，而其說明則加以簡化或省略。
實施形態1.
說明本發明之半導體裝置之製造方法。在此處所說明的是將在矽基板上形成有電晶體等之元件、佈線、絕緣膜之晶圓，利用切片，切斷成為半導體晶片狀之例。
圖1表示在矽基板上形成電晶體等之元件、佈線、絕緣膜後之晶圓立體圖，圖2表示其剖面圖。晶圓之厚度利用圖中未顯示之晶圓背面之背面研磨步驟，背面研磨至250 μ m左右之厚度。背面研磨之方法可以適當地選擇機械式手段，化學式手段，和併用機械式手段與化學式手段等。在矽基板1上形成裝置區域A1、A2，使該等區域鄰接。另外，在該等區域之間形成有在以後步驟成為晶圓之切斷部份之切片線A。在本實施形態中，切片線之寬度被規定成為：形成晶圓上之結合襯墊或電晶體等之主動元件之區域；在與外側區域之間所形成之防護環間之距離A，在本實施形態中，為180 μ m。半導體晶片表面之表面保護膜11由氮化矽膜或聚醯亞胺膜等構成，以不會影響到被切片刀切斷之部份之方式，在切片區域形成開口。表面保護膜11之開口之寬度B在本實施形態中為140 μ m。防護環之形成是經由疊層與晶片內佈線同層之導電體膜，其效果是將經由露出在切片後之半導體晶片側面之層間絕緣膜，侵入到具有作為製品功能部份之內部之水分，抑制在最小限度。另外，防護環被佈置成沿著晶片上電極之外側，包圍形成有作為製品功能之主動元件之區域。防護環成為沒有切縫之包圍形狀，可以更確實地防止水分之侵入。如後面所說明，切斷所使用之切片刀之寬度為100 μ m。另外，在半導體晶片主面上露出有Al佈線20被使用作為接線或倒裝晶片連接時之電極。在切片步驟時，切片刀會發生最大±2.5 μ m程度之位置偏移。在此種構造中，當切片步驟時之碎片大於40 μ m時，因為會損傷防護環，所以會形成對具有作為製品功能之區域的水分侵入路徑，使製品之可靠度顯著降低。另外，當碎片成為更大時，因為會損傷具有作為製品功能之佈線等，所以半導體晶片本身因為損傷而有失去功能之可能性。因此，切片步驟時之碎片除了要考慮製造變動等之外，最好抑制成為從晶片切斷面到防護環之距離之一半以下。又，在本實施形態中，亦考慮到切片刀之位置偏移等，假如碎片大小最大在15 μ m以下時，可以確保製品之可靠度。
如圖2所示，在矽基板1上設置元件隔離2，源極/汲極3，電晶體之閘極4。在該等之上形成絕緣膜5~10，再於其上形成表面保護膜11。絕緣膜7、9是SiOC膜等之低介電係數膜，介電常數為3之程度。其他之絕緣膜為矽氧化膜等。在絕緣膜6~10之中，將銅佈線14、16、18埋入。另外，在銅佈線18之上設有Al佈線20。
作為上述之低介電係數膜者，除了SiOC膜外，亦可以包含有SiOF膜，SiLK膜，SiCN膜，含有甲基之SiO2 膜，MSQ(Methyl Silses Quioxane)等。該等之低介電係數膜均是介電常數低於SiO2 膜(介電常數3.9~4左右)之膜。
低介電係數膜當與SiO2 膜比較時，一般是密度較低，另外，依照膜種類之不同，由於為多孔質形狀，空孔率較高，所以膜本身脆弱，構造上弱，與SiO2 膜界面之接著力弱。因此，當使低介電係數膜形成在晶圓上之情況，在進行切片時容易發生破碎或碎片。
在切片線A內形成有最上層之Al佈線20，和連接在Al佈線20下層之多層銅佈線14、16、18。在最下層之銅佈線14和電晶體之半導體區域之間，設置由W(鎢)等構成之塞柱13，使最下層之銅佈線14和形成在半導體基板上之半導體區域互相連接。利用該等之銅佈線14、16、18、Al佈線20，和塞柱13，構成進行電測試用之TEG(Test Element Group)圖案。
其次，如圖3所示，將晶圓34貼在切片帶38。切片帶38之周圍被金屬製之框體39保持。其次，以圖4表示切削圖1所示之晶圓表面時之剖面圖。在該圖中表示利用金屬結合刀切斷切片線A(參照圖2)表面之狀態。另外，利用圖4之步驟切斷之結果，在半導體晶圓之表面沿著切片區域形成有圖5所示之溝。
在此處就上述金屬結合刀進行說明。此處所使用之金屬結合刀為圓盤狀，使在中心軸周圍旋轉之圓周部接觸被加工面而進行切削加工。圖6表示該刀之圓周部份附近之剖面。如圖6所示，金屬結合刀21其前端部成為V字形狀(以下之「前端部」是指刀剖面之前端部)。該金屬結合刀以Ni等之金屬27作為主結合劑，結合鑽石等之研磨粒26。上述結合劑為了確保刀之耐磨耗性，最好使用未含有樹脂之材料。在本實施形態中，以利用電解鍍層來電鍍製造之Ni作為結合材料，使用結合有鑽石研磨粒26之Ni電鑄金屬結合刀。但是，在鑽石研磨粒26亦可以成為含有樹脂者。
在如同金屬結合刀之含有研磨粒之刀中，利用研磨粒進行加工。亦即，在切削加工中，結合劑(金屬)被磨耗，使新的研磨粒露出(自行產生刀緣)，同時對晶圓之表面進行加工。金屬結合刀當與在結合劑含有大量樹脂之刀進行比較時，可以使結合劑之消耗變少，具有高耐久性之優點。因此，刀之夾具更換頻度可以減少。利用此種方式可以提高生產性，降低製造成本。
在此處參照圖7說明刀之前端部形狀之定義。使刀之寬度成為W0 。在刀之使用前，前端部成為尖銳形狀(a)之情況，由於切削加工使前端部磨耗，形成寬度為W1 之平坦面，曲率為R1 之去角部之形狀(b)。這時，在能夠滿足W1 ≦0.4W0 之關係之情況，定義前端部為V字形狀。亦即，當垂直於刀之行進方向之剖面前端部之平坦面寬度(W1 )為λ寬度(W0 )40%以下時，定義刀之前端部為V字形狀。例如，在W0 ＝100 μ m之情況，當W1 ＝≦40 μ m時，前端部為V字形狀。亦即，前端部為V字形狀之刀之定義是不只在前端部完全沒有平坦部之前端完全V字形狀或前端半圓形狀之刀，亦包含具有平坦部對刀寬度為40%以下之多角形狀，或曲面和平面組合之形狀等。另外，不只是前端部形成平坦面之情況，亦包含由於磨耗狀態而成為凹面之情況，在此種情況，使結合平坦面和凹面之部份之寬度成為W1 。對於前端部為V字形狀之刀，在由半導體晶圓之切斷進行磨耗之情況時，會有圖8所示之形狀變化。圖8之利用刀切斷之結果在半導體晶圓形成圖9之形狀之溝。即使在此種情況，平坦面，或合併平坦面和凹面之區域G，假如成為刀寬度之40%以下時，可以保持良好之切斷狀態。另外，對於形成在平坦面之兩側之曲面區域，並沒有特別之限定，但是最好使從平坦面起之傾斜形成某種程度以上。特別是當從刀之側面起厚度30%之距離E內側之部份之前端部長度下，為距離E以上之大小時，因為可以充分地確保曲面區域或去角區域之面之傾斜，所以可以保持比較良好之切斷狀態。
另外，如圖7所示，在刀之使用前，前端部成為矩形形狀(c)之情況，由於切削加工使前端部磨耗，形成平坦面之寬度為W2 ，曲率為R2 之去角部形狀(d)。這時在能夠滿足W2 >0.4W0 之關係之情況，定義成前端部為平坦形狀(不是V字形狀)。例如，當W0 ＝100 μ m、W1 ＝60 μ m時，前端部成為平坦形狀。對於前端部為矩形之刀，在藉由半導體晶圓之切斷而持續磨耗之情況，會有變化成圖10所示形狀之情況。另外，利用圖10之刀切斷之結果，在半導體晶圓形成圖11之形狀之溝。對於前端部為矩形之刀，即使持續磨耗，前端部之平坦部和凹部之寬度亦保持為相當大。另外，對於矩形之刀，由於原來之平坦部之寬度廣大，隨著磨耗之持續，會有在前端部形成凹部之傾向。在利用結合前端部之平坦部和凹部之區域寬度為刀厚之40%以上之形狀之刀，切斷以低介電係數膜形成層間絕緣膜之半導體晶圓之情況時，如圖11所示，由於低介電係數膜之界面引起之碎片12或剝離15等之發生可能性變高。當發生大尺寸碎片或層內剝離時，由於防護環損傷，會顯著地損及半導體裝置之可靠度，另外，由於製品區域內之佈線之損傷，成為發生半導體裝置失去其應有功能之問題之原因。
其次說明刀之前端部之形狀和加工性之關係。在刀之前端部為V字形狀之情況，切削加工晶圓表面時之剖面圖以圖12表示。晶圓之表面，利用刀之V字形狀之部份切削，被加工部成為V字形狀之溝28。因此，切削加工中之溝28之排水性和切粉之排出性為良好。
圖13表示圖12之刀31之透視立體圖。刀31於其中心軸(圖中未顯示)周圍旋轉，同時在箭頭29之方向前進，對晶圓表面進行切削加工。這時，因為刀31之前端部成為V字形狀，所以晶圓表面之被加工部之前端部份32從晶圓之表面側看成為V字形狀。因此，被加工部之起點離開切斷邊緣部30。因此，切斷邊緣部30可以使接受自刀31之衝擊減小。
當刀之前端部為平坦形狀之情況，切削加工晶圓表面時之被加工部之剖面圖以圖14表示。被加工部之剖面成為U字形狀之溝。晶圓被加工時，切削屑殘留在溝之肩部28a，不容易被排出。因此，當與前端部為V字形狀之情況比較時，溝部之排水性和切削時之切粉之排出性成為不良。
圖15表示圖14之刀31之透視立體圖。因為刀31之前端部成為平坦之形狀，所以晶圓表面之被加工部之前端部份32成為線狀。因此，被加工部份之起點與切斷邊緣部30接觸。因此，切斷邊緣部30所受到之來自刀31之衝擊，當與前端部成為V字形狀之情況比較時，成為較大。
在刀之前端部為V字形狀之情況，前端部份32之加工長度如圖13所示，成為L1 之2倍，成為比刀之寬度長。與此相對地，在刀之前端部為平坦之情況，前端部份32之加工長度L2 如圖15所示，成為與刀之寬度相同之長度。
因此，在刀之前端部為V字形狀之情況，當與平坦形狀之情況比較時，刀之加工部份之面積變大。利用此種方式，每1個研磨粒之加工工作減少，可以使切削阻力減小。因此，經由使刀之前端部成為V字形狀，可以抑制進行晶圓加工時產生之碎片大小，使其變小。
其次，說明刀所含研磨粒之粒徑和加工性之關係。在研磨粒之粒徑為d1 、d2 (d1 >d2 )之情況，對晶圓表面進行切削加工時之被加工部之剖面圖分別以圖16、圖17表示。使刀旋轉，研磨粒接觸在晶圓之表面，用來對晶圓之表面進行切削加工。這時，當與圖16之情況(研磨粒26之粒徑＝d1 )比較，圖17之情況(研磨粒26之粒徑＝d2 )係施加在晶圓之衝擊變小。因此，經由使研磨粒之粒徑變小，可以抑制進行晶圓之加工時產生之碎片大小，使其變小。
上述之研磨粒之粒徑最好使用粒度為#3000以上(利用圖18所示之每一英吋網目數為3000以上之網目33分開之研磨粒，粒度之數值越大，最大粒徑越小)者。經由成為上述粒徑，當使用金屬結合刀對晶圓進行加工時，可以抑制碎片之大小，使其變小。
由以上之說明可以明白，當利用金屬結合刀對晶圓進行切削加工時，為了要抑制在晶圓之切斷面產生之碎片大小，使其變小，最好使用刀之前端部為V字形狀，研磨粒之粒徑較小(粒度#3000以上)之金屬結合刀。
依照上述之方式，在使用前端部為V字形狀之金屬結合刀，如圖12所示地進行切削之情況時，溝28之切粉之排出性良好。因此，加工時之切削阻力變低，不容易發生刀之自行產生切割邊緣。另外，當研磨粒之粒徑變小時，研磨粒之粒徑成為與切削屑同等之大小，鄰接之研磨粒間容易被切削屑阻塞。亦即，容易發生堵塞。特別是在包含有粒度為#3000以上之研磨粒，使用前端部為V字形狀之金屬結合刀如圖12所示地進行加工時，研磨粒之堵塞之發生變為顯著。
另外，一般在對低介電係數膜進行切削加工時，因為在低介電係數膜包含有容易堵塞之物質，所以容易發生堵塞。另外，在圖2所示之切片線A之TEG圖案存在有銅佈線。因為銅具有高的延性和展性，所以成為容易堵塞之原因。
要抑制上述之堵塞時，在本實施形態中，使用包含粒度為#3000以上之研磨粒之前端部為V字形狀之金屬結合刀，使從晶圓表面朝向內部之刀之切入深度，比V字形狀之肩之部份深。以下就此種方法進行說明。
在此處如圖19所示，使上述V字形狀之刀(第1刀)之寬度成為W0 ，使從刀之V字之肩部到前端部之深度成為Z0 。圖20表示進行晶圓表面之切削加工時，對晶圓表面之刀之切入深度比Z0 淺之情況之立體圖。另外，圖21表示上述切入深度比Z0 深之情況之立體圖。
如圖20所示，刀31對晶圓34之表面之切入深度成為Z1 (Z1 <Z0 )，在R31之方向旋轉，同時在29之方向行進。在從晶圓34之上面側看之情況，溝以34a作為頂點，在刀之行進方向29之相反方向擴大成為V字狀。這時，通過刀31之中心軸之直線A和被加工面之交點成為原點，朝向行進方向29，以0~X1 之範圍進行切削加工。
如圖21所示，刀31係使對晶圓34表面之刀切入深度成為Z2 (Z2 <Z0 )，在R31之方向旋轉，同時在29之方向行進。在從晶圓34之上面看之情況，溝以34a作為頂點，在刀之行進方向29之相反方向擴大成為V字狀，並使該V字狀之溝以刀之寬度W0 在刀之行進方向之相反方向連續。這時，朝向行進方向29以0~X2 之範圍進行切削加工。進行該切削加工之範圍是對晶圓34表面之切入深度越深，該範圍越增加。在此處利用Z1 <Z0 <Z2 之關係，成為X1 <X2 。亦即，使刀31之切入深度從Z1 深至Z2 ，使V字形狀之肩之部份進入到較晶圓34表面更內部側，使刀31之切削加工之範圍從0~X1 增加為0~X2 。
通過圖20、圖21之直線A，在垂直刀之行進方向之方向之晶圓之剖面以圖22表示。刀31之對晶圓表面之切入深度從Z1 深至Z2 ，用來使溝之剖面形狀成為具有V字溝部35，垂直晶圓表面之側面36，和連接該等之肩部37。
經由使溝之剖面成為上述形狀，切削加工時之切削屑容易殘留在肩部37，當與圖20之情況比較時，可以使切削阻力增加。利用此種方式可以促進自行產生切割邊緣，可以抑制堵塞之發生。在刀之前端部份之去角部或曲面部與切斷溝之底面之界面，對切削屑之排斥作用較大，但是在刀之側面和切削溝之側面之介面，對切削屑之排斥作用較小。因此，由於切削產生之切削屑充分地殘留在V字溝部35之底部。經由使切削屑殘留在溝內，刀之加工之部份，亦即在本實施形態中之刀對V字形狀之前端部之切削阻力增加。因此，即使在使用包含有粒度為#3000以上之研磨粒之前端部之V字形狀之金屬結合刀之情況，亦可以促進自行產生切割邊緣，可以抑制堵塞之發生。
其次說明利用2階段之切削加工切斷圖2所示之晶圓(厚度大約250 μ m)之例。例如，使用圖6所示之金屬結合刀21(第1刀)，使圖21所示之Z2 之深度成為200 μ m以上，對晶圓之表面進行切削加工。這時，利用該切削加工所形成之溝不貫穿晶圓。亦即，進行在晶圓之表面形成溝之半切割。
上述第1刀使用鎳電鑄刀(金屬結合刀)，使研磨粒之粒度成為#3000~3500。另外，刀之寬度為70~110 μ m，刀之旋轉速度為30000~35000rpm，刀之行進速度成為50mm/sec程度，使刀之前端部以90度之角度接觸在晶圓之表面，進行切削加工。
使上述之切入深度Z2 ，粒度，前端部形成為下列之條件，進行晶圓表面之研削加工，評估所產生之碎片大小，其結果以表1表示。碎片之大小被定義成為從上面看切削加工後之晶圓之情況時，從加工端部產生之缺陷，和表層膜之剝離部份(碎片)之平均大小。碎片大小越小越良好，最好未滿10 μ m。
當使表1之樣本1、2進行比較時，可以明白在刀之前端部為平坦形狀，深度Z2 為100 μ m進行切削加工之情況時，由於研磨粒之粒度之變大(研磨粒之粒徑變小)會有碎片之大小變小之傾向。另外，當使樣本3、4進行比較時，可以明白在刀之前端部為V字形狀，深度Z2 為100 μ m進行切削之情況，研磨粒之粒度變大時碎片之大小變小。因此，經由使研磨粒之粒度變大(研磨粒之粒徑變小)，可以使碎片之大小變小。在粒度小之刀或前端為平坦形狀之刀，不只是會發生大的碎片，而且會有從發生碎片之部份起，以低介電係數膜之界面作為起點朝向晶片內部進行發生碎片之數倍大小之界面剝離。
當使表1之樣本1、3進行比較時，可以明白在深度Z2 為100 μ m，研磨粒之粒度為#2000進行切削之情況，經由使刀之前端部從平坦形狀變成V字狀，碎片之大小會有變小之傾向。另外，當使樣本2、4進行比較時，可以明白在深度Z2 為100 μ m，研磨粒之粒度為#3000~5000之情況，經由使刀之前端部從平坦形狀變成V字形狀，碎片之大小會有變小之傾向。因此，經由使刀之前端形狀從平坦變成V字型，可以使碎片之大小變小。
在表1之樣本1~4中，在研磨粒之粒度為3000~5000，刀之前端部為V字形狀之樣本4之切斷初期，碎片之大小為最小。但是，在樣本4中，會有在切削加工中發生堵塞，使碎片之大小逐漸變大之傾向。例如，切斷初期之碎片大小為5 μ m，只要一次切斷直徑30公分之晶圓，則在切斷後期由於堵塞之進行，碎片之大小有可能大型化到100 μ m以上。與此相對地，在研磨粒之粒度，前端部之形狀與樣本4相同之深度Z2 為200 μ m之樣本5(本發明)，切斷初期之碎片大小可以與樣本4同等地小，而且可以有效地抑制切削加工中之堵塞之發生，可以有效地抑制由於切斷性能之降低造成之碎片之大型化。另外，與刀寬度(70~110 μ m)無關地，可以抑制堵塞效果。在樣本5中可以使碎片和低介電係數膜之界面剝離成為很小。在樣本5之晶片化和界面剝離最大為切斷面和防護環之距離之一半以下，更好是抑制成為15 μ m以下。
上述堵塞之抑制效果之獲得被視為是經由使深度Z2 深至200 μ m，切削V字形狀之肩之部份使其進入到較晶圓34之表面更內部側，用來增加加工中之切削阻力。利用上述切削方法，可以抑制由於堵塞之碎片之經時性大型化，同時可以抑制碎片之大小，使其變小。
另外，與圖13所示之情況同樣地，從晶圓表面側看到之被加工部之前端部份成為V字形狀。因此被加工部之起點離開切斷邊緣部。利用此種方式，可以使晶圓之切斷邊緣部受到來自刀之衝擊變小。因此，可以兼顧前端部為V字形狀之優點，和研磨粒之粒徑變小(粒度#3000以上)之優點。
然後，對利用上述半切割所形成之溝之底面，利用寬度D為30~40 μ m之刀進行切削加工，如圖23所示，進行使溝貫穿到矽基板1背面之(全切割)步驟。利用圖23所示之切斷步驟，如圖24所示，將半導體晶圓全體切斷，而且切斷該切片帶38之一部份。在上述之半切割時使用具有粒度#3000以上之研磨粒之第1刀。與此相對地，全切割所使用之刀(第2刀)之研磨粒之粒度小於半切割所使用之刀(第1刀)之粒度，例如最好使用#2000(屬於以圖18所示之網目開口d為6 μ m左右之網目所分開之研磨粒)。
經由使用上述粒度之研磨粒，當與使用大粒度研磨粒之情況比較時，可以容易提高切削速度。另外，可以抑制由於圖23之貼在矽基板1背面之切片帶38之摩擦熱而造成之損傷。
在上述全切割之步驟中，最好使用第2刀之寬度小於半切步驟所使用之第1刀之寬度之刀。利用此種方式，第2刀不接觸在晶圓之表面，就可以進行全切割。因此，可以抑制由於全切割發生碎片。
另外，在上述全切割之步驟，第2刀最好使用刀寬度大於第1刀之前端部之平坦面之寬度(圖7所示之W1 之寬度)之刀。利用此種方式，在進行全切割時，可以使第2刀之前端部接觸在由半切割形成之V字形狀之斜面，藉以進行切削。利用此種方式，在進行全切割時，可以緩和第2刀施加在晶圓之應力。因此，可以抑制利用全切割造成之矽基板之破裂、缺陷之發生。
在本實施形態中，利用在半切割之後，進行全切割之2個階段切削晶圓，用來進行晶圓之切片。利用此種方式，在半切割之階段，可以抑制刀之堵塞，藉以防止切削能力之降低，可以抑制碎片之大小，使其變小地進行切削加工。另外，在全切割之階段，因為在加工對象未含有低介電係數膜，或TEG圖案，所以可以使切削速度變大。在半切割和全切割同時進行之情況，可以利用相同之切削速度進行切削。
另外，如圖2所示，在矽基板1之上形成低介電係數膜。另外，在切片線A之區域存在有TEG，將銅佈線埋入。該等之低介電係數膜和銅佈線容易成為切削加工中之堵塞之原因，但是在進行晶圓表面之研削時被除去。即使在此種情況，經由使用本實施形態所示之研削方法，可以有效地抑制堵塞之發生。
如以上所說明之方式，在本實施形態之形態中，使用包含粒度為#3000以上之研磨粒之前端部為V字形狀之金屬結合刀，使從晶圓表面朝向內部之刀之切入深度，比V字形狀之肩之部份深，以此方式切削晶圓表面。利用此種方式可以增加切削加工時之切削阻力。因此，可以抑制晶圓上之切削加工時之堵塞之發生，藉以防止切削能力之降低。另外，可以抑制切片時發生之碎片之大小，使其變小，藉以防止切削面之品質之降低。
在本實施形態中，所說明之例是對在矽基板上形成有低介電係數膜之晶圓進行加工。但是，本發明之適用對象並不只限於切斷上述晶圓之情況，亦可適用在切斷SOI(Silicon On Insulator)用之晶圓等之情況。另外，在本實施形態中，所記載之情況是半導體晶圓之厚度為250 μ m之情況，但是並不只限於該種，亦可以適用在更薄之半導體晶圓之情況。例如，在半導體晶圓之厚度為100 μ m以下之情況，當利用前端部為V字形狀之金屬結合刀進行切斷時，於半導體晶圓之切割殘留部之厚度太小時，在切斷中有可能發生半導體晶圓破裂之問題，當半導體晶圓之厚度為100 μ m以下之情況時，在利用前端部為V字形狀之金屬結合刀切斷半導體晶圓時，切割之殘留部份至少為晶圓厚度之3分之1以上，更好是半導體晶圓厚度之一半以上。在此種情況，利用前端V字形狀之刀之切入深度成為非常地淺。因此，在充分確保前端V字刀之側面部份之切入方面，需要使成為V字之前端部份之長度變短。在此種情況，刀之厚度為半導體晶圓厚度之3分之2以下，更好為使用一半以下者。例如，在切斷100 μ m之厚度之半導體晶圓時，使用刀之厚度為50 μ m，V字形狀之前端部份之長度為25 μ m者，經由以切入深度50 μ m進行切斷，可以防止切斷途中之半導體晶圓之破裂，可以確保良好之切斷狀態。
實施形態2.
在本實施形態中說明在進行實施形態1所示之切片步驟之後，進行半導體晶片之組建，至出貨之步驟。
圖25表示包含實施形態1所示之切片步驟，和其後進行至出貨之步驟之步驟流程。首先，如圖1所記載之方式，準備在矽基板上形成有電晶體等之元件之晶圓34(S1)。其次，如圖3所記載之方式，在晶圓34之背面貼切片帶38並安裝(S2)。其次，利用實施形態1所示之方法，進行切片(S3)。其次，照射紫外線用來使切片帶38之黏著力降低(S4)。利用此種方式，可以使以後之步驟之切片帶38之剝離變為容易。其次，如圖26所記載之方式，使切片帶38剝離，撿拾被切斷成為晶片單位之半導體晶片41(S5)。
為組建利用上述S5撿拾到之半導體晶片41，如圖27(平面圖)，圖28(剖面圖)所記載之方式，準備利用環氧系樹脂等之有機樹脂所形成之佈線基板42(S6)。其次，以200℃之溫度對佈線基板42進行30秒程度之熱處理，使吸濕率降低，進行預烘烤用來除去殘留之溶媒(S7)。
其次，如圖29所記載之方式，在於S7進行過預烘烤之佈線基板42上，以120~190℃之溫度，貼附片結合膜43(S8)。其次，以120~250℃之溫度對該膜進行2~20分鐘程度之熱處理(S9)，促進片結合膜之硬化收縮。利用此種方式，在佈線基板42之表面和片結合膜43之間產生空孔之情況時，將該空孔壓出，可以減少空孔。
其次，在片結合膜43上安裝在S5被撿拾之半導體晶片(S10)。這時，對半導體晶片41施加150~250℃程度之熱。其次，利用150~250℃之溫度使進行片結合用之樹脂硬化(S11)。其次，如圖30所記載之方式，進行接線(S12)。這時，對半導體晶片施加130~180℃程度之溫度。其次，如圖31所記載之方式，進行樹脂密封(S13)。這時，對半導體晶片41施加150~200℃程度之溫度。
其次，在佈線基板42之背面之電極上，形成成為外部端子之焊劑球(S14)，使半導體晶片進行個片化(S15)，經由標記(S16)，最後測試(S17)，將圖32所記載之完成之半導體裝置44出貨。
1．．．矽基板
2．．．元件隔離
3．．．源極/汲極
4．．．電晶體之閘極
5~10．．．絕緣膜
7、9．．．低介電係數膜
11．．．表面保護膜
12．．．碎片
13．．．塞柱
14、16、18．．．銅佈線
15．．．剝離
20．．．Al佈線
21．．．金屬結合刀
26．．．研磨粒
27．．．金屬
28．．．溝
28a．．．肩部
29．．．行進方向
30．．．切斷邊緣部
31．．．刀
32．．．前端部份
34．．．晶圓
34a．．．頂點
35．．．V字溝部
36．．．側面
37．．．肩部
38．．．切片帶
39．．．框體
41．．．半導體晶片
42．．．佈線基板
43．．．片結合膜
44．．．半導體裝置
A．．．切片線
A1、A2．．．裝置區域
B．．．開口寬度
圖1是在矽基板上形成有元件等之後之晶圓之立體圖。
圖2是在矽基板上形成有元件等之後之晶圓之剖面圖。
圖3是將晶圓貼著在切片帶後之剖面圖。
圖4是切削晶圓之表面時之剖面圖。
圖5是在晶圓表面所形成溝之剖面圖。
圖6是表示刀之前端部之剖面之圖。
圖7(a)至(d)表示刀之前端部形狀之定義之圖。
圖8是切削晶圓之表面時之剖面圖。
圖9是在晶圓表面所形成溝之剖面圖。
圖10是切削晶圓之表面時之剖面圖。
圖11是在晶圓表面所形成溝之剖面圖。
圖12是使用V字形狀之刀切削晶圓時之剖面圖。
圖13是圖12之刀之透視立體圖。
圖14是使用平坦形狀之刀切削晶圓時之剖面圖。
圖15是圖14之刀之透視立體圖。
圖16是刀所含之研磨粒為大粒徑之情況時之剖面圖。
圖17是刀所含之研磨粒為小粒徑之情況時之剖面圖。
圖18表示分配研磨粒之網目。
圖19表示V字形狀之刀之前端部。
圖20是對晶圓淺切入之情況時之刀之透視立體圖。
圖21是對晶圓深切入之情況時之刀之透視立體圖。
圖22是圖20、圖21之剖面圖。
圖23是全切割晶圓時之剖面圖。
圖24是全切割晶圓後之剖面圖。
圖25是從切片步驟至進行出貨為止之步驟流程圖。
圖26是將切片帶剝離時之剖面圖。
圖27是佈線基板之平面圖。
圖28是佈線基板之剖面圖。
圖29是將片結合膜貼在佈線基板上後之剖面圖。
圖30是將半導體晶片接線到佈線基板上後之剖面圖。
圖31是以樹脂密封半導體晶片後之剖面圖。
圖32是完成之半導體裝置之剖面圖。
29．．．行進方向
31．．．刀
32．．．前端部份
34．．．晶圓
34a．．．頂點
A．．．切片線

Claims (14)

  1. 一種半導體裝置之製造方法，其特徵在於包含下列步驟：(a)準備半導體晶圓之步驟，該半導體晶圓具有以切片線劃分之多個半導體晶片區域，並包含有：矽基板；形成於上述矽基板表面上的多個電晶體；由形成於上述多個電晶體上之矽氧化膜所構成的第1絕緣膜；形成於上述第1絕緣膜上的多層佈線層；以及一部分形成於上述切片線上的第2絕緣膜，作為形成於上述多層佈線層間，並具有比上述矽氧化膜為低之介電係數的第2絕緣層；(b)準備第1刀與第2刀之步驟，其中，第1刀具備具有第1寬度的第1部分，及一體形成於上述第1部分的第2部分，該第2部分之前端具有比上述第1寬度為小之第2寬度而加工成為V字形狀；第2刀的前端具有較上述第1刀之上述第1寬度為小、較上述第2寬度為大之第3寬度；(c)第1切片步驟，其係沿著上述切片線而以上述第1刀對上述半導體晶圓進行切削之第1切片步驟，於利用上述第1刀之上述第2部分切削上述半導體晶圓之同時，使上述第1刀之上述第1部分達到上述矽基板中而切削上述半導體晶圓，在上述切片線之上述矽基板中形成第1溝； 以及(d)第2切片步驟，其係在上述第1切片步驟後，沿著上述切片線而以上述第2刀切削上述半導體晶圓之第2切片步驟，藉由進一步切削上述第1溝的底面部，而在上述切片線之上述矽基板中，形成比上述第1溝為深的第2溝。
  2. 如申請專利範圍第1項之半導體裝置之製造方法，其中，藉由上述第2切片步驟，而將上述半導體晶圓分割成多個半導體晶片。
  3. 如申請專利範圍第1項之半導體裝置之製造方法，其中，上述第2絕緣層為SiOC膜。
  4. 如申請專利範圍第1項之半導體裝置之製造方法，其中，上述第2絕緣層為SiOF膜、SiLK膜、SiCN膜、含有甲基之SiO2 膜，或MSQ(Methyl Silses Quioxane，甲基倍半氧矽烷)中之任一者。
  5. 如申請專利範圍第1項之半導體裝置之製造方法，其中，上述第1刀是以金屬作為結合材料而結合有研磨粒之金屬結合刀。
  6. 如申請專利範圍第5項之半導體裝置之製造方法，其中，上述第2刀是以金屬作為結合材料而結合有研磨粒之金屬結合刀，而上述第1刀之研磨粒的粒度，較大於第2刀之研磨粒的粒度。
  7. 一種半導體裝置之製造方法，其特徵在於包含下列步驟：(a)準備半導體晶圓之步驟，該半導體晶圓具有以切片 線劃分之多個半導體晶片區域，並包含有：矽基板；形成於上述矽基板表面上的元件隔離；形成於由上述元件隔離所劃分之領域的多個電晶體；由形成於上述多個電晶體上之矽氧化膜所構成的第1絕緣膜；形成於上述第1絕緣膜上的多層佈線層；以及一部分形成於上述切片線上的第2絕緣膜，作為形成於上述多層佈線層間，並具有比上述矽氧化膜為低之介電係數的第2絕緣層；(b)準備第1刀與第2刀之步驟，其中，第1刀具備具有第1寬度的第1部分，及一體形成於上述第1部分的第2部分，且該第2部分前端具有比上述第1寬度為小之第2寬度而加工成為V字形狀；第2刀的前端具有較上述第1刀之上述第1寬度為小、較上述第2寬度為大之第3寬度；(c)第1切片步驟，其係沿著上述切片線而以上述第1刀對上述半導體晶圓進行切削之第1切片步驟，於利用上述第1刀之上述第2部分切削上述半導體晶圓之同時，使上述第1刀之上述第1部分達到較上述元件隔離之底面部為深的位置而切削上述半導體晶圓，在上述切片線之上述矽基板中形成第1溝；以及(d)第2切片步驟，其係在上述第1切片步驟後，沿著上述切片線而以上述第2刀切削上述半導體晶圓之第2切 片步驟，藉由進一步切削上述第1溝的底面部，而在上述切片線之上述矽基板中，形成比上述第1溝為深的第2溝。
  8. 如申請專利範圍第7項之半導體裝置之製造方法，其中，藉由上述第2切片步驟，而將上述半導體晶圓分割成多個半導體晶片。
  9. 如申請專利範圍第7項之半導體裝置之製造方法，其中，上述第2絕緣層為SiOC膜。
  10. 如申請專利範圍第7項之半導體裝置之製造方法，其中，上述第2絕緣層為SiOF膜、SiLK膜、SiCN膜、含有甲基之SiO2 膜，或MSQ(Methyl Silses Quioxane，甲基倍半氧矽烷)中之任一者。
  11. 如申請專利範圍第7項之半導體裝置之製造方法，其中，上述第1刀是以金屬作為結合材料而結合有研磨粒之金屬結合刀。
  12. 如申請專利範圍第11項之半導體裝置之製造方法，其中，上述第2刀是以金屬作為結合材料而結合有研磨粒之金屬結合刀，而上述第1刀之研磨粒的粒度，較大於第2刀之研磨粒的粒度。
  13. 一種半導體裝置之製造方法，其特徵在於包含下列步驟：(a)準備半導體晶圓之步驟，該半導體晶圓具有以切片線劃分之多個半導體晶片區域，並包含有：矽基板；形成於上述矽基板表面上的多個電晶體； 由形成於上述多個電晶體上之矽氧化膜所構成的第1絕緣膜；形成於上述第1絕緣膜上的多層佈線層；以及一部分形成於上述切片線上的第2絕緣膜，作為形成於上述多層佈線層間，並具有比上述矽氧化膜為低之介電係數的第2絕緣層；(b)準備第1刀與第2刀之步驟，其中，第1刀具有圓盤狀、且使上述圓盤之圓周部分與被加工面產生接觸來進行切削加工，上述圓周部分具備具有第1寬度的第1部分，及一體形成於上述第1部分的第2部分，該第2部分之前端具有比上述第1寬度為小之第2寬度而加工成為V字形狀；第2刀具有圓盤狀、且使上述圓盤之圓周部分與被加工面產生接觸來進行切削加工，且上述圓周部分具有較上述第1刀之上述第1寬度為小、較上述第2寬度為大之第3寬度；(c)第1切片步驟，其係沿著上述切片線而以上述第1刀對上述半導體晶圓進行切削之第1切片步驟，於利用上述第1刀之上述第2部分切削上述半導體晶圓之同時，使上述第1刀之上述第1部分達到上述矽基板中而切削上述半導體晶圓，在上述切片線之上述矽基板中形成第1溝；以及(d)第2切片步驟，其係在上述第1切片步驟後，沿著上述切片線而以上述第2刀切削上述半導體晶圓之第2切 片步驟，藉由進一步切削上述第1溝的底面部，而在上述切片線之上述矽基板中，形成比上述第1溝為深的第2溝。
  14. 一種半導體裝置之製造方法，其特徵在於包含下列步驟：(a)準備半導體晶圓之步驟，該半導體晶圓具有以切片線劃分之多個半導體晶片區域，並包含有：矽基板；形成於上述矽基板表面上的元件隔離；形成於由上述元件隔離所劃分之領域的多個電晶體；由形成於上述多個電晶體上之矽氧化膜所構成的第1絕緣膜；形成於上述第1絕緣膜上的多層佈線層；以及一部分形成於上述切片線上的第2絕緣膜，作為形成於上述多層佈線層間，並具有比上述矽氧化膜為低之介電係數的第2絕緣層；(b)準備第1刀與第2刀之步驟，其中，第1刀具有圓盤狀、且使上述圓盤之圓周部分與被加工面產生接觸來進行切削加工，上述圓周部分具備具有第1寬度的第1部分，及一體形成於上述第1部分的第2部分，該第2部分之前端具有比上述第1寬度為小之第2寬度而加工成為V字形狀；第2刀具有圓盤狀、且使上述圓盤之圓周部分與被加工面產生接觸來進行切削加工，且上述圓周部分具有較上述第1刀之上述第1寬度為小、較上述第2寬度為大之第3 寬度；(c)第1切片步驟，其係沿著上述切片線而以上述第1刀對上述半導體晶圓進行切削之第1切片步驟，於利用上述第1刀之上述第2部分切削上述半導體晶圓之同時，使上述第1刀之上述第1部分達到較上述元件隔離之底面部為深的位置而切削上述半導體晶圓，在上述切片線之上述矽基板中形成第1溝；以及(d)第2切片步驟，其係在上述第1切片步驟後，沿著上述切片線而以上述第2刀切削上述半導體晶圓之第2切片步驟，藉由進一步切削上述第1溝的底面部，而在上述切片線之上述矽基板中，形成比上述第1溝為深的第2溝。
TW095146242A 2006-01-20 2006-12-11 半導體裝置之製造方法 TWI407499B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006012367A JP2007194469A (ja) 2006-01-20 2006-01-20 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW200733218A TW200733218A (en) 2007-09-01
TWI407499B true TWI407499B (zh) 2013-09-01

Family

ID=38286079

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095146242A TWI407499B (zh) 2006-01-20 2006-12-11 半導體裝置之製造方法

Country Status (5)

Country Link
US (2) US7598154B2 (zh)
JP (1) JP2007194469A (zh)
KR (1) KR101329609B1 (zh)
CN (2) CN101471293B (zh)
TW (1) TWI407499B (zh)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288285A (ja) * 2007-05-15 2008-11-27 Sharp Corp 積層基板の切断方法、半導体装置の製造方法、半導体装置、発光装置及びバックライト装置
US7838424B2 (en) * 2007-07-03 2010-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced reliability of wafer-level chip-scale packaging (WLCSP) die separation using dry etching
JP5122893B2 (ja) * 2007-09-14 2013-01-16 株式会社ディスコ デバイスの製造方法
EP2075840B1 (en) * 2007-12-28 2014-08-27 Semiconductor Energy Laboratory Co., Ltd. Method for dicing a wafer with semiconductor elements formed thereon and corresponding device
US7968431B2 (en) * 2008-07-15 2011-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Diffusion region routing for narrow scribe-line devices
CN101745990A (zh) * 2008-12-01 2010-06-23 孙春雨 一种切割脆性材料的刀轮及其加工方法
JP2010192867A (ja) * 2009-01-20 2010-09-02 Renesas Electronics Corp 半導体集積回路装置および半導体集積回路装置の製造方法
JP5395446B2 (ja) 2009-01-22 2014-01-22 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
WO2010086952A1 (ja) * 2009-01-30 2010-08-05 パナソニック株式会社 半導体装置及びその製造方法
TWI477375B (zh) * 2009-05-08 2015-03-21 Sun Chun Yu Cutting wheel of brittle material and its processing method
US9269676B2 (en) * 2009-11-25 2016-02-23 Intel Corporation Through silicon via guard ring
US8524537B2 (en) * 2010-04-30 2013-09-03 Stats Chippac, Ltd. Semiconductor device and method of forming protective coating material over semiconductor wafer to reduce lamination tape residue
JP5623791B2 (ja) * 2010-06-01 2014-11-12 株式会社ディスコ サファイア基板の加工方法
JP5623795B2 (ja) * 2010-06-04 2014-11-12 株式会社ディスコ サファイア基板の加工方法
JP5623798B2 (ja) * 2010-06-10 2014-11-12 株式会社ディスコ サファイア基板の加工方法
JP5770446B2 (ja) * 2010-09-30 2015-08-26 株式会社ディスコ 分割方法
DE102011112659B4 (de) * 2011-09-06 2022-01-27 Vishay Semiconductor Gmbh Oberflächenmontierbares elektronisches Bauelement
JP2013069814A (ja) * 2011-09-21 2013-04-18 Renesas Electronics Corp 半導体装置の製造方法
JP2013105919A (ja) * 2011-11-14 2013-05-30 Fujitsu Semiconductor Ltd 半導体ウェハ及び半導体装置の製造方法
TWI455200B (zh) * 2012-01-05 2014-10-01 Wecon Automation Corp 切割裝置及方法
US8772950B2 (en) * 2012-11-07 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for flip chip substrate with guard rings outside of a die attach region
JP5600775B2 (ja) * 2013-06-11 2014-10-01 ルネサスエレクトロニクス株式会社 半導体装置
EP3118903B1 (en) 2013-07-18 2023-06-21 Lumileds LLC Dicing a wafer of light emitting devices
JP2015056605A (ja) * 2013-09-13 2015-03-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TWI671812B (zh) * 2013-11-13 2019-09-11 東芝股份有限公司 半導體晶片之製造方法、半導體晶片及半導體裝置
JP6441025B2 (ja) 2013-11-13 2018-12-19 株式会社東芝 半導体チップの製造方法
JP6318046B2 (ja) * 2014-08-12 2018-04-25 株式会社ディスコ ウエーハの分割方法
JP6426407B2 (ja) * 2014-09-03 2018-11-21 株式会社ディスコ ウエーハの加工方法
US9589812B2 (en) 2014-11-06 2017-03-07 Fuji Xerox Co., Ltd. Fabrication method of semiconductor piece
JP5780351B1 (ja) * 2014-11-06 2015-09-16 富士ゼロックス株式会社 半導体片の製造方法
JP6433769B2 (ja) * 2014-11-27 2018-12-05 旭化成エレクトロニクス株式会社 ホールセンサ及びホールセンサの製造方法
JP6479532B2 (ja) * 2015-03-30 2019-03-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TWI628027B (zh) * 2015-04-21 2018-07-01 先進科技新加坡有限公司 用於切割晶元的方法和設備
JP6506606B2 (ja) * 2015-04-27 2019-04-24 株式会社ディスコ ウエーハの分割方法
US9659879B1 (en) * 2015-10-30 2017-05-23 Taiwan Semiconductor Manufacturing Company Semiconductor device having a guard ring
JPWO2018055847A1 (ja) * 2016-09-20 2019-07-11 株式会社カネカ 太陽電池及びその製造方法、並びに太陽電池モジュール
KR102616489B1 (ko) 2016-10-11 2023-12-20 삼성전자주식회사 반도체 장치 제조 방법
JP6779574B2 (ja) * 2016-12-14 2020-11-04 株式会社ディスコ インターポーザの製造方法
WO2019004227A1 (ja) * 2017-06-27 2019-01-03 株式会社ダイセル レンズの製造方法
JP6955918B2 (ja) * 2017-07-03 2021-10-27 株式会社ディスコ 基板の加工方法
CN107471062B (zh) * 2017-10-10 2020-10-27 扬州乾照光电有限公司 一种切割方法
DE102017123846B4 (de) * 2017-10-13 2020-03-12 Infineon Technologies Austria Ag Leistungshalbleiter-Die und Halbleiterwafer umfassend einen Oxid-Peeling Stopper und Verfahren zum Verarbeiten eines Halbleiterwafers
US10403506B2 (en) 2018-01-07 2019-09-03 Infineon Technologies Ag Separation of workpiece with three material removal stages
KR102600001B1 (ko) * 2018-10-18 2023-11-08 삼성전자주식회사 스크라이브 레인을 포함하는 반도체 칩
JP2021040097A (ja) * 2019-09-05 2021-03-11 株式会社ディスコ 被加工物の切削方法
US20210202318A1 (en) * 2019-12-27 2021-07-01 Micron Technology, Inc. Methods of forming semiconductor dies with perimeter profiles for stacked die packages
US11348798B2 (en) * 2020-02-07 2022-05-31 Akoustis, Inc. Methods of forming integrated circuit devices using cutting tools to expose metallization pads through a cap structure and related cutting devices
WO2024052968A1 (ja) * 2022-09-05 2024-03-14 株式会社レゾナック 半導体装置の製造方法、及び構造体
WO2024052967A1 (ja) * 2022-09-05 2024-03-14 株式会社レゾナック 半導体装置の製造方法、構造体及び半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786266A (en) * 1994-04-12 1998-07-28 Lsi Logic Corporation Multi cut wafer saw process
US5905559A (en) * 1994-09-02 1999-05-18 Sharp Kabushiki Kaisha Liquid crystal display apparatus and producing method thereof
US20020149295A1 (en) * 1999-06-14 2002-10-17 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave element, method for producing the same and surface acoustic wave device using the same
TW512451B (en) * 2001-04-30 2002-12-01 Kulicke & Amp Soffa Investment Apparatus and method for singulating semiconductor wafers
TW200426926A (en) * 2003-03-27 2004-12-01 Toshiba Kk Semiconductor device
TW200601495A (en) * 2004-06-18 2006-01-01 Renesas Tech Corp Semiconductor device

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6485712A (en) 1987-09-28 1989-03-30 Nec Corp Dicing method of semiconductor
JP3147455B2 (ja) * 1992-01-20 2001-03-19 富士通株式会社 半導体ウェーハの切断方法
US6223429B1 (en) * 1995-06-13 2001-05-01 Hitachi Chemical Company, Ltd. Method of production of semiconductor device
JPH09171977A (ja) 1995-12-20 1997-06-30 Sony Corp 基板の分割方法
JPH09326373A (ja) 1996-06-06 1997-12-16 Deisuko Eng Service:Kk ダイシング方法及びトリプルスピンドルダイサー
JP2002289561A (ja) * 2001-03-28 2002-10-04 Toshiba Corp 半導体装置及びその製造方法
JP2003173986A (ja) 2001-12-04 2003-06-20 Disco Abrasive Syst Ltd ２スピンドル切削装置における切削方法
JP2003197564A (ja) 2001-12-21 2003-07-11 Disco Abrasive Syst Ltd 低誘電体絶縁材料を積層した基板のダイシング方法
CN100389082C (zh) * 2002-10-04 2008-05-21 精工爱普生株式会社 切块方法及其产品和该产品的应用
KR100548554B1 (ko) * 2003-03-04 2006-02-02 주식회사 하이닉스반도체 테스트 비이클 볼 그리드 어레이 패키지
JP2004349275A (ja) * 2003-03-24 2004-12-09 Tokyo Seimitsu Co Ltd チップ製造方法
JP4434606B2 (ja) * 2003-03-27 2010-03-17 株式会社東芝 半導体装置、半導体装置の製造方法
JP4141340B2 (ja) * 2003-07-16 2008-08-27 三洋電機株式会社 半導体装置の製造方法
JP2005129742A (ja) * 2003-10-24 2005-05-19 Tokyo Seimitsu Co Ltd ダイシングブレード及びダイシング方法
JP2005129743A (ja) * 2003-10-24 2005-05-19 Tokyo Seimitsu Co Ltd ダイシング方法
JP4447283B2 (ja) * 2003-11-05 2010-04-07 東京応化工業株式会社 シリカ系被膜形成用塗布液
JP2005158855A (ja) 2003-11-21 2005-06-16 Seiko Epson Corp ダイシング装置及び半導体装置の製造方法、半導体装置
JP2005175148A (ja) * 2003-12-10 2005-06-30 Tokyo Seimitsu Co Ltd ダイシング方法
JP4488733B2 (ja) * 2003-12-24 2010-06-23 三洋電機株式会社 回路基板の製造方法および混成集積回路装置の製造方法。
JP4537702B2 (ja) 2003-12-26 2010-09-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4507175B2 (ja) * 2004-09-09 2010-07-21 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
KR100884508B1 (ko) * 2004-09-29 2009-02-18 후지필름 가부시키가이샤 다층체의 연삭 방법
JP4621049B2 (ja) * 2005-03-25 2011-01-26 富士通株式会社 配線基板の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786266A (en) * 1994-04-12 1998-07-28 Lsi Logic Corporation Multi cut wafer saw process
US5905559A (en) * 1994-09-02 1999-05-18 Sharp Kabushiki Kaisha Liquid crystal display apparatus and producing method thereof
US20020149295A1 (en) * 1999-06-14 2002-10-17 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave element, method for producing the same and surface acoustic wave device using the same
TW512451B (en) * 2001-04-30 2002-12-01 Kulicke & Amp Soffa Investment Apparatus and method for singulating semiconductor wafers
TW200426926A (en) * 2003-03-27 2004-12-01 Toshiba Kk Semiconductor device
TW200601495A (en) * 2004-06-18 2006-01-01 Renesas Tech Corp Semiconductor device

Also Published As

Publication number Publication date
JP2007194469A (ja) 2007-08-02
US7598154B2 (en) 2009-10-06
KR20070077058A (ko) 2007-07-25
US7923297B2 (en) 2011-04-12
US20090317945A1 (en) 2009-12-24
TW200733218A (en) 2007-09-01
CN101005021A (zh) 2007-07-25
CN101471293B (zh) 2011-08-03
CN101471293A (zh) 2009-07-01
CN101005021B (zh) 2012-05-09
KR101329609B1 (ko) 2013-11-15
US20070173035A1 (en) 2007-07-26

Similar Documents

Publication Publication Date Title
TWI407499B (zh) 半導體裝置之製造方法
US7485547B2 (en) Method of fabricating semiconductor device
CN101872720B (zh) 制造半导体器件的方法
US9034731B2 (en) Integrated, integrated circuit singulation system
US8067819B2 (en) Semiconductor wafer including semiconductor chips divided by scribe line and process-monitor electrode pads formed on scribe line
US8298919B2 (en) Manufacturing method of semiconductor device and semiconductor device
US20080135975A1 (en) Semiconductor wafer, method of manufacturing the same and semiconductor device
CN113035865B (zh) 半导体装置
KR20080028469A (ko) 반도체 웨이퍼 절삭 블레이드 및 절삭 방법
JPH03204954A (ja) 半導体装置の製造方法
US7112470B2 (en) Chip dicing
KR100605433B1 (ko) 반도체 장치 및 그 제조 방법
JP4491036B2 (ja) 半導体装置の製造方法
US8633086B2 (en) Power devices having reduced on-resistance and methods of their manufacture
JP2011124277A (ja) 電子装置の切断方法
US7704857B2 (en) Method of manufacturing semiconductor device
US7354790B2 (en) Method and apparatus for avoiding dicing chip-outs in integrated circuit die
US20050095816A1 (en) Method for dicing and singulating substrates
JP2009016420A (ja) 半導体装置の製造方法
JP2019149472A (ja) 半導体装置及びダイシング方法
Zhao et al. Process challenges in low-k wafer dicing
JP2004031619A (ja) 半導体素子の製造方法
CN110091442B (zh) 一种用于切割晶片的刀具及切割方法
US20220319835A1 (en) Lamination wafers and method of producing bonded wafers using the same
KR100201912B1 (ko) 대전된 금속 날을 이용한 웨이퍼 절단 방법