CN112510001B - 一种带tsv通孔的芯片结构和制备方法 - Google Patents

一种带tsv通孔的芯片结构和制备方法 Download PDF

Info

Publication number
CN112510001B
CN112510001B CN202011380947.1A CN202011380947A CN112510001B CN 112510001 B CN112510001 B CN 112510001B CN 202011380947 A CN202011380947 A CN 202011380947A CN 112510001 B CN112510001 B CN 112510001B
Authority
CN
China
Prior art keywords
chip
tsv
layer
hole
internal circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011380947.1A
Other languages
English (en)
Other versions
CN112510001A (zh
Inventor
李宝霞
刘建军
赵鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Tiancheng Advanced Semiconductor Technology Co ltd
Original Assignee
Zhuhai Tiancheng Advanced Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Tiancheng Advanced Semiconductor Technology Co ltd filed Critical Zhuhai Tiancheng Advanced Semiconductor Technology Co ltd
Priority to CN202011380947.1A priority Critical patent/CN112510001B/zh
Publication of CN112510001A publication Critical patent/CN112510001A/zh
Application granted granted Critical
Publication of CN112510001B publication Critical patent/CN112510001B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种带TSV通孔的芯片结构和制备方法，结构包括密闭环、芯片内部电路、缓冲区和TSV通孔；芯片内部电路设置在芯片表面上，密闭环环绕芯片内部电路设置在芯片表面上，缓冲区设置在密闭环和芯片内部电路之间；TSV通孔设置在缓冲区上。方法包括以下过程，在芯片上表面沉积SiO2层；在密闭环和芯片内部电路之间的缓冲区上进行TSV导电盲孔的嵌入；在芯片上制备正面金属布线层；在正面金属布线层上制备正面微凸点；将芯片正面与载片临时键合在一起；将芯片背面硅衬底进行减薄，露出TSV盲孔，对TSV盲孔底部进行包裹；抛光露出TSV导电盲孔形成TSV孔；进行解键合去除载片，切割划片形成带TSV通孔的芯片，在芯片上实现垂直TSV导电通道。

Description

一种带TSV通孔的芯片结构和制备方法
技术领域
本发明属于先进电子封装技术领域，具体属于一种带TSV通孔的芯片结构及其制备方法。
背景技术
TSV是英文Through-Silicon-Via的首字母缩写，意思是穿透硅材料的导电通孔，TSV使硅芯片正面的电连接穿过硅衬底，以最短的距离到达硅芯片背面，形成连接硅芯片上下表面的垂直导电通道。TSV技术使得多个芯片相互堆叠集成成为可能，将芯片集成从二维集成扩展到三维集成。存储器领域是最适于TSV三维芯片集成技术应用的领域，一方面有着存储器容量提升的迫切应用需求，另一方面，存储器芯片引脚数适中、功耗较低，同一存储器芯片尺寸一致，多个存储器芯片堆叠设计也比较简单。2014年三星推出了DRAM芯片TSV三维堆叠集成产品，堆叠了4层DRAM芯片，每个DRAM芯片含78个TSV通孔，这些TSV通孔分成两组3×13的阵列，两组阵列对称分布在DRAM芯片的内部电路区域中。随后内存厂商海力士在市场上推出的HBM(High Bandwidth Memory)也是4层DRAM芯片TSV三维堆叠，DRAM芯片上1024个TSV I/O通孔阵列位于DRAM芯片的内部电路区域中部的条形区域。上述DRAM芯片的TSV三维堆叠集成结构中，TSV通孔都位于DRAM芯片的内部电路区域内，需要在DRAM芯片的内部电路区域打TSV孔，对TSV工艺制程的要求很高，因为一不小心就会损坏内部电路，需要对芯片内部的电路和结构有充分的了解，充分考虑TSV通孔残余应力对周围电路的影响，芯片晶圆的尺寸要求同TSV工艺线的尺寸相吻合，芯片晶圆在设计和加工时就考虑到后续的TSV通孔，所用芯片需要专门设计才可以打TSV孔并进行堆叠。对于分布在内部电路区域内TSV工艺制程，需要采用Via-first(先制备TSV孔)或Via-middle(在芯片制程中间制备TSV孔)技术，如上述4层DRAM芯片的TSV三维堆叠就是采用Via-middle技术，Via-first和Via-middle技术都对芯片内部电路的制程有影响，通常都要在芯片晶圆厂完成。在国内，北京大学对SRAM芯片的TSV三维堆叠也有研究报道(“Development and Characterization of aThrough-Multilayer TSV Integrated SRAM Module”Yunhui ZHU等，2013ElectronicComponents&Technology Conference)，他们采用的是Via-last(后制备TSV孔)技术，相比较而言，Via-last(后制备TSV孔)技术是在芯片晶圆厂完成所有的晶圆工艺制程后再实施TSV工艺制程，工艺灵活性更强。北京大学在SRAM芯片的密闭环(Seal Ring)之外，切割道之内，预留TSV和RDL再布线区域，缺少密闭环(Seal Ring)环的保护，给TSV和RDL再布线的可靠性带来了隐患。
发明内容
为了解决现有技术中存在的问题，本发明提供一种带TSV通孔的芯片结构和制备方法，可以在不改变原有芯片内部电路设计和布图的情况下，在芯片上实现垂直TSV导电通道。
为实现上述目的，本发明提供如下技术方案：
一种带TSV通孔的芯片结构，包括密闭环、芯片内部电路、缓冲区和TSV通孔；
所述芯片内部电路设置在芯片表面上，密闭环环绕芯片内部电路设置在芯片表面上，所述缓冲区设置在密闭环和芯片内部电路之间；
所述TSV通孔设置在缓冲区上。
优选的，所述TSV通孔直径不大于20微米。
一种带TSV通孔的芯片结构制备方法，包括以下过程，
步骤1，在芯片上表面沉积SiO2层；
步骤2，在密闭环和芯片内部电路之间的缓冲区上进行TSV导电盲孔的嵌入；
步骤3，在含有TSV导电盲孔的芯片上制备正面金属布线层；
步骤4，在正面金属布线层上制备正面微凸点；
步骤5，将芯片正面与载片临时键合在一起；
步骤6，将芯片背面硅衬底进行减薄，露出TSV盲孔，然后沉积电介质材料形成复合钝化层，对TSV盲孔底部进行包裹；
步骤7，对芯片背面进行抛光露出TSV导电盲孔形成TSV孔；
步骤8，在芯片背面制备背面金属布线层和芯片背面微凸点；
步骤9，对芯片正面进行解键合去除载片，切割划片形成带TSV通孔的芯片。
优选的，步骤1，采用物理增强化学气相沉积方法制备SiO2层。
优选的，步骤1，所述SiO2层的沉积温度不大于300摄氏度，SiO2层的厚度范围为0.2-2微米。
优选的，步骤2，首先在芯片表面涂覆光刻胶，并在密闭环和芯片内部电路之间的缓冲区内光刻出TSV通孔的图形，采用干法刻蚀，依次刻穿SiO2层、芯片表面SiN层、芯片内介质层、硅衬底，完成TSV盲孔刻蚀。
优选的，步骤2中，所述TSV孔的直径范围为1-20微米，所述TSV孔刻蚀到硅衬底内的深度范围为20-200微米。
优选的，步骤3中，所述正面金属布线层采用物理气相沉积金属粘附层和电镀种子层，再涂覆光刻胶，并光刻出正面金属布线层的图形，通过图形化电镀工艺完成正面金属布线层金属布线的增厚，去除光刻胶后刻蚀掉电镀种子层和金属粘附层，完成正面金属布线层的制备。
优选的，步骤5中，通过临时键合胶，将芯片正面与载片键合在一起。
优选的，步骤9中，先采用激光开槽设备去除切割道内的金属材料，再采用刀具划片机切割划片，形成带TSV通孔的芯片。
与现有技术相比，本发明具有以下有益的技术效果：
本发明提供一种带TSV通孔的芯片结构，通过将TSV通孔设置在位于密闭环和芯片内部电路间的缓冲区内，这样一方面保证了芯片内部电路的完整性，可以在芯片内部电路设计时不考虑TSV通孔，另一方面TSV通孔可以受到密闭环的保护，防止芯片在切割划片过程中的裂痕等机械损伤损坏到TSV通孔，还可以防止水汽从侧面切口侵入损坏到TSV通孔。芯片的密闭环通常接地，可以释放在切割划片过程中产生的静电，减小对TSV通孔和芯片内部电路的损伤，同时芯片的密闭环接地时，还可以屏蔽外来干扰对TSV通孔和芯片内部电路的影响，适应于各种普通集成电路芯片。
本发明提供一种带TSV通孔的芯片结构制备方法，通过在前道晶圆代工厂流片后的来料芯片上沉积保护芯片焊盘的SiO2层，SiO2沉积后芯片晶圆表面仍然是凹凸不平的；随后在上述凹凸不平的芯片晶圆表面依次完成TSV盲孔刻蚀、孔壁清洗、孔壁介质绝缘层沉积、孔壁金属粘附层和电镀种子层沉积、电镀填孔和化学机械抛光等工序，完成TSV盲孔制备；然后完成芯片正面金属布线层和正面微凸点的制备，以及芯片晶圆正面临时键合后的芯片背面金属布线层和芯片背面微凸点的制备；最后在解键合后，通过激光开槽去除切割道内划片路径上的残余金属，切割划片形成分立的带TSV通孔的芯片。在上述凹凸不平的芯片晶圆表面完成TSV孔、正面金属布线层和正面微凸点的制备，使得在来料芯片晶圆上的TSV垂直互连加工工艺最简洁，降低了工艺成本和工艺风险。
附图说明
图1为本发明实施例来料芯片局部表面示意图。
图2为本发明实施例带TSV通孔的芯片局部表面结构示意图。
图3为本发明实施例来料芯片1沿AA’直线剖开后的芯片局部剖面图。
图4为本发明实施例芯片表面沉积SiO2层后的局部剖面示意图。
图5为本发明实施例刻蚀TSV孔后的局部剖面示意图。
图6为本发明实施例沉积TSV孔壁介质绝缘层后的局部剖面示意图。
图7为本发明实施例填充TSV孔后的局部剖面示意图。
图8为本发明实施例表面CMP暴露TSV孔的局部剖面示意图。
图9为本发明实施例完成正面金属布线和正面微凸点后的局部剖面示意图。
图10为本发明实施例TSV底部露出后的局部剖面示意图。
图11为本发明实施例完成TSV背面露头后的局部剖面示意图。
图12为本发明实施例完成背面金属布线和背面微凸点后的局部剖面示意图。
图13为本发明实施例带有TSV通孔的芯片局部剖面结构示意图。
图14为本发明实施例给出带TSV通孔的芯片制备的工艺流程图。
附图中：1为芯片；2为芯片焊盘；3为密闭环；4为切割道；5为芯片内部电路；6为缓冲区；7为芯片表面SiN层；8为硅衬底；9为芯片内介质层；10为SiO2层；11为TSV孔；12为TSV孔壁介质绝缘层；13为填充材料；14为正面金属布线层；15为正面金属布线层间介质层；16为芯片正面铜柱下的金属层；17为芯片正面铜柱；18为芯片正面铜柱上的表面处理层；19为载片；20为临时键合胶；21为钝化层；22为有机介质层；23为背面金属布线层；24为背面金属布线层间介质层；25为芯片背面铜柱下的金属层；26为芯片背面铜柱；27为芯片背面铜柱上的焊料帽。
具体实施方式
下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。
实施例
如图1所示，图1为来料芯片局部表面示意图，从芯片1的表面图形看，芯片由芯片内部电路5、芯片焊盘2、密闭环(Seal Ring)3、切割道4，以及密闭环(Seal Ring)和芯片内部电路间的缓冲区6组成。芯片焊盘2位于芯片内部电路5内靠近周边的区域，也可以位于芯片内部电路5的内部区域，密闭环(Seal Ring)和芯片内部电路间的缓冲区6呈环状，通常宽度≥10微米。
如图2所示，图2为带TSV通孔的芯片的局部表面结构示意图，TSV通孔7位于密闭环(Seal Ring)3和芯片内部电路5间的缓冲区6内，这样一方面保证了芯片内部电路的完整性，可以在芯片内部电路设计时不考虑TSV通孔，另一方面TSV通孔可以受到密闭环(SealRing)的保护，防止芯片在切割划片过程中的裂痕等机械损伤损坏到TSV通孔，还可以防止水汽从侧面切口侵入损坏到TSV通孔。芯片的Seal-ring(封环)通常接地，可以释放在切割划片过程中产生的静电，减小对TSV通孔和芯片内部电路的损伤，同时芯片的Seal-ring(封环)接地时，还可以屏蔽外来干扰对TSV通孔和芯片内部电路的影响。TSV通孔直径范围通常在1微米到20微米之间，TSV通孔直径越小，应力残余越小，所以优选的TSV通孔直径为10微米及以下。TSV通孔直径可以综合考虑TSV工艺制程能力、TSV通孔的数量和密闭环(SealRing)和芯片内部电路间的缓冲区6的宽度。密闭环(Seal Ring)和芯片内部电路间的缓冲区6的宽度可以是晶圆代工厂版图设计规程中要求的宽度，也可以是根据TSV通孔直径和数量设定的宽度，即密闭环(Seal Ring)和芯片内部电路间的缓冲区6的宽度可大于等于晶圆厂版图设计规程中要求的宽度。TSV通孔在密闭环(Seal Ring)和芯片内部电路间的缓冲区6内的排布根据芯片实际需要，可以是单排的、也可以是多排的、也可以是不规则的。TSV通孔的孔壁需要同密闭环(Seal Ring)和芯片内部电路保持一定的安全距离，安全距离的最小值取决于采用的TSV工艺制程能力。
如图3所示，图3为图1所示来料芯片1沿AA’直线剖开后的芯片局部剖面图，来料芯片覆盖有一薄层芯片表面SiN层7，SiN层起到芯片表面钝化作用。芯片内多层金属布线分布在芯片内部电路5所在区域、芯片焊盘2所在区域，以及密闭环(Seal Ring)3所在区域。芯片内多层金属布线的层间介质通常为SiO2等无机介质。出于对电路RC延迟的考虑，高速电路采用低介电常数介质(Low-k)作为芯片内多层金属布线的层间介质。芯片内部电路5所在区域中的有源电路位于硅衬底8的上表层，芯片焊盘2正下方可以有有源电路，也可以没有源电路。密闭环(Seal Ring)和芯片内部电路间的缓冲区6所在区域，没有有源电路，只有由芯片内多层金属布线的层间介质构成的芯片内介质层9和芯片表面SiN层7。芯片内介质层9由多层金属布线的层间介质累积而成，通常为SiO2，也可以是SiON、低介电常数介质(Low-k)材料、SiO2和SiN多层复合层材料。根据金属布线层数的不同，芯片内介质层9的厚度也不同，芯片内介质层9的厚度范围通常在0.5微米到15微米。切割道4所在区域在距离密闭环(Seal Ring)3所在区域一定安全距离外的表面SiN层是被刻蚀去除的，并去除了一定厚度的层间介质，整个刻蚀深度2-5微米，以避免芯片划片时损伤到表面SiN钝化层。经前道晶圆代工厂流片后的芯片通常如图3所示。此时芯片焊盘2的上表面是暴露的，通过金属探针接触芯片焊盘2可以对芯片功能和性能进行测试，来辨别芯片的好坏。
如图4所示，图4为芯片表面沉积SiO2层后的局部剖面示意图，在如图3所示的芯片表面低温沉积SiO2层10，采用物理增强化学气相沉积(PECVD)的方法，以TEOS为Si元素的液体化学有机源。为了使SiO2层沉积过程不对芯片带来损伤，同时减小沉积SiO2层的残余应力，控制整个芯片晶圆的翘曲，SiO2层的沉积温度不大于300摄氏度。SiO2层的沉积厚度通常在0.2-2微米。由于经前道晶圆代工厂流片后的芯片表面是凹凸不平的，所以沉积的SiO2层表面也是凹凸不平的，如图4所示。SiO2层10的主要作用是保护芯片焊盘2以及芯片表面其它区域，避免在后续工艺过程中造成对芯片焊盘2和芯片表面其它区域的损坏。
如图5所示，图5为刻蚀TSV孔后的局部剖面示意图，在图4所示的芯片表面涂覆光刻胶，并在密闭环(Seal Ring)和芯片内部电路间的缓冲区6内光刻出TSV孔图形，再采用干法刻蚀的方式，依次刻穿SiO2层10、芯片表面SiN层7、芯片内介质层9，继续刻蚀硅衬底8到要求的深度，完成TSV孔11刻蚀。TSV孔11孔径在1-20微米范围，刻蚀到硅衬底8内的深度范围在20-200微米，深宽比范围在3:1到20:1。
如图6所示，图6为沉积TSV孔壁介质绝缘层后的局部剖面示意图，采用单片式兆声清洗设备或真空气相清洗设备对TSV孔11进行清洗，去除干法刻蚀过程中在孔壁上残留的有机聚合物。随后沉积TSV孔壁介质绝缘层12，TSV孔壁介质绝缘层材料可以是SiO2、SiON、SiN，或SiO2和SiN的多层复合材料。TSV孔壁介质绝缘层12不仅覆盖TSV孔的孔壁，而且覆盖整个芯片表面，如附图6所示，TSV孔壁介质绝缘层12的沉积方法可以采用物理增强化学气相沉积(PECVD)、次大气压化学气相沉积(SACVD)、原子层沉积(ALD)等一种或两种方法的组合。当TSV孔壁介质绝缘层12沉积的台阶覆盖率小于100％时，覆盖在芯片表面的TSV孔壁介质绝缘层12的厚度大于覆盖在TSV孔的孔壁的厚度，如附图6所示。
如图7所示，图7为填充TSV孔后的局部剖面示意图。采用物理气相沉积(PVD)，或原子层沉积(ALD)，或两者相融合的方法在TSV孔孔壁沉积金属粘附层和电镀种子层。金属粘附层材料可以是Ti、TiN、Ta、TaN、TiW等，但不限于此；电镀种子层材料可以是Cu、Ni等但不限于此。上述金属粘附层和电镀种子层不仅覆盖TSV孔的孔壁，而且覆盖整个芯片表面。随后对TSV孔进行电镀填充，电镀的填充材料13填满整个TSV盲孔，同时覆盖整个芯片表面。电镀的填充材料可以是Cu，也可以是W，还可以是金属合金材料。对于孔径大于5微米的TSV孔，也可以采用先将TSV孔孔壁电镀增厚，再填充有机介质材料的方式进行TSV孔填充，上述有机介质材料可以是导电的，也可以是非导电的，上述有机介质的填充材料13填满整个TSV盲孔，同时覆盖整个芯片表面。
如图8所示，图8为表面CMP暴露TSV孔的局部剖面示意图，采用化学机械抛光(CMP)方法，将芯片表面的TSV孔填充材料、电镀种子层和金属粘附层等导电金属层抛掉，并抛掉部分芯片表面的TSV孔壁介质绝缘层12，形成如图8所示的局部剖面。由于经前道晶圆代工厂流片后的芯片在切割道4内距离密闭环(Seal Ring)一定安全距离外的区域通常比芯片表面其它区域低，在切割道内形成深度约深度2-5微米的凹槽，该切割道内凹槽中的TSV孔填充材料、电镀种子层和金属粘附层等导电金属层在化学机械抛光过程中可能会有残留，不能完全去除。
如图9所示，图9为完成正面金属布线和正面微凸点后的局部剖面示意图，去除附图8中芯片焊盘2上方的SiO2层，露出芯片焊盘2的金属表面，制备第一层正面金属布线层14，正面金属布线层14实现了芯片焊盘2和TSV孔内填充材料13之间的电互连。正面金属布线层14的制备方法优选先采用物理气相沉积(PVD)沉积金属粘附层和电镀种子层，再涂覆光刻胶，并光刻出正面金属布线层14的图形，然后再通过图形化电镀工艺完成正面金属布线层14金属布线的增厚，去胶后刻蚀掉其余地方的电镀种子层和金属粘附层，完成正面金属布线层14的制备，局部剖面图如附图9所示。正面金属布线层14的厚度范围在1-8微米。正面金属布线层14的制备方法也可以采用先大面积电镀金属，再通过金属腐蚀的方法形成布线图形的方法。
正面金属布线层间介质层15的制备方法与介质层15的材料属性相关。当正面金属布线层间介质层15为光敏有机材料时，其制作方法为有机材料胶旋涂，再光刻图形化，最后固化形成正面金属布线层间介质层15；当正面金属布线层间介质层15为非光敏有机材料时，其制作方法为先旋涂有机材料胶，再大面积固化，然后再沉积硬掩膜，如SiO2层或SiN层，再在硬掩膜层上旋涂光刻胶并进行图形光刻，再依次刻蚀硬掩膜、刻蚀有机材料，最后去除硬掩膜，完成正面金属布线层间介质层15的制备；当正面金属布线层间介质层15为无机介质材料时，其制作方法为先沉积无机介质材料，如SiO2、SiON、SiN，或SiO2和SiN的多层复合材料，在上述无机介质材料上旋涂光刻胶并进行图形光刻，再刻蚀上述无机材料，最后去除光刻胶，完成正面金属布线层间介质层15的制备。
重复与正面金属布线层14和正面金属布线层间介质层15类似的制备方法，可以形成正面多层金属布线结构。
为了便于芯片间垂直堆叠键合，制备芯片正面铜柱下的金属层(UBM)16，芯片正面铜柱17和芯片正面铜柱上的表面处理层18，如图9所示。芯片正面铜柱下的金属层(UBM)16主要用于芯片正面铜柱17与正面金属布线层14间的粘附和电连接，以及同正面金属布线层间介质层15间的粘附，芯片正面铜柱下的金属层(UBM)16包括金属粘附层和电镀种子层，采用物理气相沉积(PVD)方法制备。所述金属粘附层材料可以是Ti、TiN、Ta、TaN、TiW等，但不限于此；所述电镀种子层材料可以是Cu、Ni等但不限于此。芯片正面铜柱17采用图形化电镀方法制备，厚度2-60微米。芯片正面铜柱上的表面处理层18可以包括镍层、钯层和金层，采用化学镀方法制备；芯片正面铜柱上的表面处理层18也可以包括镍层和焊料层，采用电镀方法制备，焊料层为锡合金材料。芯片正面铜柱17、芯片正面铜柱下的金属层(UBM)16，以及芯片正面铜柱上的表面处理层18构成芯片正面的微凸点。
如图10所示，图10为TSV底部露出后的局部剖面示意图，完成芯片正面工艺后，通过临时键合胶20，将芯片正面与载片19键合在一起。载片19是与芯片晶圆尺寸相当的圆片，材料可以是硅片、玻璃片、蓝宝石片等，但不限于此。将芯片背面减薄至距离铜柱底部5-30微米后，再通过干法刻蚀或湿法腐蚀工艺大面积刻蚀硅材料，直至TSV底部露出2-20微米，如图10所示。调整优化上述干法刻蚀或湿法刻蚀工艺过程中硅衬底材料和TSV孔壁介质绝缘层材料的刻蚀选择比，使得上述刻蚀过程中TSV底部的孔壁介质绝缘层形貌保持完好，TSV底部没有金属材料裸露出来。
如图11所示，图11为完成TSV背面露头后的局部剖面示意图。露出TSV底部后，在芯片背面大面积沉积SiO2钝化层21，SiO2钝化层厚度0.5-5微米，钝化层21也可以是SiO2和SiN的复合层，再在SiO2钝化层上涂覆和固化有机介质层22，实现两层电介质材料对TSV铜柱底部的包裹，有机介质层22的涂覆厚度2-20微米。也可以单独采用SiO2钝化层或有机介质层对TSV铜柱底部的实现包裹。相比于直接在硅材料上涂覆有机介质层，沉积SiO2钝化层21的作用在于SiO2能在Si材料表面形成具有较少界面态的钝化层，界面可移动的带电粒子少，钝化效果好，侧向漏电低。相比于仅沉积SiO2钝化层，施加有机介质层22的好处在于有机介质层的厚度可以比SiO2沉积的厚度大得多，适用于整个芯片晶圆TSV底部露出高度差较大的情况。接下来采用化学机械抛光(CMP)方法，研磨芯片背面，直至TSV孔内填充材料21暴露出来，如图11所示。
如图12所示，图12为完成背面金属布线和背面微凸点后的局部剖面示意图，采用同芯片正面金属布线层14和正面金属布线层间介质层15相同的制备方法，制备芯片背面的第一层背面金属布线层23和背面金属布线层间介质层24.重复背面金属布线层23和背面金属布线层间介质层24的制备方法，可以形成背面多层金属布线结构。芯片背面铜柱26、芯片背面铜柱下的金属层(UBM)25，以及芯片背面铜柱上的焊料帽27构成芯片背面的微凸点。芯片背面铜柱下的金属层(UBM)25主要用于芯片背面铜柱26与背面金属布线层23间的粘附和电连接，以及同背面金属布线层间介质层24间的粘附。芯片背面铜柱下的金属层(UBM)25包括金属粘附层和电镀种子层，采用物理气相沉积(PVD)方法制备。所述金属粘附层材料可以是Ti、TiN、Ta、TaN、TiW等，但不限于此；所述电镀种子层材料可以是Cu、Ni等但不限于此。芯片背面铜柱26采用图形化电镀方法制备，厚度2-70微米。芯片背面铜柱上的焊料帽27可以是锡银、金锡、铅锡、锡铟、锡铋等二元合金材料，也可以是锡银铜、铅锡铟等三元合金，但不限于此。
如图13所示，图13为带有TSV通孔的芯片局部剖面结构示意图，解键合后形成的带TSV通孔的芯片晶圆，当其切割道内由于残留的TSV孔填充材料为金属材料时，为了防止金属污染，不能用刀具划片机直接切割划片，需要先采用激光开槽设备先将切割道内划片路径上的金属材料去除，再采用刀具划片机切割划片，形成分立的带TSV通孔的芯片。
划片后的带TSV通孔的芯片的局部剖面结构如附图13所示，其TSV通孔、芯片正、背面的多层金属布线层和微凸点，构成芯片焊盘2在Z方向垂直电连接的互连通道。一个芯片焊盘至少同一个TSV通孔，以及至少一个正面微凸点或背面微凸点电连通。
因为TSV孔内填充材料13的热膨胀系数大于二氧化硅和硅的热膨胀系数，当温度高低温变化时，TSV孔内导电材料的两端面会相对于硅表面突出和缩进，在TSV孔端口周围产生较大的应力，芯片正面的微凸点和芯片背面的微凸点，与TSV通孔在XY方向(芯片表面方向)有一定的错位，可以提高垂直互连结构的可靠性。
如图14所示，附图14给出带TSV通孔的芯片制备的工艺流程图。来料为经前道晶圆代工厂流片后的芯片，如附图1和附图3所示；首先在芯片表面低温沉积SiO2层，实现对芯片表面，特别是芯片焊盘的保护(如附图4所示)；然后在密闭环(Seal Ring)和芯片内部电路间的缓冲区内依次完成TSV盲孔刻蚀、孔壁清洗、孔壁介质绝缘层沉积、孔壁金属粘附层和电镀种子层沉积、电镀填孔和化学机械抛光(CMP)等工序(如附图5到附图8所示)，完成TSV导电盲孔在芯片上的嵌入；随后完成芯片正面金属布线层(RDL)和正面微凸点制备(如附图9所示)；用临时键合胶将芯片正面与载片临时键合在一起后，将芯片背面减薄至距离TSV导电盲孔底部5-30微米，再通过干法刻蚀或湿法腐蚀工艺大面积刻蚀硅材料，直至TSV盲孔底部露出2-20微米(如图10所示)，然后施加氧化硅、氮化硅、有机介质等一种电介质材料钝化层或多种电介质材料构成的复合钝化层，实现电介质材料对TSV盲孔底部的包裹；再采用化学机械抛光(CMP)实现TSV背面露铜(如图11所示)；然后依次制备芯片背面金属布线层(RDL)和芯片背面微凸点(如附图12所示)；最后在解键合后，通过激光开槽去除切割道内划片路径上的残余金属，切割划片形成分立的带TSV通孔的芯片(如附图13所示)。
构成芯片在垂直方向上的电互连通道的TSV通孔，正背面的RDL层和正背面的微凸点的制备方法和流程。经前道晶圆代工厂(foundry)流片后的来料芯片表面是凹凸不平的，通常芯片内部电路区域的局部区域的高度最高，密闭环(Seal Ring)和芯片内部电路间的缓冲区的高度次之，切割道区域的高度最低。可以首先对从晶圆厂(foundry)来料的芯片晶圆进行的表面平整化处理，再实施后续的TSV通孔，正背面的RDL层和正背面的微凸点制程，但这样做的缺点是无论是采用二氧化硅、氮化硅等无机介质，还是采用PI、树脂等有机介质作为来料芯片晶圆表面平整化的电介质材料，采用化学机械抛光(CMP)方法平整化后的芯片晶圆表面不能低于原芯片晶圆表面的最高点，以免对原芯片晶圆上的各个芯片产生不利影响，这样密闭环(Seal Ring)和芯片内部电路间的缓冲区和切割道区域上会额外覆盖上一层较厚的电介质材料，一方面这层额外的电介质层会因热膨胀系数不匹配增加分层、裂纹和气泡等工艺问题风险，另一方面这层额外的电介质层增加了在密闭环(Seal Ring)和芯片内部电路间的缓冲区内制备TSV通孔的难度，特备是细孔径TSV孔刻蚀的难度。本专利仅在前道晶圆代工厂(foundry)流片后的来料芯片上沉积保护芯片焊盘的一薄层SiO2，上述一薄层SiO2沉积后，芯片晶圆表面仍然是凹凸不平的；随后在上述凹凸不平的芯片晶圆表面依次完成TSV盲孔刻蚀、孔壁清洗、孔壁介质绝缘层沉积、孔壁金属粘附层和电镀种子层沉积、电镀填孔和化学机械抛光(CMP)等工序，完成TSV盲孔制备；然后完成芯片正面金属布线层(RDL)和正面微凸点的制备，以及芯片晶圆正面临时键合后的芯片背面金属布线层(RDL)和芯片背面微凸点的制备；最后在解键合后，通过激光开槽去除切割道内划片路径上的残余金属，切割划片形成分立的带TSV通孔的芯片。在上述凹凸不平的芯片晶圆表面完成TSV孔、正面金属布线层(RDL)和正面微凸点的制备，使得在来料芯片晶圆上的TSV垂直互连加工工艺最简洁，降低了工艺成本和工艺风险。

Claims (10)

1.一种带TSV通孔的芯片结构，其特征在于，包括密闭环（3）、芯片内部电路（5）、缓冲区（6）和TSV通孔（11）；
所述芯片内部电路（5）设置在芯片（1）表面上，密闭环（3）环绕芯片内部电路（5）设置在芯片（1）表面上，芯片内部电路的边界由芯片内部电路边缘的芯片焊盘限定，该芯片焊盘与密闭环之间的区域为缓冲区（6），所述TSV通孔（11）设置在缓冲区（6）上，该缓冲区只有TSV通孔（11）。
2.根据权利要求1所述的一种带TSV通孔的芯片结构，其特征在于，所述TSV通孔（11）直径不大于20微米。
3.一种带TSV通孔的芯片结构制备方法，其特征在于，包括以下过程，
步骤1，在芯片（1）上表面沉积SiO2层（10）；
步骤2，芯片内部电路的边界由芯片内部电路边缘的芯片焊盘限定，该芯片焊盘与密闭环（3）之间的区域为缓冲区（6），在缓冲区（6）上进行TSV导电盲孔的嵌入，该缓冲区只有TSV导电盲孔；
步骤3，在含有TSV导电盲孔的芯片（1）上制备正面金属布线层（14）；
步骤4，在正面金属布线层（14）上制备正面微凸点；
步骤5，将芯片（1）正面与载片（19）临时键合在一起；
步骤6，将芯片（1）背面硅衬底（8）进行减薄，露出TSV盲孔，然后沉积电介质材料形成复合钝化层，对TSV盲孔底部进行包裹；
步骤7，对芯片（1）背面进行抛光露出TSV导电盲孔形成TSV孔（11）；
步骤8，在芯片（1）背面制备背面金属布线层（23）和芯片背面微凸点；
步骤9，对芯片（1）正面进行解键合去除载片（19），切割划片形成带TSV通孔（11）的芯片。
4.根据权利要求3所述的一种带TSV通孔的芯片结构制备方法，其特征在于，步骤1，采用物理增强化学气相沉积方法制备SiO2层（10）。
5.根据权利要求3所述的一种带TSV通孔的芯片结构制备方法，其特征在于，步骤1，所述SiO2层（10）的沉积温度不大于300摄氏度，SiO2层（10）的厚度范围为0.2-2微米。
6.根据权利要求3所述的一种带TSV通孔的芯片结构制备方法，其特征在于，步骤2，首先在芯片（1）表面涂覆光刻胶，并在密闭环（3）和芯片内部电路（5）之间的缓冲区（6）内光刻出TSV通孔（11）的图形，采用干法刻蚀，依次刻穿SiO2 层（10）、芯片表面SiN层（7）、芯片内介质层（9）、硅衬底（8），完成TSV盲孔刻蚀。
7.根据权利要求3所述的一种带TSV通孔的芯片结构制备方法，其特征在于，步骤2中，所述TSV导电盲孔的直径范围为1-20微米，所述TSV导电盲孔刻蚀到硅衬底（8）内的深度范围为20-200微米。
8.根据权利要求3所述的一种带TSV通孔的芯片结构制备方法，其特征在于，步骤3中，所述正面金属布线层（14）采用物理气相沉积金属粘附层和电镀种子层，再涂覆光刻胶，并光刻出正面金属布线层（14）的图形，通过图形化电镀工艺完成正面金属布线层（14）金属布线的增厚，去除光刻胶后刻蚀掉电镀种子层和金属粘附层，完成正面金属布线层（14）的制备。
9.根据权利要求3所述的一种带TSV通孔的芯片结构制备方法，其特征在于，步骤5中，通过临时键合胶（20），将芯片正面与载片（19）键合在一起。
10.根据权利要求3所述的一种带TSV通孔的芯片结构制备方法，其特征在于，步骤9中，先采用激光开槽设备去除切割道（4）内的金属材料，再采用刀具划片机切割划片，形成带TSV通孔的芯片。
CN202011380947.1A 2020-11-30 2020-11-30 一种带tsv通孔的芯片结构和制备方法 Active CN112510001B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011380947.1A CN112510001B (zh) 2020-11-30 2020-11-30 一种带tsv通孔的芯片结构和制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011380947.1A CN112510001B (zh) 2020-11-30 2020-11-30 一种带tsv通孔的芯片结构和制备方法

Publications (2)

Publication Number Publication Date
CN112510001A CN112510001A (zh) 2021-03-16
CN112510001B true CN112510001B (zh) 2023-06-30

Family

ID=74968601

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011380947.1A Active CN112510001B (zh) 2020-11-30 2020-11-30 一种带tsv通孔的芯片结构和制备方法

Country Status (1)

Country Link
CN (1) CN112510001B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113506767A (zh) * 2021-06-16 2021-10-15 天津津航计算技术研究所 一种tsv转接板制造方法
CN114117995B (zh) * 2022-01-24 2022-04-22 成都明夷电子科技有限公司 一种基于人工智能算法的封装芯片加工方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101447479A (zh) * 2007-11-26 2009-06-03 台湾积体电路制造股份有限公司 防止硅通孔与集成电路之间串音的结构
CN105448866A (zh) * 2014-08-20 2016-03-30 中芯国际集成电路制造(上海)有限公司 半导体器件结构及其制作方法
JP2017168732A (ja) * 2016-03-17 2017-09-21 株式会社デンソー 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8546953B2 (en) * 2011-12-13 2013-10-01 Taiwan Semiconductor Manufacturing Co., Ltd. Through silicon via (TSV) isolation structures for noise reduction in 3D integrated circuit
US10629592B2 (en) * 2018-05-25 2020-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Through silicon via design for stacking integrated circuits

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101447479A (zh) * 2007-11-26 2009-06-03 台湾积体电路制造股份有限公司 防止硅通孔与集成电路之间串音的结构
CN105448866A (zh) * 2014-08-20 2016-03-30 中芯国际集成电路制造(上海)有限公司 半导体器件结构及其制作方法
JP2017168732A (ja) * 2016-03-17 2017-09-21 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
CN112510001A (zh) 2021-03-16

Similar Documents

Publication Publication Date Title
US11854785B2 (en) Package structure for heat dissipation
US10854567B2 (en) 3D packages and methods for forming the same
KR102651523B1 (ko) 이종 패키징 통합을 위한 재구성된 기판 구조 및 제조 방법들
US10269584B2 (en) 3D packages and methods for forming the same
TWI653695B (zh) 封裝體及其形成方法
CN101740484B (zh) 形成穿透硅通孔的方法
US8742583B2 (en) Seal ring in an integrated circuit die
TWI587466B (zh) 方法與裝置
KR20200002557A (ko) 반도체 디바이스 패키지 및 방법
TW201826483A (zh) 半導體結構及其製造方法
CN113539980B (zh) 半导体器件及其制造方法
CN111834314B (zh) 封装结构及其制造方法
CN112447681A (zh) 封装
CN112447664A (zh) 封装
CN112510001B (zh) 一种带tsv通孔的芯片结构和制备方法
KR20200050417A (ko) 반도체 디바이스 및 그를 형성하는 방법
US20230369157A1 (en) Semiconductor die, manufacturing method thereof, and semiconductor package
CN110634750A (zh) 半导体装置及其制造方法
CN113675147A (zh) 封装器件及其形成方法
US9613926B2 (en) Wafer to wafer bonding process and structures
US20230420330A1 (en) Semiconductor Packages and Methods of Forming the Same
US20230352367A1 (en) Semiconductor package and method
CN118588671A (zh) 半导体器件及其形成方法
CN118782548A (zh) 封装件及其形成方法
CN118712144A (zh) 封装件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20230612

Address after: Room 628, 1st Floor, Zone C, Building 24, Science and Technology Innovation Park, Gangwan 1, Jintang Road, Tangjiawan Town, High tech Zone, Zhuhai City, Guangdong Province, 519080 (centralized office area)

Applicant after: Zhuhai Tiancheng Advanced Semiconductor Technology Co.,Ltd.

Address before: No. 198, Taibai South Road, Yanta District, Xi'an City, Shaanxi Province

Applicant before: XI'AN MICROELECTRONICS TECHNOLOGY INSTITUTE

GR01 Patent grant
GR01 Patent grant