CN113506767A - 一种tsv转接板制造方法 - Google Patents

一种tsv转接板制造方法 Download PDF

Info

Publication number
CN113506767A
CN113506767A CN202110665874.9A CN202110665874A CN113506767A CN 113506767 A CN113506767 A CN 113506767A CN 202110665874 A CN202110665874 A CN 202110665874A CN 113506767 A CN113506767 A CN 113506767A
Authority
CN
China
Prior art keywords
tsv
manufacturing
layer
hole
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110665874.9A
Other languages
English (en)
Inventor
晋超超
朱天成
候骏马
宋鸿蕾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Jinhang Computing Technology Research Institute
Original Assignee
Tianjin Jinhang Computing Technology Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Jinhang Computing Technology Research Institute filed Critical Tianjin Jinhang Computing Technology Research Institute
Priority to CN202110665874.9A priority Critical patent/CN113506767A/zh
Publication of CN113506767A publication Critical patent/CN113506767A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本发明公开了一种TSV转接板制造方法，所述方法包括如下步骤：步骤一：在硅板刻蚀TSV孔；步骤二：在TSV孔的侧壁采用等离子增强化学汽相沉积方法淀积绝缘层；步骤三：在绝缘层的外表面沉积一层Ti作为阻挡层，在阻挡层外表面再沉积一层铜作为种子层；步骤四：对步骤三中的TSV孔电镀。本发明解决了现有技术中TSV深孔制造工艺的技术难题。

Description

一种TSV转接板制造方法
技术领域
本发明属于硅通孔转接板关键工艺技术领域，尤其涉及一种TSV(ThroughSilicon Vias)转接板制造方法。
背景技术
随着CMOS技术的迅速发展，集成电路的集成度越来越高，摩尔定律进入了一个瓶颈时期：集成电路内冗长的连线延迟是整个电路性能以及功耗的主要瓶颈，继续单纯的等比例缩放集成电路却变得越来越难。三维集成(3D Integration)电路封装技术，成为了目前最有前景的方案。
硅转接板，利用硅通孔(TSV)结构实现芯片间电信号的垂直互连，缩短了电信号的传输路径。同时作为倒装芯片的封装载体，双面都可以集成不同种类、不同功能的芯片，实现芯片的三维堆叠集成，是三维系统集成的代表技术。
目前，硅转接板及其对应的3D封装技术是目前产业界和学术界研究的热点技术，而TSV技术是硅转接板制造的关键。在TSV转接板的制造工艺中存在许多技术难题，现有工艺很难形成高深径比TSV孔；TSV绝缘层不能够实现均匀覆盖，以及工艺过程中电镀填孔成品率较低，化学机械抛光(CMP)后二次塑性不稳定。
发明内容
本发明解决的技术问题是：克服现有技术的不足，提供了一种TSV转接板制造方法，解决了现有技术中TSV深孔制造工艺的技术难题，可实现孔径50um，高度200um的深孔。
本发明目的通过以下技术方案予以实现：一种TSV转接板制造方法，所述方法包括如下步骤：步骤一：在硅板刻蚀TSV孔；步骤二：在TSV孔的侧壁采用等离子增强化学汽相沉积方法淀积绝缘层；步骤三：在绝缘层的外表面沉积一层Ti作为阻挡层，在阻挡层外表面再沉积一层铜作为种子层；步骤四：对步骤三中的TSV孔电镀。
上述TSV转接板制造方法中，还包括：步骤五：对步骤四中电镀后的TSV孔进行平坦化处理。
上述TSV转接板制造方法中，在步骤一中，利用Bosch刻蚀工艺刻蚀，并利用C4F8反应产生聚合物进行侧壁保护。
上述TSV转接板制造方法中，在步骤二中，在等离子增强化学汽相沉积过程中，使用液体反应源正硅酸乙酯Si(OC2H5)4，温度为375℃。
上述TSV转接板制造方法中，在步骤三中，沉积方法为物理汽相淀积。
上述TSV转接板制造方法中，物理汽相淀积采用TbFeCo合金靶材，温度为145℃，压力为10E-03Pa。
上述TSV转接板制造方法中，在步骤三中，阻挡层为500nm，种子层为2um。
上述TSV转接板制造方法中，在步骤四中，电镀采用EBARA药水体系。
本发明与现有技术相比具有如下有益效果：
(1)本发明采用优化的Bosch刻蚀工艺，实施基于兆声波工艺TSV清洗技术，孔内无残留物，可获得优质的高深宽比TSV孔；
(2)本发明优化沉积工艺参数，使用液体反应源Si(OC2H5)4正硅酸乙酯)实现侧壁绝缘层淀积，深孔TSV绝缘层台阶覆盖完整；
(3)本发明对传统PVD设备改进，优化浓度，温度、压力等参数，提高PVD的渗透能力，种子层粘附效果好、粗糙度小。
(4)本发明电镀填孔采用EBARA药水体系，样品界面金相图片显示填充量为85％左右时，填充部分基本无空洞，填孔成品率大大提升；
(5)本发明CMP选用U3000浆料，实验表明退火温度为350℃时，TSV二次塑性最稳定。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1是本发明实施例提供的兆声波清洗后TSV孔内图像的示意图；
图2是本发明实施例提供的TSV绝缘层淀积效果图；
图3(a)是本发明实施例提供的TSV顶部PVD种子层淀积效果的示意图；
图3(b)是本发明实施例提供的TSV中部PVD种子层淀积效果的示意图；
图3(c)是本发明实施例提供的TSV底部PVD种子层淀积效果的示意图；
图4是本发明实施例提供的CMP两次退火前后TSV涨出对比的示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
本发明提供一种优化的TSV转接板制造方法。本发明优化的TSV转接板制造方法主要针对TSV成孔及其填充技术进行改进和优化，所述方法至少包括以下步骤：
S1：TSV刻蚀：采用优化的Bosch刻蚀工艺获得高深宽比的盲孔，本发明对深硅刻蚀后清洗工艺进行优化和再开发，实施基于兆声波工艺的高深宽比TSV清洗技术，利用高频的兆声波改善清洗药液在TSV孔内的浓度分布，并利用兆声波能量对残留物进行物理清洗，以获得优质的TSV孔，见附图1。
S2：TSV侧壁绝缘层制备工艺：TSV深孔内侧壁绝缘层使用SiO2，采用等离子增强化学汽相沉积PECVD(Plasma enhanced chemical vapor deposition)淀积绝缘层，为了实现高深宽比结构的较好台阶覆盖，本发明通过优化沉积工艺参数，使用液体反应源Si(OC2H5)4正硅酸乙酯，工艺温度375℃，使得绝缘层台阶覆盖率约为16.7％，见附图2。
S4：阻挡层、种子层沉积：为了阻挡铜离子向硅衬底中扩散，需要沉积一层Ti作为阻挡层，再沉积一层铜作为种子层，为下一步电镀填充通孔的进行做准备。本发明采用钛做为阻挡层材料，制作方式为物理汽相淀积(PVD)，传统的PVD设备无法对高深宽比TSV孔内进行有效的淀积，本发明采用改进PVD工艺，基于对传统PVD设备的改进，选取TbFeCo合金靶材靶材并优化气相成分比例、浓度，温度调整至145℃、压力参数至10E-03Pa，采用Ti 500nmCu2umPVD沉积条件，优化靶材及其气相成分比例、浓度，优化温度、压力等参数，采用Ti500nm Cu 2umPVD沉积条件，提高PVD的渗透能力，从而使其适用于较高深宽比的TSV孔种子层的沉积。经过FA检查，本发明TSV种子层粘附效果好、粗糙度小，见图3(a)、图3(b)和图3(c)。
S5：TSV深孔电镀：本发明提供优化的TSV转接板制造方法采用电镀铜技术实现TSV金属填充，电镀填孔采用EBARA药水体系，样品界面金相图片显示填充量为85％左右时，填充部分基本无空洞，经过多次试验测试，填孔成品率大大提升，EBARA药水体系可实现高深径比的TSV填充。
S6：平坦化工艺CMP(Chemical Mechanical Polishing)：转接板TSV电镀后，第一次CMP去除晶圆面铜，保证TSV与wafer表面的粗糙度和TSV表面铜的平整度，降低退火后二次CMP的工艺难度。
实验表明，U3000浆料研磨后的粗糙度和平整度优于A21，且退火前后塑性形变不大，不大于1mm，退火温度为350℃时，TSV二次塑性比较稳定。因此本发明提供优化的TSV转接板制造方法在晶圆表面铜层去除后，对晶圆进行350℃退火处理，释放TSV铜柱的应力，减轻在后续工艺过程中TSV塑性形变。见附图4。
本发明采用优化的Bosch刻蚀工艺，实施基于兆声波工艺TSV清洗技术，孔内无残留物，可获得优质的高深宽比TSV孔；本发明优化沉积工艺参数，使用液体反应源Si(OC2H5)4正硅酸乙酯实现侧壁绝缘层淀积，深孔TSV绝缘层台阶覆盖性完整；本发明对传统PVD设备改进，优化靶材及其气相成分比例、浓度，温度、压力等参数，采用Ti 500nm Cu 2umPVD沉积条件，提高PVD的渗透能力，种子层粘附效果好、粗糙度小；本发明电镀填孔采用EBARA药水体系，样品界面金相图片显示填充量为85％左右时，填充部分基本无空洞，填孔成品率大大提升；本发明CMP选用U3000浆料，实验表明退火温度为350℃时，TSV二次塑性最稳定。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (8)

1.一种TSV转接板制造方法，其特征在于，所述方法包括如下步骤：
步骤一：在硅板刻蚀TSV孔；
步骤二：在TSV孔的侧壁采用等离子增强化学汽相沉积方法淀积绝缘层；
步骤三：在绝缘层的外表面沉积一层Ti作为阻挡层，在阻挡层外表面再沉积一层铜作为种子层；
步骤四：对步骤三中的TSV孔电镀。
2.根据权利要求1所述的TSV转接板制造方法，其特征在于还包括：步骤五：对步骤四中电镀后的TSV孔进行平坦化处理。
3.根据权利要求1所述的TSV转接板制造方法，其特征在于：在步骤一中，利用Bosch刻蚀工艺刻蚀，并利用C4F8反应产生聚合物进行侧壁保护。
4.根据权利要求1所述的TSV转接板制造方法，其特征在于：在步骤二中，在等离子增强化学汽相沉积过程中，使用液体反应源正硅酸乙酯Si(OC2H5)4，温度为375℃。
5.根据权利要求1所述的TSV转接板制造方法，其特征在于：在步骤三中，沉积方法为物理汽相淀积。
6.根据权利要求5所述的TSV转接板制造方法，其特征在于：物理汽相淀积采用TbFeCo合金靶材，温度为145℃，压力为10E-03Pa。
7.根据权利要求1所述的TSV转接板制造方法，其特征在于：在步骤三中，阻挡层为500nm，种子层为2um。
8.根据权利要求1所述的TSV转接板制造方法，其特征在于：在步骤四中，电镀采用EBARA药水体系。
CN202110665874.9A 2021-06-16 2021-06-16 一种tsv转接板制造方法 Pending CN113506767A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110665874.9A CN113506767A (zh) 2021-06-16 2021-06-16 一种tsv转接板制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110665874.9A CN113506767A (zh) 2021-06-16 2021-06-16 一种tsv转接板制造方法

Publications (1)

Publication Number Publication Date
CN113506767A true CN113506767A (zh) 2021-10-15

Family

ID=78010211

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110665874.9A Pending CN113506767A (zh) 2021-06-16 2021-06-16 一种tsv转接板制造方法

Country Status (1)

Country Link
CN (1) CN113506767A (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144181A (ja) * 1999-09-15 2001-05-25 Samsung Electronics Co Ltd メッキを用いた金属配線形成方法及びそれにより製造された半導体素子
TW201119001A (en) * 2009-11-09 2011-06-01 Taiwan Semiconductor Mfg Through-silicon via structure and a process for forming the same
CN102569024A (zh) * 2010-12-29 2012-07-11 中芯国际集成电路制造(上海)有限公司 Tsv通孔研磨清洗后的干燥方法及干燥设备
CN103361694A (zh) * 2013-08-08 2013-10-23 上海新阳半导体材料股份有限公司 一种用于3d铜互连高深宽比硅通孔技术微孔电镀填铜方法
CN103377992A (zh) * 2012-04-23 2013-10-30 中芯国际集成电路制造(上海)有限公司 硅通孔结构及其制造方法
CN103474395A (zh) * 2013-09-13 2013-12-25 华进半导体封装先导技术研发中心有限公司 一种tsv平坦化方法
CN103681390A (zh) * 2013-12-20 2014-03-26 中国电子科技集团公司第五十八研究所 一种基于tsv工艺的晶圆级硅基板制备方法
US20150340280A1 (en) * 2012-05-30 2015-11-26 United Microelectronics Corp. Through silicon via (tsv) process
CN105575828A (zh) * 2014-10-16 2016-05-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
CN105845650A (zh) * 2015-01-12 2016-08-10 中芯国际集成电路制造(上海)有限公司 一种硅通孔结构及其制作方法
CN107658264A (zh) * 2017-09-28 2018-02-02 江苏师范大学 一种基于多层石墨烯辅助层的三维硅通孔垂直互联方法
CN111081760A (zh) * 2019-12-13 2020-04-28 联合微电子中心有限责任公司 一种检测TSV中Cu扩散的器件结构及其制造方法
CN112510001A (zh) * 2020-11-30 2021-03-16 西安微电子技术研究所 一种带tsv通孔的芯片结构和制备方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144181A (ja) * 1999-09-15 2001-05-25 Samsung Electronics Co Ltd メッキを用いた金属配線形成方法及びそれにより製造された半導体素子
TW201119001A (en) * 2009-11-09 2011-06-01 Taiwan Semiconductor Mfg Through-silicon via structure and a process for forming the same
CN102569024A (zh) * 2010-12-29 2012-07-11 中芯国际集成电路制造(上海)有限公司 Tsv通孔研磨清洗后的干燥方法及干燥设备
CN103377992A (zh) * 2012-04-23 2013-10-30 中芯国际集成电路制造(上海)有限公司 硅通孔结构及其制造方法
US20150340280A1 (en) * 2012-05-30 2015-11-26 United Microelectronics Corp. Through silicon via (tsv) process
CN103361694A (zh) * 2013-08-08 2013-10-23 上海新阳半导体材料股份有限公司 一种用于3d铜互连高深宽比硅通孔技术微孔电镀填铜方法
CN103474395A (zh) * 2013-09-13 2013-12-25 华进半导体封装先导技术研发中心有限公司 一种tsv平坦化方法
CN103681390A (zh) * 2013-12-20 2014-03-26 中国电子科技集团公司第五十八研究所 一种基于tsv工艺的晶圆级硅基板制备方法
CN105575828A (zh) * 2014-10-16 2016-05-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
CN105845650A (zh) * 2015-01-12 2016-08-10 中芯国际集成电路制造(上海)有限公司 一种硅通孔结构及其制作方法
CN107658264A (zh) * 2017-09-28 2018-02-02 江苏师范大学 一种基于多层石墨烯辅助层的三维硅通孔垂直互联方法
CN111081760A (zh) * 2019-12-13 2020-04-28 联合微电子中心有限责任公司 一种检测TSV中Cu扩散的器件结构及其制造方法
CN112510001A (zh) * 2020-11-30 2021-03-16 西安微电子技术研究所 一种带tsv通孔的芯片结构和制备方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
刘晓阳、陈文录: "硅通孔转接板关键工艺技术研究—TSV成孔及其填充技术", 《印刷电路信息》 *
张朝晖: "《放电等离子烧结技术及其在钛基复合材料制备中的应用》", 31 March 2018, 北京：国防工业出版社 *
菲利普·加罗等: "《3D集成手册-3D集成电路技术与应用》", 31 May 2017, 北京：中国宇航出版社 *
赵运才: "《现代机械磨损及其工程技术》", 30 April 2018, 华中科技大学出版社（中国•武汉） *

Similar Documents

Publication Publication Date Title
US9607895B2 (en) Silicon via with amorphous silicon layer and fabrication method thereof
US8742535B2 (en) Integration of shallow trench isolation and through-substrate vias into integrated circuit designs
US7902069B2 (en) Small area, robust silicon via structure and process
Lin et al. High density 3D integration using CMOS foundry technologies for 28 nm node and beyond
US8987137B2 (en) Method of fabrication of through-substrate vias
CN102222643B (zh) 集成电路制作过程中冗余金属填充的方法及半导体器件
CN103367285A (zh) 一种通孔结构及其制作方法
CN111682013A (zh) 一种用于射频微系统垂直互联的混合基通孔微同轴结构及其制作方法
CN111968953A (zh) 硅通孔结构及其制备方法
CN102024783B (zh) 用于互连工艺中的半导体器件及其制造方法
JP2002289691A (ja) デュアル・ダマシン相互接続の製作方法およびそれによって製作される構造
EP2819162B1 (en) Method for producing contact areas on a semiconductor substrate
CN102024786B (zh) 用于互连工艺中的半导体器件及其制造方法
Wu et al. Oxide Liner, Barrier and Seed Layers, and Cu Plating of Blind Through Silicon Vias (TSVs) on 300 mm Wafers for 3D IC Integration
CN113506767A (zh) 一种tsv转接板制造方法
CN104143527A (zh) 一种导电插塞和tsv的形成方法
CN103066009A (zh) 穿透硅的通孔填充钨塞的工艺方法
Ranganathan et al. Integration of high aspect ratio tapered silicon via for silicon carrier fabrication
Malta et al. TSV formation overview
US9490197B2 (en) Three dimensional organic or glass interposer
CN115621197B (zh) 一种硅通孔互联的空腔结构及其形成方法
CN103094187B (zh) 硅通孔的形成方法
Shen et al. Impact of Super-long-throw PVD on TSV Metallization and Die-to-Wafer 3D Integration Based on Via-last
TWI242260B (en) Method of inhibiting crystal grain size on metal surfaces in a high temperature environment of semiconductor process, method of manufacturing metal interconnect, and method of manufacturing metal-insulator-metal capacitor on metal interconnect structure
KR100466210B1 (ko) 인덕터 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20211015