CN111081760A - 一种检测TSV中Cu扩散的器件结构及其制造方法 - Google Patents
一种检测TSV中Cu扩散的器件结构及其制造方法 Download PDFInfo
- Publication number
- CN111081760A CN111081760A CN201911278705.9A CN201911278705A CN111081760A CN 111081760 A CN111081760 A CN 111081760A CN 201911278705 A CN201911278705 A CN 201911278705A CN 111081760 A CN111081760 A CN 111081760A
- Authority
- CN
- China
- Prior art keywords
- tsv
- region
- dielectric layer
- base region
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 40
- 238000009792 diffusion process Methods 0.000 title claims abstract description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 93
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 93
- 239000010703 silicon Substances 0.000 claims abstract description 93
- 238000000034 method Methods 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 238000005530 etching Methods 0.000 claims description 21
- 239000010408 film Substances 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 230000004888 barrier function Effects 0.000 claims description 15
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 14
- 238000001259 photo etching Methods 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 12
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 12
- 229910052721 tungsten Inorganic materials 0.000 claims description 12
- 239000010937 tungsten Substances 0.000 claims description 12
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 11
- 238000005240 physical vapour deposition Methods 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 238000004544 sputter deposition Methods 0.000 claims description 8
- 239000010409 thin film Substances 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 6
- 238000009713 electroplating Methods 0.000 claims description 6
- 229910052718 tin Inorganic materials 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 2
- 238000011161 development Methods 0.000 abstract description 5
- 238000001514 detection method Methods 0.000 abstract description 4
- 238000011156 evaluation Methods 0.000 abstract description 2
- 230000007774 longterm Effects 0.000 abstract 1
- 230000035945 sensitivity Effects 0.000 abstract 1
- 239000010949 copper Substances 0.000 description 52
- 235000012431 wafers Nutrition 0.000 description 14
- 238000002513 implantation Methods 0.000 description 9
- 230000008021 deposition Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- 241000724291 Tobacco streak virus Species 0.000 description 3
- 229910001873 dinitrogen Inorganic materials 0.000 description 3
- 239000003292 glue Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000007711 solidification Methods 0.000 description 2
- 230000008023 solidification Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004166 TaN Chemical group 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000010330 laser marking Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种检测TSV中Cu扩散的器件结构及其制造方法，其结构包括P型硅衬底、PNP晶体管和TSV结构，其中，所述PNP晶体管的N‑基区与所述TSV结构相邻设置；本发明利用PNP晶体管电流增益对Cu原子敏感的特性，在TSV附近(PNP晶体管基区边沿距离TSV深槽2μm～5μm)制作一个PNP晶体管，可以实现TSV中Cu是否向硅晶圆扩散的检测。本发明的检测TSV中Cu扩散的器件结构具有工艺兼容性强、检测灵敏性高的优点，在3D集成工艺平台开发和微系统长期可靠性评价方面具有广阔前景。
Description
技术领域
本发明涉及半导体器件可靠性评价及制造领域，具体是一种检测硅通孔(TSV)中铜(Cu)扩散的器件结构及其制造方法。
背景技术
随着半导体技术的飞速发展，采用先进封装或三维(3D)集成技术实现各个功能模块的集成是系统轻量化、小型化、集成化的主要途径。通过在有源或无源硅晶圆中制作TSV，从而实现上下晶圆中功能单元间的互连，因此要求TSV中的Cu与硅晶圆具有良好而可靠的电隔离。一般地，采用Cu作为连接介质的TSV由四部分组成：绝缘介质层、阻挡层金属、种子层Cu及电镀Cu四部分组成。绝缘介质层一般使用PECVD淀积二氧化硅或TEOS，实现Cu与硅晶圆的电隔离；阻挡层金属一般使用PVD方式溅射Ti、Ta、TiN或TaN，阻挡Cu原子扩散进入硅晶圆中；种子层Cu也是使用PVD设备溅射生长，用于形成电镀Cu的种子层金属；电镀Cu一般采用ECP设备电镀生长，一般要求电镀形成的Cu柱无空洞。
实际中，TSV的深宽比一般不小于10：1，采用PECVD淀积的绝缘层介质和采用PVD溅射的阻挡层金属在TSV侧壁的覆盖率较低，是TSV最易于发生可靠性隐患的工艺。同时，Cu原子具有在二氧化硅和硅中快速扩散的性质，且Cu是深能级杂质，Cu进入硅晶圆中会在硅的能带中引入附加能级，严重影响硅晶圆中有源器件的特性。为了在3D集成工艺平台开发或在3D集成系统中植入可用于评价TSV中Cu扩散的测试单元，需要一种与标准CMOS工艺兼容的器件结构，把其放置在TSV的附近，通过对TSV附近器件电特性的测试或评价，从而达到评价TSV可靠性的目的。
发明内容
本发明的目的是解决现有技术中存在的TSV中Cu扩散对硅晶圆中有源器件特性产生影响的检测的技术问题。
为实现上述目的，本发明一方面采用了如下的技术方案：
一种检测TSV中Cu扩散的器件结构，包括P型硅衬底，在所述P型硅衬底内设有深硅槽，所述深硅槽的开口一侧位于P型硅衬底的上表面，所述深硅槽内设有包含绝缘介质层、阻挡层金属和Cu柱的TSV结构；所述器件结构还包括制作在P型硅衬底上的PNP晶体管，所述PNP晶体管包含有P+集电区、N-基区和P+发射区，其中，所述N-基区与所述TSV结构相邻设置。
另一方面，本发明还提出了一种检测TSV中Cu扩散的器件结构的制造方法，包括以下步骤：
1)提供P型硅衬底，在所述P型硅衬底上制作PNP晶体管；
2)在P型硅衬底上制作深硅槽且与PNP晶体管的N-基区相邻设置，所述深硅槽的开口朝上，所述深硅槽的开口位于P型硅衬底的上表面；
3)在所述深硅槽内制作绝缘介质层、阻挡层金属和Cu柱，形成TSV结构。
相比于现有技术，本发明具有如下有益效果：
1、本发明的用于检测TSV中Cu扩散的器件结构，由于在TSV附近制作了一个对Cu原子敏感的纵向PNP晶体管，当Cu原子扩散进入PNP晶体管的基区，会在硅的能带中引入附加能级，引起PNP晶体管电流增益急剧下降，因此本发明的检测结构可以有效评价TSV中Cu原子的扩散情况。
2、本发明的用于检测TSV中Cu扩散的器件的制造方法，PNP晶体管的P+集电区可以使用CMOS工艺中的隔离掺杂形成，N-基区可以使用CMOS工艺中的N阱掺杂形成，P+发射区可以使用CMOS工艺中PMOS器件的源漏掺杂形成，与有源晶圆器件的制造工艺具有良好的兼容性。
附图说明
图1为本发明检测TSV中Cu扩散的器件结构的示意图，其中左图为剖面图，右图为平面俯视图；
图2为本发明完成P型硅衬底、场氧层生长、P+集电区掺杂后的器件结构示意图，其中左图为剖面图，右图为平面俯视图；
图3为本发明完成P+集电区退火后的器件结构示意图，其中左图为剖面图，右图为平面俯视图；
图4为本发明完成N-基区掺杂后的器件结构示意图，其中左图为剖面图，右图为平面俯视图；
图5为本发明完成N-基区推结的器件结构示意图，其中左图为剖面图，右图为平面俯视图；
图6为本发明完成ILD介质层淀积、P+发射区掺杂和退火后的器件结构示意图，其中左图为剖面图，右图为平面俯视图；
图7为本发明完成TEOS介质层淀积后的器件结构示意图，其中左图为剖面图，右图为平面俯视图；
图8为本发明完成TEOS介质层CMP平坦化后的器件结构示意图，其中左图为剖面图，右图为平面俯视图；
图9为本发明完成接触孔刻蚀、Ti/TiN溅射、钨塞制作后的器件结构示意图，其中左图为剖面图，右图为平面俯视图；
图10为本发明完成氮化硅介质淀积、深硅槽刻蚀后的器件结构示意图，其中左图为剖面图，右图为平面俯视图；
图11为本发明完成绝缘介质层淀积、阻挡层金属溅射、种子层Cu溅射、电镀Cu和CuCMP平坦化后的器件结构示意图，其中左图为剖面图，右图为平面俯视图；
图12为本发明完成IMD介质层淀积、Cu互连后的器件结构示意图，其中左图为剖面图，右图为平面俯视图；
图1-图12中：101、P型硅衬底；102、场氧层；103、P+集电区；104、N-基区；105、ILD介质层；106、P+发射区；107、TEOS介质层；108、钨塞；109、氮化硅；201、深硅槽；202、绝缘介质层；203、阻挡层金属；204、Cu柱；205、IMD介质层；206、Cu互连。
具体实施方式
下面结合附图和实施例对本发明作进一步说明，但不应该理解为本发明上述主题范围仅限于下述实施例。在不脱离本发明上述技术思想的情况下，根据本领域普通技术知识和惯用手段，做出各种替换和变更，均应包括在本发明的保护范围内。
参照图1，一种检测TSV中Cu扩散的器件结构，包括P型硅衬底101，在所述P型硅衬底101内设有深硅槽201，所述深硅槽201的开口一侧位于P型硅衬底101的上表面，所述深硅槽201内设有包含绝缘介质层202、阻挡层金属203和Cu柱204的TSV结构，其特征在于，还包括制作在P型硅衬底101上的PNP晶体管，所述PNP晶体管包含有P+集电区103、N-基区104和P+发射区106，其中，所述N-基区104与所述TSV结构相邻设置。
具体地，所述N-基区104与P+集电区103互不相连，所述N-基区104的结深为1.2μm～2.0μm；所述P+发射区106位于N-基区104内，且在N-基区104内靠远离P+集电区103一侧设置，P+发射区106的结深为0.5μm～0.8μm。
具体地，所述PNP晶体管的N-基区104结深与P+发射区106结深差为0.7μm～1.2μm。
具体地，本发明的器件结构还包含有场氧层102、ILD介质层105、TEOS介质层107、若干钨塞108、IMD介质层205和Cu互连206；所述场氧层102覆盖P型硅衬底101，且裸露出所述P+集电区103、N-基区104和P+发射区106，厚度为540nm～660nm；所述ILD介质层105覆盖场氧层102，且覆盖P+集电区103和N-基区104的部分区域，并裸露出P+发射区106，厚度为540nm～660nm；所述TEOS介质层107覆盖ILD介质层105，且覆盖P+发射区106的部分区域；其中，裸露的P+集电区103、N-基区104、P+发射区106分别通过钨塞108、Cu互连206与外部电性连接，所述TSV结构通过Cu互连206与外部电性连接，各Cu互连206之间通过IMD介质层205互相隔离。
具体地，所述TSV结构包含多个，各TSV结构均与所述N-基区104相邻设置。
具体地，所述PNP晶体管的P+集电区103和TSV结构分布于N-基区104的两侧。
具体地，所述N-基区104与TSV结构的距离为2μm～5μm。
具体地，所述P型硅衬底101采用P型单晶硅或P-/P+外延片。
前述方案中，所述P+集电区103位于P型硅衬底101内，所述P+集电区103的上表面是P型硅衬底101的部分上表面；所述N-基区104位于P型硅衬底101内，所述N-基区104的上表面是P型硅衬底101的部分上表面；所述P+发射区106位于N-基区104内，所述P+发射区106的上表面是N-基区104的部分上表面；所述P+发射区106距离N-基区104左边边沿的距离大于P+发射区106距离N-基区104右边边沿的距离；所述绝缘介质层202位于深硅槽201内壁，所述阻挡层金属203覆盖于绝缘层介质202之上；所述Cu柱204贯穿于深硅槽201内，所述Cu柱204与阻挡层金属203无缝接触；所述Cu柱204与绝缘层介质202相互隔离。
参照图2-图12，本发明还提出了一种检测TSV中Cu扩散的器件结构的制造方法，包括以下步骤：
1)提供一片硅晶圆，具有P型硅衬底101，在所述P型硅衬底101上制作PNP晶体管；
2)在P型硅衬底101上制作深硅槽201且与PNP晶体管的N-基区104相邻设置，所述深硅槽201的开口朝上，所述深硅槽201的开口位于P型硅衬底101的上表面；
3)在所述深硅槽201内制作绝缘介质层202、阻挡层金属203和Cu柱204，形成TSV结构。
具体地，所述PNP晶体管的制作方法包括：
S01、在所述P型硅衬底101上生长场氧层102薄膜，并进行第一次光刻和第一次刻蚀工艺，形成P+集电区103的掺杂窗口，继而对所述P+集电区103的掺杂窗口依次进行掺杂、去除光刻胶和退火工艺以形成P+集电区103，具体参照图2和图3；
S02、对形成有P+集电区103的场氧层102进行第二次光刻和第二次刻蚀工艺，形成N-基区104的掺杂窗口，继而对所述N-基区104的掺杂窗口依次进行掺杂、去除光刻胶和推结工艺以形成N-基区104，具体参照图4和图5；
S03、利用LPCVD工艺淀积ILD介质层105薄膜，所述ILD介质层105薄膜厚度为600nm±60nm，具体参照图6；
S04、对所述ILD介质层105薄膜进行第三次光刻和第三次刻蚀工艺，形成P+发射区106的掺杂窗口，继而对所述P+发射区106的掺杂窗口依次进行掺杂、去除光刻胶和退火工艺以形成P+发射区106，具体参照图6；
S05、淀积TEOS介质层107薄膜，并利用CMP工艺将TEOS介质层107薄膜平坦化，具体参照图7和图8；
S06、对所述ILD介质层105和TEOS介质层107进行第四次光刻和第四次刻蚀工艺，形成接触孔窗口，具体参照图9；
S07、利用PVD工艺对所述接触孔窗口内依次溅射Ti接触金属、TiN薄膜和钨膜，并进行CMP工艺以形成钨塞108，所述钨塞108贯穿所述接触孔窗口，具体参照图9；
S08、利用PECVD工艺淀积氮化硅109，具体参照图10。
具体地，所述深硅槽201的制作方法为：对PNP晶体管一侧和P型硅衬底101上的氮化硅109、ILD介质层105和场氧层102进行第五次光刻和第五次刻蚀工艺，形成深硅槽窗口，并对所述深硅槽窗口进行第六次刻蚀工艺以形成深硅槽201，具体参照图10。
具体地，所述TSV结构的制作方法包括：
1)在所述深硅槽201内依次利用PECVD工艺淀积绝缘介质层202、利用PVD工艺溅射阻挡层金属203和种子层Cu，具体参照图11；
2)利用ECP方式电镀Cu薄膜，并利用CMP工艺将其平坦化以形成Cu柱204，具体参照图11。
具体地，本发明地的制造方法还包括：
在所述PNP晶体管和所述TSV结构上依次制作IMD介质层205和Cu互连206，具体制作方法为：首先利用PECVD工艺淀积IMD介质层205薄膜，并对所述IMD介质层205薄膜进行第六次光刻和第七次刻蚀工艺形成Cu互连206窗口；再依次溅射TiN薄膜、Cu膜和利用ECP方式电镀Cu膜；最后对其进行CMP工艺以形成Cu互连206，具体参照图12。
前述方案中，硅晶圆为硅单晶抛光片，具有<100>晶向，厚度为725±25μm，其缺陷和杂质含量符合标准，并对其进行激光打标、清洗；在P型硅衬底101的上表面生长场氧层102，其生长温度为1050℃，生长方式为H-O合成，厚度为600nm±60nm；对P型硅衬底101上表面的场氧层102进行量测厚度。
前述方案中，PNP晶体管的制作过程中，第一次光刻工艺包括曝光、显影、固胶；第一次刻蚀工艺后量测P+集电区103掺杂窗口中的剩余场氧层102厚度为40nm～50nm；P+集电区103掺杂条件为：注入硼(B11+)掺杂，注入能量为80KeV，注入剂量为1E15/cm2、注入角度为0°；P+集电区103退火方式为在1100℃下通氮气退火60分钟。第二次光刻工艺包括曝光、显影、固胶；第二次刻蚀工艺后量测N-基区104的掺杂窗口中的剩余场氧层102厚度为40nm～50nm；N-基区104掺杂条件为：注入磷(P31+)掺杂，注入能量为80KeV，注入剂量为1E14/cm2、注入角度为0°；N-基区104退火方式为在1000℃下通氮气退火60分钟。
前述方案中，PNP晶体管的制作过程中使用LPCVD设备淀积ILD介质层105，其淀积温度为720℃；第三次光刻工艺包括曝光、显影、固胶；第二次刻蚀工艺后量测P+发射区106的掺杂窗口中剩余ILD介质层105厚度为40nm～50nm；P+发射区106掺杂条件为：注入硼(B11+)掺杂，注入能量为30KeV，注入剂量为1E15/cm2,注入角度为0°；P+发射区106退火方式为在960℃下通氮气退火30分钟。
前述方案中，PNP晶体管的制作过程中，第四次光刻和第四次刻蚀工艺后，量测接触孔内ILD介质层105厚度，去除光刻胶；第六次光刻和第七次刻蚀工艺后利用干法去胶；本发明所述器件结构的制造方法后续制作保护介质层、厚铝或凸点等工艺在此不在赘述。
最后说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (13)
1.一种检测TSV中Cu扩散的器件结构，包括P型硅衬底(101)，在所述P型硅衬底(101)内设有深硅槽(201)，所述深硅槽(201)的开口一侧位于P型硅衬底(101)的上表面，所述深硅槽(201)内设有包含绝缘介质层(202)、阻挡层金属(203)和Cu柱(204)的TSV结构，其特征在于，还包括制作在P型硅衬底(101)上的PNP晶体管，所述PNP晶体管包含有P+集电区(103)、N-基区(104)和P+发射区(106)，其中，所述N-基区(104)与所述TSV结构相邻设置。
2.根据权利要求1所述的一种检测TSV中Cu扩散的器件结构，其特征在于，所述N-基区(104)与P+集电区(103)互不相连，所述N-基区(104)的结深为1.2μm～2.0μm；所述P+发射区(106)位于N-基区(104)内，且在N-基区(104)内靠远离P+集电区(103)一侧设置，P+发射区(106)的结深为0.5μm～0.8μm。
3.根据权利要求2所述的一种检测TSV中Cu扩散的器件结构，其特征在于，所述PNP晶体管的N-基区(104)结深与P+发射区(106)结深差为0.7μm～1.2μm。
4.根据权利要求1所述的一种检测TSV中Cu扩散的器件结构，其特征在于，还包含有场氧层(102)、ILD介质层(105)、TEOS介质层(107)、若干钨塞(108)、IMD介质层(205)和Cu互连(206)；
所述场氧层(102)覆盖P型硅衬底(101)，且裸露出所述P+集电区(103)、N-基区(104)和P+发射区(106)，厚度为540nm～660nm；
所述ILD介质层(105)覆盖场氧层(102)，且覆盖P+集电区(103)和N-基区(104)的部分区域，并裸露出P+发射区(106)，厚度为540nm～660nm；
所述TEOS介质层(107)覆盖ILD介质层(105)，且覆盖P+发射区(106)的部分区域；
其中，裸露的P+集电区(103)、N-基区(104)、P+发射区(106)分别通过钨塞(108)、Cu互连(206)与外部电性连接，所述TSV结构通过Cu互连(206)与外部电性连接，各Cu互连(206)之间通过IMD介质层(205)互相隔离。
5.根据权利要求1所述的一种检测TSV中Cu扩散的器件结构，其特征在于，所述TSV结构包含多个，各TSV结构均与所述N-基区(104)相邻设置。
6.根据权利要求1所述的一种检测TSV中Cu扩散的器件结构，其特征在于，所述PNP晶体管的P+集电区(103)和TSV结构分布于N-基区(104)的两侧。
7.根据权利要求1所述的一种检测TSV中Cu扩散的器件结构，其特征在于，所述N-基区(104)距离TSV结构的距离为2μm～5μm。
8.根据权利要求1所述的一种检测TSV中Cu扩散的器件结构，其特征在于，所述P型硅衬底(101)采用P型单晶硅或P-/P+外延片。
9.一种权利要求1-8任一项所述检测TSV中Cu扩散的器件结构的制造方法，其特征在于，包括以下步骤：
S1、提供P型硅衬底(101)，在所述P型硅衬底(101)上制作PNP晶体管；
S2、在P型硅衬底(101)上制作深硅槽(201)且与PNP晶体管的N-基区(104)相邻设置，所述深硅槽(201)的开口朝上，所述深硅槽(201)的开口位于P型硅衬底(101)的上表面；
S3、在所述深硅槽(201)内制作绝缘介质层(202)、阻挡层金属(203)和Cu柱(204)，形成TSV结构。
10.根据权利要求9所述的制造方法，其特征在于，所述PNP晶体管的制作方法包括：
S01、在所述P型硅衬底(101)上生长场氧层(102)薄膜，并进行第一次光刻和第一次刻蚀工艺，形成P+集电区(103)的掺杂窗口，继而对所述P+集电区(103)的掺杂窗口依次进行掺杂、去除光刻胶和退火工艺以形成P+集电区(103)；
S02、对形成有P+集电区(103)的场氧层(102)进行第二次光刻和第二次刻蚀工艺，形成N-基区(104)的掺杂窗口，继而对所述N-基区(104)的掺杂窗口依次进行掺杂、去除光刻胶和推结工艺以形成N-基区(104)；
S03、利用LPCVD工艺淀积ILD介质层(105)薄膜，所述ILD介质层(105)薄膜厚度为600nm±60nm；
S04、对所述ILD介质层(105)薄膜进行第三次光刻和第三次刻蚀工艺，形成P+发射区(106)的掺杂窗口，继而对所述P+发射区(106)的掺杂窗口依次进行掺杂、去除光刻胶和退火工艺以形成P+发射区(106)；
S05、淀积TEOS介质层(107)薄膜，并利用CMP工艺将TEOS介质层(107)薄膜平坦化；
S06、对所述ILD介质层(105)和TEOS介质层(107)进行第四次光刻和第四次刻蚀工艺，形成接触孔窗口；
S07、利用PVD工艺对所述接触孔窗口内依次溅射Ti接触金属、TiN薄膜和钨膜，并进行CMP工艺以形成钨塞(108)，所述钨塞(108)贯穿所述接触孔窗口；
S08、利用PECVD工艺淀积氮化硅(109)。
11.根据权利要求9所述的制造方法，其特征在于，所述深硅槽(201)的制作方法为：对PNP晶体管一侧和P型硅衬底(101)上的所述氮化硅(109)、ILD介质层(105)和场氧层(102)进行第五次光刻和第五次刻蚀工艺，形成深硅槽窗口，并对所述深硅槽窗口进行第六次刻蚀工艺以形成深硅槽(201)。
12.根据权利要求9所述的制造方法，其特征在于，所述TSV结构的制作方法包括：
1)在所述深硅槽(201)内依次利用PECVD工艺淀积绝缘介质层(202)、利用PVD工艺溅射阻挡层金属(203)和种子层Cu；
2)利用ECP方式电镀Cu薄膜，并利用CMP工艺将其平坦化以形成Cu柱(204)。
13.根据权利要求9所述的制造方法，其特征在于，在S3之后还包括S4：
在所述PNP晶体管和所述TSV结构上依次制作IMD介质层(205)和Cu互连(206)，具体制作方法为：首先利用PECVD工艺淀积IMD介质层(205)薄膜，并对所述IMD介质层(205)薄膜进行第六次光刻和第七次刻蚀工艺形成Cu互连(206)窗口；再依次溅射TiN薄膜、Cu膜和利用ECP方式电镀Cu膜；最后对其进行CMP工艺以形成Cu互连(206)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911278705.9A CN111081760B (zh) | 2019-12-13 | 2019-12-13 | 一种检测TSV中Cu扩散的器件结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911278705.9A CN111081760B (zh) | 2019-12-13 | 2019-12-13 | 一种检测TSV中Cu扩散的器件结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111081760A true CN111081760A (zh) | 2020-04-28 |
| CN111081760B CN111081760B (zh) | 2023-07-18 |
Family
ID=70314248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911278705.9A Active CN111081760B (zh) | 2019-12-13 | 2019-12-13 | 一种检测TSV中Cu扩散的器件结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111081760B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113506767A (zh) * | 2021-06-16 | 2021-10-15 | 天津津航计算技术研究所 | 一种tsv转接板制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5880503A (en) * | 1996-08-07 | 1999-03-09 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device having static memory cell with CMOS structure |
| US6150722A (en) * | 1994-11-02 | 2000-11-21 | Texas Instruments Incorporated | Ldmos transistor with thick copper interconnect |
| US20130137382A1 (en) * | 2011-11-16 | 2013-05-30 | Skyworks Solutions, Inc. | Devices and methods related to a barrier for metallization of a gallium based semiconductor |
| US20140319600A1 (en) * | 2013-04-25 | 2014-10-30 | International Business Machines Corporation | TSV Structure With A Built-In U-Shaped FET Transistor For Improved Characterization |
| US20170271322A1 (en) * | 2016-03-18 | 2017-09-21 | Intel IP Corporation | Area-efficient and robust electrostatic discharge circuit |
-
2019
- 2019-12-13 CN CN201911278705.9A patent/CN111081760B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6150722A (en) * | 1994-11-02 | 2000-11-21 | Texas Instruments Incorporated | Ldmos transistor with thick copper interconnect |
| US5880503A (en) * | 1996-08-07 | 1999-03-09 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device having static memory cell with CMOS structure |
| US20130137382A1 (en) * | 2011-11-16 | 2013-05-30 | Skyworks Solutions, Inc. | Devices and methods related to a barrier for metallization of a gallium based semiconductor |
| CN103999224A (zh) * | 2011-11-16 | 2014-08-20 | 天工方案公司 | 与用于异质结双极晶体管工艺中金属化的阻挡层有关的装置和方法 |
| US20140319600A1 (en) * | 2013-04-25 | 2014-10-30 | International Business Machines Corporation | TSV Structure With A Built-In U-Shaped FET Transistor For Improved Characterization |
| US20170271322A1 (en) * | 2016-03-18 | 2017-09-21 | Intel IP Corporation | Area-efficient and robust electrostatic discharge circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113506767A (zh) * | 2021-06-16 | 2021-10-15 | 天津津航计算技术研究所 | 一种tsv转接板制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111081760B (zh) | 2023-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11532661B2 (en) | 3DIC seal ring structure and methods of forming same | |
| US9478480B2 (en) | Alignment mark and method of formation | |
| US7936052B2 (en) | On-chip RF shields with backside redistribution lines | |
| US9390973B2 (en) | On-chip RF shields with backside redistribution lines | |
| US9219023B2 (en) | 3D chip stack having encapsulated chip-in-chip | |
| US7932602B2 (en) | Metal sealed wafer level CSP | |
| US20120061795A1 (en) | Through-Substrate Via Waveguides | |
| US6770501B2 (en) | Deuterium reservoirs and ingress paths | |
| TWI451544B (zh) | 平坦化矽貫孔之方法 | |
| JP2009111061A (ja) | 半導体装置およびその製造方法 | |
| US20140295655A1 (en) | Method for forming through-silicon via (tsv) with diffused isolation well | |
| CN107240602B (zh) | 集成电路的制造方法与半导体元件 | |
| JP2016157832A (ja) | 半導体装置およびその製造方法 | |
| TWI680533B (zh) | 藉由裝置隔離結構之後單一層轉移製造所形成的裝置及方法 | |
| US20100090219A1 (en) | Method for fabrication of semiconductor device | |
| CN111081760B (zh) | 一种检测TSV中Cu扩散的器件结构及其制造方法 | |
| US20230260845A1 (en) | Wafer structure and semiconductor device | |
| US8557677B2 (en) | Stack-type semiconductor device and method for manufacturing the same | |
| US9824972B2 (en) | Contacts for semiconductor devices and methods of forming thereof | |
| US10811315B2 (en) | Method for producing a through semiconductor via connection | |
| JPS5873132A (ja) | 絶縁分離にポリイミドを使用した半導体装置及びその製造方法 | |
| CN111900127B (zh) | 一种用于三维系统级封装的tsv无源转接板制备方法 | |
| JP2000183161A (ja) | 電子装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |