CN103377992A - 硅通孔结构及其制造方法 - Google Patents
硅通孔结构及其制造方法 Download PDFInfo
- Publication number
- CN103377992A CN103377992A CN2012101211655A CN201210121165A CN103377992A CN 103377992 A CN103377992 A CN 103377992A CN 2012101211655 A CN2012101211655 A CN 2012101211655A CN 201210121165 A CN201210121165 A CN 201210121165A CN 103377992 A CN103377992 A CN 103377992A
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- silicon via
- via structure
- hole
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种硅通孔结构及其制造方法,先通过在背面处理工艺中将预先在通孔中形成的虚拟材料填充移除,然后在背面向通孔中沉积金属阻挡层,并将预先形成的多晶硅盖层转化为自对准金属硅化物,使得本发明的硅通孔结构与其上的互连器件接触的多晶硅界面平整,阻抗降低,从而使得互连器件结构性能提高;进一步地,本发明的硅通孔结构通过在通孔中填充碳纳米管替代铜,提高芯片堆栈的性能。
Description
技术领域
本发明涉及半导体制造领域,尤其涉及一种硅通孔结构及其制造方法。
背景技术
硅通孔技术(TSV,Through-Silicon-Via)是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通,实现芯片之间互连的最新技术。与以往的IC封装键合和使用凸点的叠加技术不同,TSV能够使芯片在三维方向堆叠的密度最大,外形尺寸最小,并且大大改善芯片速度和低功耗的性能。
TSV封装与常规封装技术相比,其制作可以集成到制造工艺的不同阶段,目前比较流行的两种方法为先通孔(via first)与后通孔(via last)工艺,即TSV可以在IC制造过程中制作(先制作通孔,via first),也可以在IC制造完成之后制作(后制作通孔,via last)。在先通孔情况下,前道互连(FEOL)型TSV是在IC布线工艺开始之前制作的,而后道互连(BEOL)型TSV则是在金属布线工艺过程中在IC制造厂中实现的。
如图1A所示,FEOL型TSV结构是在所有CMOS工艺开始之前在空白的硅晶圆100上制造实现的,通常使用多晶硅材料101填充通孔,来避免如金属等导电材料填充刻蚀好的通孔时产生的污染物问题以及金属等导电材料不能承受后续工艺的热冲击(通常高于1000℃)而产生填充缺陷的问题,但是多晶硅材料101的阻抗高于金属等导电材料,会影响硅晶圆100上方形成的IC 102的性能;同时,现有技术中通过TSV结构实现硅晶圆100上方形成的IC 102与其他集成电路芯片进行三维集成电路的芯片堆叠与互连工艺中,一般需要对硅晶圆100的背面进行处理,去除所述通孔内的多晶硅材料101,并在通孔内形成铜填充结构,然而,填充在通孔中的多晶硅材料101很难移除,如图1B所示,移除多晶硅材料101的工艺容易对通孔与IC 102界面产生损伤,使得后续在通孔中形成的填充结构103表面不平整,影响TSV的连接性能。
发明内容
本发明的目的在于提供一种硅通孔结构及其制造方法,能够避免多晶硅填充引入的高阻抗,在背面处理时容易移除填充物,同时不会造成移除损伤,提高集成电路芯片性能及芯片间的连接性能。
为了解决上述问题,本发明提供一种硅通孔结构的制造方法,包括以下步骤:
提供半导体衬底,,所述半导体衬底具有前表面和背表面;
由所述半导体衬底的前表面刻蚀所述半导体衬底形成一开口;
在所述开口的内表面上形成一层绝缘层;
在所述开口中依次形成虚拟材料填充和多晶硅盖层;
对所述半导体衬底的背表面进行化学机械平坦化,暴露出所述虚拟材料填充的底部表面;
移除所述虚拟材料填充,在所述多晶硅盖层表面上形成金属阻挡层,并在所述多晶硅盖层处形成自对准金属硅化物。
进一步的,对所述半导体衬底的背表面进行化学机械平坦化步骤之前,还包括:
对形成有多晶硅盖层的半导体衬底的前表面进行化学机械平坦化;
在所述半导体衬底的平坦化的前表面上形成前道互连器件结构和/或后道互连器件结构。
进一步的,所述虚拟材料填充为无定形碳。
进一步的,所述金属阻挡层为CoWP、NiMoP、NiMoB、NiReP及NiWP中的至少一种。
进一步的,在形成自对准金属硅化物步骤之后,还包括:在所述开口中填充碳纳米管。
进一步的,所述碳纳米管的填充工艺温度低于500摄氏度。
进一步的,所述碳纳米管的填充工艺中通入的气体包括氩气。
进一步的,在形成自对准金属硅化物步骤之后,在所述开口中填充碳纳米管之前,还在所述开口内壁上形成金属催化剂层。
进一步的,所述金属催化剂层为铁、钴、镍或钛。
相应的,本发明还提供一种TSV结构,包括:
具有前表面和背表面的半导体衬底;
贯穿所述半导体衬底的前表面和背表面且侧壁形成有绝缘层的通孔;
填充于所述通孔中且一表面与所述前表面齐平的自对准金属硅化物层;
填充于所述通孔中且位于自对准硅化物另一表面上的金属阻挡层。
进一步的,所述TSV结构还包括:填充于所述通孔中且位于金属阻挡层另一表面上的碳纳米管。
进一步的,所述TSV结构还包括:填充于所述通孔中且环绕在所述碳纳米管外围的金属催化剂层。
与现有技术相比,本发明的硅通孔结构制造方法,先通过在背面处理工艺中将预先在通孔中形成的虚拟材料填充移除,然后在背面向通孔中沉积金属阻挡层,并将预先形成的多晶硅盖层转化为自对准金属硅化物,使得本发明的硅通孔结构与其上的互连器件接触的多晶硅界面平整,阻抗降低,从而使得互连器件结构性能提高;进一步地,本发明的硅通孔结构通过在通孔中填充碳纳米管替代铜,提高芯片堆栈的性能。
附图说明
图1A和1B是分别是现有技术的一种多晶硅填充的TSV结构以及移除多晶硅填充的TSV结构的剖视结构图;
图2是本发明具体实施例的TSV结构的制造方法流程图;
图3A~3F是本发明具体实施例的TSV结构制造过程中的结构剖视图。
具体实施方式
以下结合附图和具体实施例对本发明提出的TSV结构及其制造方法作进一步详细说明。
如图2所示,本发明提供一种TSV结构制造方法,包括以下步骤:
S0,提供半导体衬底,所述半导体衬底具有前表面和背表面;
S1,由所述半导体衬底的前表面刻蚀所述半导体衬底形成一开口;
S2,在所述开口的内表面上形成一层绝缘层;
S3,在所述开口中依次形成虚拟材料填充和多晶硅盖层;
S4,对形成有多晶硅盖层的半导体衬底的前表面进行化学机械平坦化;
S5,在所述半导体衬底的平坦化的前表面上形成前道互连器件结构和/或后道互连器件结构;
S6,对所述半导体衬底的背表面进行化学机械平坦化,暴露出所述虚拟材料填充的底部表面;
S7,移除所述虚拟材料填充,在移除后形成的开口中的多晶硅盖层表面上形成金属阻挡层并在所述多晶硅盖层处形成自对准金属硅化物;
S8,在所述开口内壁上形成金属催化剂层;
S9,在所述开口中填充碳纳米管。
请参考图3A,在步骤S0中,提供的半导体衬底300可以是CMOS工艺开始之前空白的硅晶圆,也可以是CMOS工艺之后的硅衬底。
请继续参考图3A,在步骤S1中,从半导体衬底100的前表面(正面)向背表面(背面)刻蚀形成一开口301,刻蚀方法可以是Bosch深反应性离子刻蚀(Bosch Deep Reactive Ion Etching;Bosch DRIE)、低温型深反应性离子(CryogenicDRIE)、雷射钻孔(Laser Drilling),或各种湿式刻蚀(等向性及非等向性刻蚀)。开口301的直径范围例如为5~100μm,深度例如为10~100μm。
请参考图3B,在步骤S2中,可以通过热化学气相沉积(Thermal CVD)法、TEOS(正硅酸乙酯)的等离子体辅助化学气相沉积(PECVD)法或低压化学气相沉积(LPCVD)法,在半导体衬底300的正面以及开口301的表面沉积绝缘层302,本实施例中,绝缘层302可以为氮化硅,也可以是氧化物,例如通过TEOS在275-350℃温度范围沉积形成二氧化硅作为具有合适密度的功能性绝缘层。
请继续参考图3B,在步骤S3中,继续在开口301中依次形成虚拟材料填充303和多晶硅盖层304。虚拟材料填充303是比现有技术中向通孔填充的多晶硅或者掺杂多晶硅等更好移除的材质,例如是无定形碳。本实施例中通过等离子体增强化学汽相沉积法在开口中形成无定形碳填充,多晶硅盖层304为掺杂多晶硅。
请参考图3C,先通孔工艺之后,需要在所述半导体衬底300上继续完成前道(FEOL)互连器件结构和/或后道(BEOL)互连器件结构,因此需要执行步骤S4:对形成有多晶硅盖层304的半导体衬底300的前表面进行化学机械平坦化,去除半导体衬底300的前表面的绝缘层302,然后执行步骤S5:在所述半导体衬底300的平坦化的前表面上形成前道互连器件结构和/或后道互连器件结构305,前道互连器件结构和/或后道互连器件结构305可以为包含多层金属、互连通孔以及CMOS器件的结构(未图示),其互连通孔要与开口301对准,以通过后续形成TSV结构与半导体衬底300背面的芯片电连接。由于本发明并不涉及前道互连器件结构和/或后道互连器件结构的改进,为免混淆,对该部分的形成过程不作详细介绍。
上述步骤S1至S5是对半导体衬底的正面处理,主要是形成具有虚拟材料填充303的TSV结构,接下来的步骤S6至S9是对半导体衬底300的背面处理,主要是移除虚拟材料填充303,消除移除损伤并重新填充,形成更好填充性能的TSV结构。
请参考图3D,在步骤S6中,对所述半导体衬底300的背表面进行化学机械平坦化,暴露出所述虚拟材料填充303的底部表面。
请参考图3E,本实施例中,由于虚拟材料填充303为无定形碳,所以在步骤S7中,可以通过氧等离子体处理法或干法刻蚀等方法移除所述虚拟材料填充,由于无定形碳可以与氧反应生成二氧化碳气体,所以该移除方法相比现有技术中移除多晶硅填充容易得多;然后通过溅射、蒸镀、电镀或化学气相沉积等方法在移除虚拟材料填充303后形成的开口301a中形成一层金属阻挡层306,并通过快速退火或者激光退火等工艺使多晶硅盖层304与沉积的金属阻挡层306反应,转化为自对准金属硅化物304a,以减小半导体衬底300与前表面上的前道互连器件结构和/或后道互连器件结构305之间的阻抗。本实施例中,所述金属阻挡层306优选为CoWP、NiMoP、NiMoB、NiReP及NiWP中的至少一种,以提高后续形成TSV结构的电连接和电迁移性能。
在后续步骤中,可以向开口304a中继续填充铜等导电材料,以完成芯片间的接合。由于铜的铜的膨胀系数较高,铜遇热会比周围半导体衬底的硅材料膨胀更多,因而会产生足以导致TSV破损的机械张力,因此,本实施例中,为了避免铜填充带来的问题,用碳纳米管来替代铜填充。
请参考图3F,首先在步骤S8中,通过铁、钴、镍或钛等金属的溅射、蒸镀、电镀或化学气相沉积等方法在所述开口304a内壁上形成金属催化剂层307;接着在步骤S9中,通过温度低于500摄氏度的化学气相沉积法(或称为碳氢气体热解法)、激光烧蚀法等方法,在金属催化剂层307的催化作用下生长成碳纳米管(CNT)308,以完成开口304a的填充。优选的,所述碳纳米管308的填充工艺中通入的气体包括氩气,以降低填充的碳纳米管308导热系数,进一步提高填充性能,防止由于碳纳米管308受热而使得半导体衬底300破损。
相应的,本发明还提供一种TSV结构,如图3F所示,包括:
具有前表面和背表面的半导体衬底300;
贯穿所述半导体衬底300的前表面和背表面且侧壁形成有绝缘层302的通孔;
填充于所述通孔中且一表面与所述前表面齐平的自对准金属硅化物层304a;
填充于所述通孔中且位于自对准硅化物304另一表面上的金属阻挡层306。
进一步的,所述TSV结构还包括:填充于所述通孔中且位于金属阻挡层306另一表面上的碳纳米管308,所述金属阻挡层306优选为CoWP、NiMoP、NiMoB、NiReP及NiWP中的至少一种。
进一步的,所述TSV结构还包括:填充于所述通孔中且环绕在所述碳纳米管外围的金属催化剂层307,所述金属催化剂层307优选为铁、钴、镍或钛。
综上所述,本发明的硅通孔结构制造方法,先通过在背面处理工艺中将预先在通孔中形成的虚拟材料填充移除,然后在背面向通孔中沉积金属阻挡层,并将预先形成的多晶硅盖层转化为自对准金属硅化物,使得本发明的硅通孔结构与其上的互连器件接触的多晶硅界面平整,阻抗降低,从而使得互连器件结构性能提高;进一步地,本发明的硅通孔结构通过在通孔中填充碳纳米管替代铜,提高芯片堆栈的性能。
显然,本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (14)
1.一种硅通孔结构的制造方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底具有前表面和背表面;
由所述半导体衬底的前表面刻蚀所述半导体衬底形成一开口;
在所述开口的内表面上形成一层绝缘层;
在所述开口中依次形成虚拟材料填充和多晶硅盖层;
对所述半导体衬底的背表面进行化学机械平坦化,暴露出所述虚拟材料填充的底部表面;
移除所述虚拟材料填充,在所述多晶硅盖层表面上形成金属阻挡层,并在所述多晶硅盖层处形成自对准金属硅化物。
2.如权利要求1所述的硅通孔结构的制造方法,其特征在于,对所述半导体衬底的背表面进行化学机械平坦化步骤之前,还包括:
对形成有多晶硅盖层的半导体衬底的前表面进行化学机械平坦化;
在所述半导体衬底的平坦化的前表面上形成前道互连器件结构和/或后道互连器件结构。
3.如权利要求2所述的硅通孔结构的制造方法,其特征在于,所述虚拟材料填充为无定形碳。
4.如权利要求1所述的硅通孔结构的制造方法,其特征在于,所述金属阻挡层为CoWP、NiMoP、NiMoB、NiReP及NiWP中的至少一种。
5.如权利要求1所述的硅通孔结构的制造方法,其特征在于,在形成自对准金属硅化物步骤之后,还包括:在所述开口中填充碳纳米管。
6.如权利要求5所述的硅通孔结构的制造方法,其特征在于,所述碳纳米管的填充工艺温度低于500摄氏度。
7.如权利要求5所述的硅通孔结构的制造方法,其特征在于,所述碳纳米管的填充工艺中通入的气体包括氩气。
8.如权利要求5所述的硅通孔结构的制造方法,其特征在于,在形成自对准金属硅化物步骤之后,在所述开口中填充碳纳米管之前,还在所述开口内壁上形成金属催化剂层。
9.如权利要求8所述的硅通孔结构的制造方法,其特征在于,所述金属催化剂层为铁、钴、镍或钛。
10.一种硅通孔结构,包括:
具有前表面和背表面的半导体衬底;
贯穿所述半导体衬底的前表面和背表面且侧壁形成有绝缘层的通孔;
填充于所述通孔中且一表面与所述前表面齐平的自对准金属硅化物层;
填充于所述通孔中且位于自对准硅化物另一表面上的金属阻挡层。
11.如权利要求10所述的硅通孔结构,其特征在于,还包括:填充于所述通孔中且位于金属阻挡层另一表面上的碳纳米管。
12.如权利要求11所述的硅通孔结构,其特征在于,还包括:填充于所述通孔中且环绕在所述碳纳米管外围的金属催化剂层。
13.如权利要求12所述的硅通孔结构,其特征在于,所述金属催化剂层为铁、钴、镍或钛。
14.如权利要求10所述的硅通孔结构,其特征在于,所述金属阻挡层为CoWP、NiMoP、NiMoB、NiReP及NiWP中的至少一种。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210121165.5A CN103377992B (zh) | 2012-04-23 | 2012-04-23 | 硅通孔结构及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210121165.5A CN103377992B (zh) | 2012-04-23 | 2012-04-23 | 硅通孔结构及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103377992A true CN103377992A (zh) | 2013-10-30 |
CN103377992B CN103377992B (zh) | 2016-04-13 |
Family
ID=49462926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210121165.5A Active CN103377992B (zh) | 2012-04-23 | 2012-04-23 | 硅通孔结构及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103377992B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105226006A (zh) * | 2014-06-12 | 2016-01-06 | 中芯国际集成电路制造(上海)有限公司 | 互连结构的形成方法 |
CN113506767A (zh) * | 2021-06-16 | 2021-10-15 | 天津津航计算技术研究所 | 一种tsv转接板制造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020163079A1 (en) * | 2001-05-02 | 2002-11-07 | Fujitsu Limited | Integrated circuit device and method of producing the same |
EP1672687A1 (en) * | 2004-12-17 | 2006-06-21 | Interuniversitair Microelektronica Centrum ( Imec) | Formation of deep airgap trenches and related applications |
CN101872730A (zh) * | 2009-11-30 | 2010-10-27 | 上海上大瑞沪微系统集成技术有限公司 | 用碳纳米管簇填充硅通孔的方法 |
CN102270603A (zh) * | 2011-08-11 | 2011-12-07 | 北京大学 | 一种硅通孔互连结构的制作方法 |
CN102376686A (zh) * | 2010-08-11 | 2012-03-14 | 中国科学院微电子研究所 | 一种半导体器件及其制造方法 |
CN102832161A (zh) * | 2011-06-13 | 2012-12-19 | 中芯国际集成电路制造(上海)有限公司 | 用于形成硅通孔的方法 |
-
2012
- 2012-04-23 CN CN201210121165.5A patent/CN103377992B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020163079A1 (en) * | 2001-05-02 | 2002-11-07 | Fujitsu Limited | Integrated circuit device and method of producing the same |
EP1672687A1 (en) * | 2004-12-17 | 2006-06-21 | Interuniversitair Microelektronica Centrum ( Imec) | Formation of deep airgap trenches and related applications |
CN101872730A (zh) * | 2009-11-30 | 2010-10-27 | 上海上大瑞沪微系统集成技术有限公司 | 用碳纳米管簇填充硅通孔的方法 |
CN102376686A (zh) * | 2010-08-11 | 2012-03-14 | 中国科学院微电子研究所 | 一种半导体器件及其制造方法 |
CN102832161A (zh) * | 2011-06-13 | 2012-12-19 | 中芯国际集成电路制造(上海)有限公司 | 用于形成硅通孔的方法 |
CN102270603A (zh) * | 2011-08-11 | 2011-12-07 | 北京大学 | 一种硅通孔互连结构的制作方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105226006A (zh) * | 2014-06-12 | 2016-01-06 | 中芯国际集成电路制造(上海)有限公司 | 互连结构的形成方法 |
CN113506767A (zh) * | 2021-06-16 | 2021-10-15 | 天津津航计算技术研究所 | 一种tsv转接板制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103377992B (zh) | 2016-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5110792B2 (ja) | ウェハ相互接続用三次元ウェハのための深いビアエアギャップの形成 | |
US8987137B2 (en) | Method of fabrication of through-substrate vias | |
US8742535B2 (en) | Integration of shallow trench isolation and through-substrate vias into integrated circuit designs | |
CN101438388B (zh) | 用于金属互连的介电间隔件和形成该介电间隔件的方法 | |
US7985620B2 (en) | Method of fabricating via first plus via last IC interconnect | |
CN103193193B (zh) | Mems器件及其形成方法 | |
JP5497756B2 (ja) | 半導体素子の製造方法および半導体素子 | |
US6492259B2 (en) | Process for making a planar integrated circuit interconnect | |
CN104078414B (zh) | 硅通孔及其形成方法 | |
KR20100122701A (ko) | 반도체 소자의 제조방법 | |
CN102986014A (zh) | 通过三维集成技术制造高性能碳纳米管晶体管集成电路的方法 | |
CN102208363A (zh) | 一种形成穿透硅通孔的方法 | |
US11043469B1 (en) | Method of forming three dimensional semiconductor structure | |
WO2020227961A1 (zh) | 一种混合键合结构以及混合键合方法 | |
WO2013023456A1 (zh) | 同时制备垂直导通孔和第一层再布线层的方法 | |
CN102237320A (zh) | 电子元件封装结构及其制造方法 | |
JP2008010534A (ja) | 半導体装置およびその製造方法 | |
JP2010135631A (ja) | 配線構造及びその形成方法、並びに半導体装置 | |
CN103377992A (zh) | 硅通孔结构及其制造方法 | |
CN107644839A (zh) | 用于三维存储器的晶圆三维集成引线工艺及其结构 | |
US9257337B2 (en) | Semiconductor structure and manufacturing method thereof | |
CN104517894B (zh) | 半导体结构及其形成方法 | |
CN102420173B (zh) | 一种提高铜互连可靠性的表面处理方法 | |
CN105845650B (zh) | 一种硅通孔结构及其制作方法 | |
CN105304611A (zh) | 一种铜纳米管垂直互连结构及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |