CN115621197B - 一种硅通孔互联的空腔结构及其形成方法 - Google Patents

一种硅通孔互联的空腔结构及其形成方法 Download PDF

Info

Publication number
CN115621197B
CN115621197B CN202211463871.8A CN202211463871A CN115621197B CN 115621197 B CN115621197 B CN 115621197B CN 202211463871 A CN202211463871 A CN 202211463871A CN 115621197 B CN115621197 B CN 115621197B
Authority
CN
China
Prior art keywords
silicon wafer
layer
silicon
cavity structure
tdv
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211463871.8A
Other languages
English (en)
Other versions
CN115621197A (zh
Inventor
曹瑞霞
胡杏
李琳瑜
陈闰鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hubei 3d Semiconductor Integrated Innovation Center Co ltd
Original Assignee
Hubei 3d Semiconductor Integrated Innovation Center Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hubei 3d Semiconductor Integrated Innovation Center Co ltd filed Critical Hubei 3d Semiconductor Integrated Innovation Center Co ltd
Priority to CN202211463871.8A priority Critical patent/CN115621197B/zh
Publication of CN115621197A publication Critical patent/CN115621197A/zh
Application granted granted Critical
Publication of CN115621197B publication Critical patent/CN115621197B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明属于半导体三维集成技术领域，公开了一种硅通孔互联的空腔结构及其形成方法：提供第一硅晶圆，第一硅晶圆正面带有器件层；在第一硅晶圆的器件层上沉积第一介质层，并在第一介质层上刻蚀形成TDV；在TDV上沉积第二介质层，以使TDV开口封闭且内部中空；在封口后的第一硅晶圆正面进行RDL，形成布线层；将第一硅晶圆与第二硅晶圆键合并减薄，第二硅晶圆为也具有布线层的硅晶圆，第一硅晶圆的布线层与第二硅晶圆的布线层相对设置；在键合后的第一硅晶圆的背面进行刻蚀，使得TDV再次开口连通，且被刻蚀后的TDV底部停留在第一停留层上，从而得到空腔结构。

Description

一种硅通孔互联的空腔结构及其形成方法
技术领域
本发明属于半导体三维集成技术领域，更具体地，涉及一种硅通孔互联的空腔结构及其形成方法。
背景技术
HBM(High Bandwidth Memory，高带宽显存)芯粒对带宽容量的要求日益增加,用于C2W(Chip to Wafer，芯片晶圆异质集成)的HBM芯粒中通常需要高密度的硅通孔互连。现有硅通孔工艺通常为：提供硅衬底，并采用深反应性离子蚀刻在硅衬底中形成通孔，并在通孔的侧壁形成热氧化层，再去除热氧化层，之后在通孔的侧壁和底部形成绝缘层，并在绝缘层上形成导电材料以填充满通孔。该种工艺对刻蚀机台选择的精度要求非常高，并且现有硅通孔互联工艺存在以下问题：（1）DRAM(Dynamic Random Access Memory,动态随机存取存储器)芯片有较高的电容结构,或者随着DRAM后段结构的复杂化、RDL（布线层，Redietribution Layer）增加等变化，导致顶层金属距离硅晶圆的距离增加，由此增加了TDV（介质通孔，Through Dielectric Via）刻蚀的难度；（2）随着三维集成发展，TSV（硅通孔）密度集成增加，TSV尺寸会持续变小进而使得当前能用的光刻胶也变薄，最终无法达到后续刻蚀工艺需求。
发明内容
针对现有技术的缺陷，本发明的目的在于提供一种硅通孔互联的空腔结构及其形成方法，以解决现有硅通孔互连工艺中由于连续沉积介质层造成的介质通孔中绝缘层厚度发生较大变化，对后续刻蚀工艺带来影响，以及现有技术得到的空腔结构中电镀的金属柱尺寸较小，使得硅通孔互联密度不够的问题。
为实现上述目的，本发明提供了一种硅通孔互联的空腔结构的形成方法，包括：
提供第一硅晶圆，所述第一硅晶圆正面带有器件层；
在第一硅晶圆的器件层上沉积第一介质层，并在所述第一介质层上刻蚀形成TDV；
在所述TDV上沉积第二介质层，以使所述TDV开口封闭且内部中空；
在封口后的所述第一硅晶圆正面进行RDL，形成布线层；
将第一硅晶圆与第二硅晶圆键合并减薄，所述第二硅晶圆为也具有布线层的硅晶圆，所述第一硅晶圆的布线层与所述第二硅晶圆的布线层相对设置；
在键合后的所述第一硅晶圆的背面进行刻蚀，使得所述TDV再次开口连通，且被刻蚀后的TDV底部停留在第一停留层上，从而得到空腔结构。
进一步的，所述第一停留层为所述第一硅晶圆中布线层的氮化硅薄膜；优选的，所述第二介质层的厚度为0.5μm-50μm。
进一步的，得到所述空腔结构后，在所述空腔结构的侧壁上沉积第三介质层，并在所述第一硅晶圆背面继续进行刻蚀，以使所述空腔结构底部停留在第二停留层上；优选的，所述第二停留层为所述第一硅晶圆中布线层的金属层。
进一步的，在所述空腔结构中依次沉积出阻挡层和种子层，并填充所述空腔结构，得到TSV结构。
进一步的，所述TDV宽度尺寸为1μm-100μm；优选的，所述TDV的深度尺寸为2μm-200μm；更优选的，所述TDV的深宽比值位于1:1至10:1之间。
进一步的，对所述第一硅晶圆进行RDL前，还将封口后的所述第一硅晶圆表面进行平坦化处理，以使所述第二介质层与所述第一介质层平齐。
进一步的，所述平坦化处理包括：将所述第二介质层磨削掉一定厚度；优选的，所述厚度为500Å-2000Å；更优选的，所述厚度为800Å-1000Å。
进一步的，所述第一硅晶圆与所述第二硅晶圆键合后，将所述第一硅晶圆的硅片厚度减薄至在2μm-120μm之间。
更进一步的，当刻蚀形成的TDV的深度与宽度的比值为10:1时，所述阻挡层和所述种子层的阶梯覆盖率至少为2%。
根据本发明的另一个方面，还公开一种硅通孔互联的空腔结构，所述空腔结构为根据如前任一项所述的空腔结构形成方法制备形成的硅通孔互连的空结构。
通过本发明所构思的以上技术方案，与现有技术相比，主要具备以下优点：
1、本发明通过预埋TDV空腔，即在带有器件层的晶圆上先刻蚀形成TDV，通过薄膜沉积将TDV顶部区域提前封口以形成封口的空腔，随后再对硅晶圆进行3DIC常规制程工艺，最后再在预埋的TDV位置上进行硅通孔刻蚀来得到空腔结构，由于刻蚀得到的空腔未经过多次沉积，内部尺寸较大，能够避免现有技术中由于连续沉积介质层造成的介质通孔中绝缘层厚度发生较大变化，对后续刻蚀工艺带来的影响；对该空腔再进行多次沉积和再次刻蚀后能得到最终的TSV结构，解决了现有技术电镀后的金属柱尺寸较小，硅通孔互联密度不够的问题，且本发明对设备要求不高，进一步降低了硅通孔互联空腔结构的工艺实现难度。
2、本发明中对混合键合后的两个晶圆使用进一步刻蚀完成硅通孔时，因为深度较深，一般所需的光阻较厚，厚光阻一方面价格较贵稀有，另一方面刻蚀机台也很难选择到合适的。而堆叠的厚wafer（晶圆）上极易产生电弧反应，当晶圆边缘有金属图层漏出或者刻蚀机台在晶圆某些薄弱区域聚集过多电荷的话就容易发生电弧反应。而本发明通过通过预埋TDV，并将其封口后再将两个晶圆键合后再刻蚀，且第一次刻蚀时只让TDV通孔底部到达氮化硅薄膜上，不到达金属层，从而避免了金属图层过早露出发生的电弧反应对机台和晶圆造成影响。
3、本发明中预埋的TDV空腔的刻蚀尺寸的宽度为1μm-100μm，深度尺寸为2μm-200μm，深度与宽度的比值能够达到1:1至10:1，且当深宽比达到10:1时，两个硅晶圆键合后沉积在TDV中的阻挡层和种子层的阶梯覆盖率能够达到2%，能够减小硅通孔互联的空腔结构之间的电容和漏电流。
4、本发明通过预埋TDV空腔，使得后续多次沉积介质层，并且两个晶圆键合处理，空腔中仍有足够空间加工形成TSV结构，且TSV结构中通过电镀工艺填充的金属铜中没有孔隙，且尺寸较大，使得TSV结构的可靠性增加，并且堆叠晶圆能够通过高密度的TSV结构实现互联。
附图说明
图1是本发明实施例的工艺方法流程示意图；
图2是本发明实施例中第一硅晶圆上刻蚀TDV的结构示意图；
图3是本发明实施例中对第一硅晶圆上刻蚀的TDV封口后的结构示意图；
图4是本发明实施例中将第一硅晶圆和第二硅晶圆键合后的结构示意图；
图5是本发明实施例中将TDV再次打通后的结构示意图；
图6是本发明实施例中沉积第三介质层后的结构示意图；
图7是本发明实施例中刻蚀空腔，使空腔底部停留在第二停留层上的结构示意图；
图8是本发明实施例中电镀金属后形成TSV结构的示意图。
图中：1-第二硅衬底，2-第二硅衬底上的介质层，3-第一硅衬底，4-器件层，5-TSV结构，6-第一介质层，7-TDV。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
实施例1
如图1所示，为本发实施例提供的一种硅通孔互联的空腔结构的形成方法的工艺流程图，方法步骤包括：
如图2所示，在第一硅晶圆正面沉积第一介质层6，并在第一介质层上刻蚀形成介质通孔TDV7：在第一介质层薄膜上涂抹光刻胶并进行曝光形成待刻蚀图案，再基于待刻蚀图案在第一硅晶圆的正面刻蚀出TDV7，本实施例中第一介质层6为二氧化硅薄膜；
在TDV上沉积第二介质层，以使TDV的开口封闭，且内部中空：本实施例中在介质通孔上通过化学气相沉积（CVD）工艺来沉积第二介质层，第二介质层也为二氧化硅薄膜；
如图3所示，在封口后的第一硅晶圆正面进行RDL（布线层）工艺，形成布线层：采用常规工艺，先沉积一层掩膜层(如二氧化硅薄膜)，第二步进行光刻，第三步进行刻蚀，然后再利用电镀铜平坦化形成金属层以后，再在平坦化后的图层上沉积出氮化硅薄膜；
如图4所示，将步骤S3中得到的第一硅晶圆与另一个带有布线层的第二硅晶圆进行键合并实施减薄工艺，本实施例采用混合键合方法，混合键合是一种将介电键与嵌入金属结合形成互连的永久键合，混合键合可以使两片晶圆键合对准精度在300nm以内，且第二硅晶圆的布线层与第一硅晶圆的布线层相对设置，二者的背面相互远离；
在键合后的第一硅晶圆的背面进行刻蚀，如图5所示，使得TDV的开口再次被打开，且TDV被刻蚀后的底部停留于第一停留层，即氮化硅薄膜上，避免其下部的金属层暴露，从而产生电弧反应，对机台和晶圆造成影响；
如图6所示，在空腔侧壁上沉积第三氧化层，如图7所示，在第一硅晶圆背面继续进行刻蚀，以将空腔底部刻蚀至停留于布线层中的第二阻挡层，也就是金属层上，得到空腔结构。
在优选实施例中，在得到的空腔结构中依次沉积阻挡层和种子层，最后采用电镀铜工艺使铜金属（或其他导电金属）充满沉积后的空腔中，得到如图8中所示的TSV结构5。
在优选实施例中，前述刻蚀的TDV宽度尺寸为1μm-100μm；优选的，TDV的深度尺寸为2μm-200μm，且刻蚀形成的TDV的AR比值(深宽比)位于1:1至10:1之间。
在优选实施例中，采用CVD工艺进行沉积，并采用高沉积速率，以使得TDV被封口的同时，其内壁沉积的第二介质层无法将 TDV填实，仅在TDV内壁上形成一层薄膜，以便能进行后续的蚀刻和填充工艺；当深宽比越大，前述的沉积速率就可以稍微降低便能达到工艺需求，一般沉积速率为100Å/s-200Å/s。
在优选实施例中，在TDV内壁上沉积出的第二介质层的厚度为0.5μm-50μm，使得TDV的内腔不会被第二介质层填满。
在优选实施例中，在进行RDL之前，还实施以下步骤：将封口后的第一硅晶圆表面进行平坦化处理，以使第二介质层与第一介质层平齐,以便后续步骤中能够形成结构均匀的布线层。
在优选实施例中，平坦化处理包括对第二介质层磨削掉一定厚度；优选的，厚度为500Å-2000Å；更优选的，厚度为800Å-1000Å，磨削掉的厚度为达到1000Å时，能够使得晶圆表面足够平坦。
在优选实施例中，在步骤S3中，通过化学机械研磨（CMP）工艺将晶圆表面磨平，将待蚀刻的第一硅晶圆的厚度控制在2μm-50μm之间，以使得待蚀刻的硅的厚度满足要求。
在优选实施例中，当刻蚀形成的TDV的深度与宽度的比值为10:1时，步骤S7中沉积的阻挡层和种子层的阶梯覆盖率至少为2%；且当刻蚀形成的TDV的深度与宽度的比值为10:1时，空腔结构中通过电镀工艺能充满金属，没有任何孔隙。
实施例2
本实施例提供一种硅通孔互联的空腔结构的形成方法，参考图2-8中硅晶圆的变化过程，TSV结构的形成步骤包括：
步骤1、在带有器件层4的硅圆片（即第一硅衬底3）上进行光刻工艺
S11、首先提供一个带器件层的硅圆片，在该硅圆片上沉积一层薄膜（如二氧化硅，SiO2）；
S12、在薄膜上涂抹光刻胶并进行曝光形成待刻蚀图案，该处的光刻胶为目前晶圆加工厂常用的光刻胶，之后清洁硅圆片表面。
步骤2、通过刻蚀形成介质通孔结构
在硅圆片的待刻蚀图案上通过深反应离子工艺刻蚀形成一定深度的盲孔，盲孔底部能够接触到硅衬底，从而得到所需的介质通孔结构；此处刻蚀反应形成的盲孔深宽比达10:1，刻蚀尺寸的宽度为10um，深度在100um，能够保证后续形成的TSV尺寸足够大，堆叠晶圆的TSV之间能够实现最大密度的互联。
S3、通过化学气相沉积（CVD）工艺沉积厚的二氧化硅薄膜将介质通孔封口并将晶圆表面磨平
具体步骤为：
S31、选择高沉积速率的薄膜沉积工艺沉积二氧化硅薄膜在介质通孔上方，可使得其顶部封口的同时，内部侧壁上沉积的二氧化硅薄膜无法填实介质通孔的内部，并且使得当前CVD沉积的二氧化硅薄膜厚度为5um，为后续刻蚀留下足够的操作空间；本实施例中由于AR比值比较大，所以沉积速率可选择较小值，选择为100Å/s即可得到满足需求的二氧化硅薄膜。
S32、CVD沉积在晶圆片上的薄膜厚度偏差较大，本实施例通过化学机械研磨（CMP）工艺将晶圆片表面薄膜轻微磨掉1000Å左右，使晶圆片表面平坦。
S4、在表面平坦的晶圆片上进行布线层（Redietribution Layer, RDL）工艺
在表面平坦的晶圆片上进行RDL工艺，以实现金属互连，得到布线层，布线层的金属层上覆盖有二氧化硅薄膜。
S5、将上述步骤S4得到的晶圆片与带有布线层的另一个晶圆片（即第二硅衬底1）进行混合键合以及减薄工艺
具体步骤包括：
S51、将上述两个晶圆片通过混合键合工艺，使得两个晶圆正面相对连接在一起，且二者的对准精度能在300nm以内，最高达150nm；
S52、再通过减薄工艺将TSV所需刻蚀的硅厚度提前确定下来，本实施例可通过化学机械研磨（CMP）减薄工艺将步骤S4中得到的晶圆片的硅层留至100μm-150μm。
S6、在减薄后的晶圆上进行硅通孔刻蚀
可通过相同光罩实现和TDV同一位置的曝光，再通过选择较高刻蚀工艺进行通孔刻蚀，刻蚀直到空腔结构的底部停留在金属层上方的氮化硅薄膜上即可，以得到空腔。
S7、在空腔的侧壁沉积SiO2作为介质层来保护空腔结构的侧壁。
S8、通过刻蚀工艺将TSV空腔结构底部以及其下方的氮化硅薄膜打开，然后采用物理气相沉积工艺在其中依次沉积阻挡层和种子层，种子层覆盖在阻挡层上，最后再通过电镀铜工艺（ECP）填充沉积薄膜后的TSV结构；
由于TSV结构内壁上沉积出的均匀薄膜，能使得TSV结构的深宽比保持10：1，进而使得当前阻挡层、种子层沉积的阶梯覆盖率能达到2%，且电镀铜设备往空腔结构内填充金属铜（在其他实施例中也可选择其他导电金属）后，金属铜能完全填满TSV结构，使其内部没有孔隙。
如图3所示，为本实施例最终形成的硅通孔互联的TSV结构示意图，由上至下依次包括一个晶圆的第一硅衬底3，和第一硅衬底3上的介质层4，位于一个晶圆中的TSV结构5，以及另一个晶圆的第二硅衬底2上的介质层2和第二硅衬底1。
实施例3
本实施例提供一种硅通孔互联的空腔结构的形成方法，参考图2中硅晶圆的变化过程，TSV结构的形成步骤包括：
步骤1、在带有器件层的硅圆片上进行光刻工艺
S11、提供一个带器件层的硅圆片，在该硅圆片正面上沉积一层二氧化硅薄膜；
S12、在二氧化硅薄膜上涂抹光刻胶并进行曝光形成待刻蚀图案，该处的光刻胶为目前晶圆加工厂常用的光刻胶，之后进行常规处理以进行下一步。
步骤2、通过刻蚀形成介质通孔结构
在硅圆片的待刻蚀图案上通过深反应离子工艺刻蚀形成一定深度的梯形孔，梯形孔的底部能够接触到硅衬底，从而得到所需的介质通孔结构；此处刻蚀反应形成的盲孔深宽比为5:1，刻蚀尺寸的宽度为10um，深度在50um，能够保证后续形成的TSV尺寸够大，堆叠晶圆的TSV之间能够实现大密度的互联。
S3、通过化学气相沉积（CVD）工艺沉积厚的二氧化硅薄膜将介质通孔封口并将晶圆表面磨平
具体步骤为：
S31、选择高沉积速率的薄膜沉积工艺沉积二氧化硅薄膜在介质通孔上方，可使得其顶部封口的同时，内部侧壁上沉积的二氧化硅薄膜无法填实介质通孔的内部，并且使得当前CVD沉积的二氧化硅薄膜厚度为5um，为后续刻蚀留下足够的操作空间；本实施例中由于AR比值较大，所以沉积速率可选择较大值，选择为200Å/s来得到满足需求的二氧化硅薄膜。
S32、CVD沉积在晶圆片上的薄膜厚度偏差较大，本实施例通过化学机械研磨（CMP）工艺将晶圆片表面薄膜轻微磨掉1000Å左右，使晶圆片表面平坦。
S4、在表面平坦的晶圆片上进行布线层（Redietribution Layer, RDL）工艺
在表面平坦的晶圆片上进行RDL工艺，以实现金属互连，得到布线层，布线层的金属层上覆盖有二氧化硅薄膜。
S5、将上述步骤4得到的晶圆片与带有布线层的另一个晶圆片进行混合键合以及减薄工艺
具体步骤包括：
S51、将上述两个晶圆片通过混合键合工艺，使得两个晶圆正面相对连接在一起，且二者的对准精度能在150nm以内；
S52、再通过减薄工艺将TSV所需刻蚀的硅厚度提前确定下来，本实施例可通过化学机械研磨（CMP）减薄工艺将步骤4中得到的晶圆片的硅层留至越厚越好。
S6、在减薄后的晶圆上进行硅通孔刻蚀
可通过相同光照实现和TDV同一位置的曝光，再通过选择刻蚀工艺进行通孔刻蚀，刻蚀直到空腔结构的底部停留在金属层上方的氮化硅薄膜上即可，以得到空腔。
S7、在空腔的侧壁沉积SiO2作为介质层来保护空腔结构的侧壁。
S8、通过刻蚀工艺将TSV空腔结构底部以及其下方的氮化硅薄膜打开，然后采用物理气相沉积工艺在其中依次沉积阻挡层和种子层，种子层覆盖在阻挡层上，最后再通过电镀铜工艺（ECP）填充沉积薄膜后的TSV结构，本实施例中金属铜能完全填满TSV结构，使其内部没有孔隙。
本发明在带有器件层的晶圆上预先刻蚀形成TDV，通过薄膜沉积将TDV顶部区域提前封口以形成封口的空腔，随后再对硅晶圆进行3DIC常规制程，进行键合、减薄、沉积、填充金属等工艺，以此解决后段工艺中绝缘层厚度变化对后续工艺带来的影响，最后再进行硅通孔的进一步刻蚀来得到能实现硅通孔高密度互联的空腔结构，进一步降低了工艺实现难度。
当使用一步刻蚀完成硅通孔时，因为深度较深，一般所需的光阻较厚，厚光阻一方面价格较贵稀有，另一方面刻蚀机台也很难选择到合适的。而堆叠的厚wafer上极易产生电弧反应，当晶圆边缘有金属图层漏出或者刻蚀机台在晶圆某些薄弱区域聚集过多电荷的话就容易发生电弧反应，而本发明通过通过预埋TDV，并将其封口后再将两个晶圆混合键合后再刻蚀，且第一次刻蚀时只让TDV通孔底部到达氮化硅薄膜上，从而避免了金属图层过早露出造成的电弧反应对机台和晶圆造成的影响。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (16)

1.一种硅通孔互联的空腔结构的形成方法，其特征在于，包括：
提供第一硅晶圆，所述第一硅晶圆正面带有器件层；
在第一硅晶圆的器件层上沉积第一介质层，并在所述第一介质层上刻蚀形成TDV；
在所述TDV上沉积第二介质层，以使所述TDV开口封闭且内部中空；
在封口后的所述第一硅晶圆正面进行RDL，形成布线层；
将第一硅晶圆与第二硅晶圆键合并减薄，所述第二硅晶圆为也具有布线层的硅晶圆，所述第一硅晶圆的布线层与所述第二硅晶圆的布线层相对设置；
在键合后的所述第一硅晶圆的背面进行刻蚀，使得所述TDV再次开口连通，且被刻蚀后的TDV底部停留在第一停留层上，从而得到空腔结构。
2.如权利要求1所述的一种硅通孔互联的空腔结构的形成方法，其特征在于，所述第一停留层为所述第一硅晶圆中布线层的氮化硅薄膜。
3.如权利要求2所述的一种硅通孔互联的空腔结构的形成方法，其特征在于，所述第二介质层的厚度为0.5μm-50μm。
4.如权利要求1所述的一种硅通孔互联的空腔结构的形成方法，其特征在于，得到所述空腔结构后，在所述空腔结构的侧壁上沉积第三介质层，并在所述第一硅晶圆背面继续进行刻蚀，以使所述空腔结构底部停留在第二停留层上。
5.如权利要求4所述的一种硅通孔互联的空腔结构的形成方法，其特征在于，所述第二停留层为所述第一硅晶圆中布线层的金属层。
6.如权利要求4所述的一种硅通孔互联的空腔结构的形成方法，其特征在于，在所述空腔结构中依次沉积出阻挡层和种子层，并填充所述空腔结构，得到TSV结构。
7.如权利要求1所述的一种硅通孔互联的空腔结构的形成方法，其特征在于，所述TDV宽度尺寸为1μm-100μm。
8.如权利要求7所述的一种硅通孔互联的空腔结构的形成方法，其特征在于，所述TDV的深度尺寸为2μm-200μm。
9.如权利要求8所述的一种硅通孔互联的空腔结构的形成方法，其特征在于，所述TDV的深宽比值位于1:1至10:1之间。
10.如权利要求1所述的一种硅通孔互联的空腔结构的形成方法，其特征在于，对所述第一硅晶圆进行RDL前，还将封口后的所述第一硅晶圆表面进行平坦化处理，以使所述第二介质层与所述第一介质层平齐。
11.如权利要求10所述的一种硅通孔互联的空腔结构的形成方法，其特征在于，所述平坦化处理包括：将所述第二介质层磨削掉一定厚度。
12.如权利要求11所述的一种硅通孔互联的空腔结构的形成方法，其特征在于，所述厚度为500Å-2000Å。
13.如权利要求11所述的一种硅通孔互联的空腔结构的形成方法，其特征在于，所述厚度为800Å-1000Å。
14.如权利要求1所述的一种硅通孔互联的空腔结构的形成方法，其特征在于，所述第一硅晶圆与所述第二硅晶圆键合后，将所述第一硅晶圆的硅片厚度减薄至在2μm-120μm之间。
15.如权利要求6所述的一种硅通孔互联的空腔结构的形成方法，其特征在于，当刻蚀形成的TDV的深度与宽度的比值为10:1时，所述阻挡层和所述种子层的阶梯覆盖率至少为2%。
16.一种硅通孔互联的空腔结构，其特征在于，所述空腔结构为根据权利要求1-15中任一项所述的空腔结构形成方法制备形成的硅通孔互连的空腔结构。
CN202211463871.8A 2022-11-22 2022-11-22 一种硅通孔互联的空腔结构及其形成方法 Active CN115621197B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211463871.8A CN115621197B (zh) 2022-11-22 2022-11-22 一种硅通孔互联的空腔结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211463871.8A CN115621197B (zh) 2022-11-22 2022-11-22 一种硅通孔互联的空腔结构及其形成方法

Publications (2)

Publication Number Publication Date
CN115621197A CN115621197A (zh) 2023-01-17
CN115621197B true CN115621197B (zh) 2023-03-14

Family

ID=84877672

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211463871.8A Active CN115621197B (zh) 2022-11-22 2022-11-22 一种硅通孔互联的空腔结构及其形成方法

Country Status (1)

Country Link
CN (1) CN115621197B (zh)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8647920B2 (en) * 2010-07-16 2014-02-11 Imec Vzw Method for forming 3D-interconnect structures with airgaps
US8753981B2 (en) * 2011-04-22 2014-06-17 Micron Technology, Inc. Microelectronic devices with through-silicon vias and associated methods of manufacturing
US8956973B2 (en) * 2012-03-27 2015-02-17 International Business Machines Corporation Bottom-up plating of through-substrate vias
CN104241249B (zh) * 2013-06-21 2017-03-22 中芯国际集成电路制造(上海)有限公司 硅通孔互连结构及其制作方法
CN104752330B (zh) * 2013-12-31 2020-04-28 北京北方华创微电子装备有限公司 硅通孔深孔填充工艺
EP3671812B1 (en) * 2018-12-19 2022-02-09 IMEC vzw A method for bonding and interconnecting semiconductor chips
US10770374B2 (en) * 2019-01-23 2020-09-08 Globalfoundries Inc. Through-silicon vias for heterogeneous integration of semiconductor device structures
CN111099554A (zh) * 2019-11-29 2020-05-05 杭州臻镭微波技术有限公司 一种微系统模组中硅空腔下tsv地互联孔结构的制作方法
US11043469B1 (en) * 2020-02-19 2021-06-22 Nanya Technology Corporation Method of forming three dimensional semiconductor structure
CN111312688A (zh) * 2020-02-28 2020-06-19 西安微电子技术研究所 一种芯片tsv通孔刻蚀结构及其制备方法
CN111863721B (zh) * 2020-07-31 2021-11-26 武汉新芯集成电路制造有限公司 半导体器件的制作方法
WO2022218610A1 (en) * 2021-04-12 2022-10-20 Ams-Osram Ag Semiconductor device with sealed through-substrate via and method for producing thereof
CN115101483A (zh) * 2022-06-14 2022-09-23 无锡中微高科电子有限公司 能提高被动散热的硅基扇出型三维立体集成封装结构及方法
CN115312485A (zh) * 2022-07-12 2022-11-08 武汉大学 基于键合前的背面后硅通孔三维半导体集成结构及其工艺

Also Published As

Publication number Publication date
CN115621197A (zh) 2023-01-17

Similar Documents

Publication Publication Date Title
KR101137624B1 (ko) 비아 구조 및 그것을 형성하는 비아에칭 방법
TWI495071B (zh) 具有穿透基板互連之半導體
US9543198B2 (en) Structure and method for forming interconnect structure
TWI483312B (zh) 使用電鍍之導電通孔之形成
US8742535B2 (en) Integration of shallow trench isolation and through-substrate vias into integrated circuit designs
CN102208342B (zh) 硅穿孔的形成方法
US9484293B2 (en) Semiconductor devices with close-packed via structures having in-plane routing and method of making same
TW201513289A (zh) 具有降低的應力鄰近效應之直通半導體穿孔結構
US20120190188A1 (en) Method for filling a gap
US20100072579A1 (en) Through Substrate Conductors
US9418933B2 (en) Through-substrate via formation with improved topography control
US9978666B2 (en) Method for fabrication semiconductor device with through-substrate via
CN115621197B (zh) 一种硅通孔互联的空腔结构及其形成方法
US11450562B2 (en) Method of bottom-up metallization in a recessed feature
US10332850B2 (en) Method for producing contact areas on a semiconductor substrate
KR100445506B1 (ko) 반도체장치의 제조방법
CN113948841B (zh) 微同轴传输结构及其制备方法、电子设备
KR100815950B1 (ko) 반도체 소자의 제조 방법
KR100528070B1 (ko) 콘택 플러그 및 스텍 비아 제조 방법
TWI757059B (zh) 晶圓對晶圓內連線結構及其製造方法
CN117747543A (zh) 半导体制造方法及半导体结构
CN117276187A (zh) 半导体基板中硅通孔的制作方法
CN113506767A (zh) 一种tsv转接板制造方法
CN117276194A (zh) 半导体制造方法及半导体结构
CN117577609A (zh) 一种半导体器件结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant