CN111312688A - 一种芯片tsv通孔刻蚀结构及其制备方法 - Google Patents

一种芯片tsv通孔刻蚀结构及其制备方法 Download PDF

Info

Publication number
CN111312688A
CN111312688A CN202010130694.6A CN202010130694A CN111312688A CN 111312688 A CN111312688 A CN 111312688A CN 202010130694 A CN202010130694 A CN 202010130694A CN 111312688 A CN111312688 A CN 111312688A
Authority
CN
China
Prior art keywords
tsv
hole
etching
opening
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010130694.6A
Other languages
English (en)
Inventor
李宝霞
赵鸿
房玉亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Microelectronics Technology Institute
Original Assignee
Xian Microelectronics Technology Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Microelectronics Technology Institute filed Critical Xian Microelectronics Technology Institute
Priority to CN202010130694.6A priority Critical patent/CN111312688A/zh
Publication of CN111312688A publication Critical patent/CN111312688A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Abstract

本发明一种芯片TSV通孔刻蚀结构，包括芯片晶圆和从芯片晶圆正面自上而下形成的TSV通孔；芯片晶圆包括硅衬底和覆盖设置在硅衬底上部的表面绝缘介质层；TSV通孔包括设在表面绝缘介质层中的TSV通孔绝缘层开口，以及设在硅衬底中的TSV通孔硅衬底开孔；TSV孔绝缘层开口呈喇叭口形状，越靠近表面开口直径越大；TSV通孔绝缘层开口和TSV通孔硅衬底开孔平顺过渡，在表面绝缘介质层和硅衬底的交界面平滑对接且无侧掏尖角。一种芯片TSV通孔刻蚀结构的制备方法，采用两次不同的偏压进行刻蚀，消除TSV通孔侧掏现象，优化TSV通孔刻孔工艺的同时，消除在绝缘层介质和硅交界处存在的明显侧掏现象，有利于后续PECVD工艺的正常进行，提高绝缘性能，减小漏电风险。

Description

一种芯片TSV通孔刻蚀结构及其制备方法
技术领域
本发明涉及半导体集成封装技术领域，具体为一种芯片TSV通孔刻蚀结构及其制备方法。
背景技术
随着电子产品进一步向小型化和多功能化发展，依靠减小特征尺寸来不断提高集成度的方式因为特征尺寸越来越小而逐渐接近极限，以TSV(硅通孔)为代表的三维封装技术成为继续延续摩尔定律的最佳选择。硅通孔(Through Silicon Via,TSV)工艺通过在晶圆上打孔并填充导电材料形成导电通孔，使硅芯片正面的电连接穿过硅衬底，以最短的距离到达硅芯片背面，与引线键合或者金属凸点一起应用，可以实现晶圆(芯片)之间或者芯片与基板间的直接三维互连，从而大大提高芯片的速度并降低功耗。TSV通孔制作技术在国内外已经进行了广泛的研究，并取得了突破性的进展。华进半导体，中微半导体，中芯国际等国内半导体公司先后申请了不同的TSV通孔制作专利，改善TSV通孔工艺，优化TSV通孔形貌。但相应的专利技术仅仅针对一般硅衬底上的TSV通孔制作，并没有涉及到IC晶圆上的TSV通孔制作。与硅衬底TSV通孔工艺不同的是：从IC晶圆正面刻蚀TSV通孔时，TSV通孔需要穿过IC晶圆上厚的绝缘层，上述绝缘层厚度根据IC晶圆上布线层数的不同可达几微米到十几微米范围，如何从IC晶圆正面制备TSV通孔，需要解决IC晶圆上不同层材料间的工艺兼容性问题，特别是材料界面处的工艺过度问题。
我们发现在随后采用PECVD沉积孔壁绝缘介质时，IC晶圆上厚绝缘介质层这部分TSV通孔孔壁的绝缘材料沉积速率远大于硅壁上的沉积速率，导致CVD后TSV通孔口收口，如图1、3和4所示。严重影响后续PVD和电镀填孔工艺。另外采用常规Bosch工艺进行IC晶圆上TSV通孔刻蚀时，在绝缘介质和硅交界处，硅TSV通孔孔壁较绝缘介质孔孔壁有明显的侧掏，侧掏的拐角处很难在后续PECVD沉积绝缘材料时形成良好的介质钝化，将导致后续TSV通孔耐压能力降低，漏电风险升高。
发明内容
针对现有技术中存在的问题，本发明提供一种有效的解决集成电路IC晶圆上TSV制备过程中的TSV通孔缩口问题，以及TSV通孔孔壁在绝缘介质层和硅交界处的硅壁侧掏问题的芯片TSV通孔刻蚀结构及其制备方法。
本发明是通过以下技术方案来实现：
一种芯片TSV通孔刻蚀结构，包括芯片晶圆和从芯片晶圆正面自上而下形成的TSV通孔；
所述的芯片晶圆包括硅衬底和覆盖设置在硅衬底上部的表面绝缘介质层；
所述的TSV通孔包括设在表面绝缘介质层中的TSV通孔绝缘层开口，以及设在硅衬底中的TSV通孔硅衬底开孔；TSV孔绝缘层开口呈喇叭口形状，越靠近表面开口直径越大；TSV通孔绝缘层开口和TSV通孔硅衬底开孔平顺过渡，在表面绝缘介质层和硅衬底的交界面平滑对接且无侧掏尖角。
优选的，所述呈喇叭口形状的TSV通孔绝缘层开口，开口角度范围为30°～87°，侧壁呈倒锥形的斜面或者曲面。
优选的，所述的TSV通孔硅衬底开孔与芯片晶圆表面的夹角范围为90°±3°，其孔径范围为1-30um，孔深范围为10um-300um，深宽比范围为3:1-20:1。
优选的，所述的表面绝缘介质层采用SiO2、SiON或SiN的单层无机绝缘介质，或SiO2和SiN交替的多层复合材料，或SiO2介质上覆盖着SiN介质的复合绝缘介质材料制成。
优选的，位于表面绝缘介质层中的TSV通孔绝缘层开口的孔壁形成TSV通孔的TSV孔内无机介质壁；位于硅衬底中的TSV通孔硅衬底开孔形成TSV通孔的TSV通孔内硅壁。
一种芯片TSV通孔刻蚀结构的制备方法，基于上述任意一项所述的结构，包括如下步骤，
步骤1，在芯片晶圆的表面绝缘介质层的表面覆盖涂布光阻层，通过曝光和显影，使TSV通孔图形显露出来；
步骤2，刻蚀表面绝缘介质层形成TSV通孔的TSV孔绝缘层开口部分；再沿着上述TSV孔绝缘层开口继续在硅衬底1上刻蚀形成TSV通孔的TSV通孔硅衬底开孔部分；同时，TSV通孔的孔壁在表面绝缘介质层和硅衬底的交界面上靠近硅衬底的一面出现侧掏现象，形成侧掏尖角；
步骤3，去除涂布的光阻层，对芯片晶圆表面的表面绝缘介质层再次进行整面各向同性刻蚀，使TSV通孔的侧掏尖角上表面的Si裸露出来；在整个TSV通孔孔壁沉积一层钝化层；
步骤4，采用两步刻蚀去除TSV通孔孔口处的侧掏尖角；
首先进行第一刻蚀步骤，采用第一偏置功率及第一刻蚀时间轰击钝化层使侧掏尖角上表面的硅材料裸露出来；
然后进行第二次刻蚀步骤，采用第二偏置功率及第二刻蚀时间，刻蚀掉裸露出来的侧掏尖角的硅材料，消除侧掏尖角，形成交界面平滑的TSV通孔孔壁。
优选的，步骤4中，第一偏置功率范围为80～150w，第一刻蚀时间范围为0.5s～2s；第二偏置功率范围为0～30w，第二刻蚀时间范围为3～10s；其中，刻蚀工艺气体采用SF6，刻蚀工艺温度范围为-20℃～20℃，刻蚀工艺源射频功率范围为1000w～3000w。
优选的，步骤2中，所述的TSV孔绝缘层开口的刻蚀工艺温度范围为-20℃～20℃，刻蚀工艺气体采用CF4、CHF3或C4F8的单独气体，或CF4、CHF3、C4F8任意一种和Ar的混合气体，刻蚀工艺压强范围为5mT～20mT，刻蚀工艺射频源功率范围为500w～3000w，刻蚀工艺偏置电压源功率范围为0w～800w；
所述的TSV通孔硅衬底开孔的刻蚀工艺气体采用SF6。
优选的，步骤1中，所述的光阻层的光阻采用正性光阻或者负性光阻，涂布时采用旋涂、喷胶或者干膜直接贴附。
优选的，步骤3中，去除光阻层采用干法去胶或者湿法去胶；所述的干法去胶所用气体为O2或者O2和CF4；所述的湿法去胶所用药水为二甲基亚砜；
对表面绝缘介质层再次进行整面各向同性刻蚀时，刻蚀工艺温度范围为-20℃～20℃，刻蚀工艺气体采用CF4、CHF3或C4F8，刻蚀工艺压强范围为5mT～20mT，刻蚀工艺射频源功率范围为500w～3000w，刻蚀工艺偏置电压源功率范围为0w～50w；
钝化时采用C4F8气体沉积钝化层。
与现有技术相比，本发明具有以下有益的技术效果：
本发明通过对介质层刻蚀工艺的调整，将一般垂直的介质层开口(如图14所示)优化为具有一定角度的介质层开口，即从芯片晶圆正面，刻蚀形成的TSV通孔结构，位于表面绝缘介质层中的TSV通孔绝缘层开口呈“喇叭”口形状，越靠近表面开口直径越大，其侧壁可以是倒锥形的斜面，也可以是曲面，位于硅衬底中的TSV通孔硅衬底开孔的孔壁相对于硅晶圆表面是近似垂直；一方面避免后续CVD工艺导致介质层缩口的问题，保证孔内绝缘层和黏附层/种子层的台阶覆盖率，减小CVD和PVD工艺难度，另一方面，当介质层开口存在一定角度时，能有效解决对于小孔径、高深宽比的TSV通孔，电镀过程容易出现由于孔口电子聚集过多导致金属电镀速率大于自下而上的电镀速率，从而导致电镀过程中TSV通孔孔口提前封口，造成孔内出现空洞的问题。
本发明采用的去除表面绝缘介质层与硅衬底交界面处的硅侧掏尖角的方法，与普通TSV通孔制备工艺流程不同的是，本发明在TSV通孔刻蚀完以后，首先对硅衬底上的绝缘介质层采用CF4或者C4F8+Ar气体进行一次大面积的整面刻蚀，使TSV通孔侧掏尖角上面的硅裸露出来；然后通入C4F8气体进行一次预沉积，在TSV通孔孔壁上沉积一层钝化层；再通入SF6气体，采用两次不同的偏压进行刻蚀，消除TSV通孔侧掏现象，优化TSV通孔刻孔工艺的同时，消除在绝缘层介质和硅交界处存在的明显侧掏现象，有利于后续PECVD工艺的正常进行，提高绝缘性能，减小漏电风险。
附图说明
图1为常规垂直孔壁TSV通孔在PECVD沉积氧化硅后TSV通孔孔口内缩剖面结构示意图。
图2为常规垂直孔壁TSV通孔在PECVD沉积氧化硅前的实物样品剖面扫描电镜照片。
图3为常规垂直孔壁TSV通孔在PECVD沉积氧化硅后的实物样品剖面扫描电镜照片。
图4为常规垂直孔壁TSV通孔在PECVD沉积氧化硅后的实物样品剖面孔口局域扫描电镜照片。
图5为覆盖有表面绝缘介质层的硅晶圆片剖面结构示意图。
图6为TSV通孔图形制作后硅晶圆片剖面结构示意图。
图7为在硅晶圆片表面绝缘介质层上刻蚀TSV通孔绝缘层开口的剖面结构示意图。
图8为在硅晶圆片硅衬底上继续刻蚀TSV通孔后的剖面结构示意图。
图9为去除硅晶圆片表面光阻层后的剖面结构示意图。
图10为暴露出侧掏尖角上表面Si的剖面结构示意图。
图11为在TSV通孔孔壁沉积一层钝化层后的剖面结构示意图。
图12为消除侧掏尖角而形成交界面平滑的TSV通孔孔壁的剖面结构示意图。
图13为在一种集成电路芯片晶圆上形成的TSV通孔刻蚀结构实例剖面图。
图14为在一种集成电路芯片晶圆上形成的TSV通孔刻蚀结构实物剖面扫描电镜照片。
图15为本发明的制备工艺流程图。
图中：1.硅衬底、2.表面绝缘介质层、3.光阻层、4.TSV通孔绝缘层开口、5.TSV通孔硅衬底开孔、6.侧掏尖角、7.钝化层、8.芯片内多层金属布线、9.芯片焊盘金属层、10.密闭环(seal Ring)、11.芯片内介质层、12.芯片表面介质保护层。
具体实施方式
下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。
实施例1
本发明一种芯片TSV通孔刻蚀结构，如图12所示，包括由硅衬底1和覆盖设置在硅衬底1上部的表面绝缘介质层2组成的芯片晶圆，以及从芯片晶圆正面自上而下形成的TSV通孔；表面绝缘介质层2采用SiO2、SiON或SiN的单层无机绝缘介质，或SiO2和SiN交替的多层复合材料，或SiO2介质上覆盖着SiN介质的复合绝缘介质材料制成；TSV通孔包括设在表面绝缘介质层2中的TSV通孔绝缘层开口4，该开口的孔壁形成TSV通孔的TSV孔内无机介质壁；TSV通孔还包括设在硅衬底1中的TSV通孔硅衬底开孔5，该开口形成TSV通孔的TSV孔内硅壁；
TSV孔绝缘层开口4呈喇叭口形状，开口角度范围为30°～87°，侧壁呈倒锥形的斜面或者曲面，越靠近表面开口直径越大；TSV通孔硅衬底开孔5的TSV孔内硅壁与芯片晶圆表面的夹角范围为90°±3°，其孔径范围为1-30um，孔深范围为10um-300um，深宽比范围为(3:1)-(20:1)；TSV通孔绝缘层开口4和TSV通孔硅衬底开孔5平顺过渡，在表面绝缘介质层2和硅衬底1的交界面平滑对接且无侧掏尖角。
上述结构，具体以在一种集成电路芯片晶圆上刻蚀形成的TSV通孔结构为例来说明，如图13所示，集成电路芯片晶圆由硅衬底1，位于硅衬底顶部的集成电路芯片有源区、芯片内多层金属布线8、芯片焊盘金属层9、密闭环(seal Ring)10和芯片内介质层11组成。芯片内多层金属布线8、芯片焊盘金属层9和密闭环(Seal Ring)10都嵌在芯片内介质层11内。在集成电路芯片晶圆表面提前低温沉积芯片表面介质保护层12，以便于在TSV通孔制备和后续工艺中对集成电路芯片晶圆表面，特别是芯片焊盘表面，进行保护，避免芯片表面在后续工艺中受到损伤。芯片内介质层11和芯片表面介质保护层12共同组成了此时集成电路芯片晶圆上的表面绝缘介质层2；
TSV通孔穿过的区域，没有芯片有源电路和芯片内多层金属布线8，只有由芯片内多层金属布线8的层间介质构成的芯片内介质层11，和芯片表面介质保护层12。芯片内介质层11由芯片内多层金属布线8的层间介质累积而成，通常为SiO2，也可以是SiON、低介电常数介质(Low-k)材料、SiO2和SiN多层复合层材料。根据金属布线层数的不同，芯片内介质层11的厚度也不同，芯片内介质层11的厚度范围通常在0.5微米到15微米。芯片内多层金属布线8、芯片焊盘金属层9和密闭环(Seal Ring)10都嵌在芯片内介质层11内。芯片表面介质保护层12的作用主要是在TSV通孔制备和后续工艺中对集成电路芯片晶圆表面起到保护作用，特别是保护芯片焊盘表面。经前道晶圆代工厂流片后的集成电路芯片晶圆上芯片焊盘的上表面是暴露的，以便通过金属探针接触芯片焊盘对芯片功能和性能进行测试，来辨别芯片的好坏。对前道晶圆代工厂流片后的集成电路芯片晶圆表面低温沉积芯片表面介质保护层12，以避免芯片表面在后续工艺中受到损伤。芯片表面介质保护层12通常为SiO2，SiN、SiON单层材料和多层复合层材料。芯片表面介质保护层12可采用物理增强化学气相沉积(PECVD)的方法制备，以TEOS为Si元素的液体化学有机源。为了使芯片表面介质保护层12沉积过程不对芯片带来损伤，同时减小芯片晶圆的残余应力，控制整个芯片晶圆的翘曲，芯片表面介质保护层12的沉积温度不大于200摄氏度。可见，在集成电路芯片晶圆上刻蚀TSV通孔结构时，芯片内介质层11和芯片表面介质保护层12共同组成了此时集成电路芯片晶圆上的表面绝缘介质层2。TSV通孔绝缘层开口4由芯片表面介质保护层12上的开口和芯片内介质层11上的开口组成，上述开口的侧壁与集成电路芯片晶圆表面不垂直，夹角在30°～87°范围内。位于硅衬底1上的TSV通孔硅衬底开孔5的侧壁与集成电路芯片晶圆表面近似垂直，夹角在90°±3°范围内。上述TSV通孔绝缘层开口4与上述TSV通孔硅衬底开孔5共同构成整个TSV通孔。TSV通孔绝缘层开口4的侧壁可以是斜面，也可以是曲面。在芯片内介质层11和硅衬底1的交界面上，TSV通孔硅衬底开孔5孔壁平滑，没有明显的侧掏尖角。TSV通孔硅衬底开孔5孔径范围在1-30um可选，孔深范围在10um-300um，深宽比范围在3：1到20:1可选。
在集成电路芯片晶圆上刻蚀形成的TSV通孔后的剖面示意图，如图13所示，实物剖面扫描电镜照片如图14所示，其中，TSV通孔绝缘层开口4呈“喇叭”口形状，越靠近表面开口直径越大，其侧壁可以是倒锥形的斜面，也可以是曲面，位于硅衬底1中的TSV通孔硅衬底开孔5的孔壁相对于硅晶圆表面是近似垂直。整个TSV通孔孔壁平滑，在芯片内介质层11和硅衬底1界面过渡平顺，没有明显的侧掏尖角。
后续TSV通孔壁绝缘层沉积、电镀种子层沉积和TSV通孔电镀填充实验结果证明，上述TSV通孔刻蚀结构显著降低了这些工序的工艺难度、扩宽了工艺窗口和工艺良率，提高了TSV通孔全套工艺批产量产质量控制能力。上述芯片TSV通孔刻蚀结构的制备工艺流程，如附图15所示。
从IC晶圆正面制备TSV通孔，需要穿过IC晶圆上厚度达几微米到十几微米的表面绝缘介质层2，此时刻蚀形成的TSV通孔的孔壁可分为上下两部分，上部分位于上述IC晶圆上厚的表面绝缘介质层2中即TSV孔绝缘层开口，这部分TSV通孔的孔壁材质是无机介质，如氧化硅和氮化硅，为简析起见，称之为“TSV通孔内无机介质壁”，下部分位于上述IC晶圆上的硅衬底1中即TSV通孔硅衬底开孔5，这部分的TSV通孔的孔壁材质是硅，为简析起见，称之为“TSV通孔内硅壁”。我们研究发现采用PECVD工艺在TSV通孔的孔壁沉积氧化硅绝缘介质时，TSV通孔内无机介质壁上的氧化硅沉积速度远大于TSV通孔内硅壁上的氧化硅沉积速度。当TSV通孔的孔壁为常规的垂直孔壁时，上述沉积速率差异将导致PECVD沉积氧化硅后TSV通孔孔口内缩，如附图1所示，严重影响后序的TSV通孔金属层沉积和TSV金属填充工艺的实施。
附图2给出当TSV通孔的孔壁为常规的垂直孔壁时的实物样品扫描电镜照片，附图3为附图2所示的孔壁为常规垂直孔壁的TSV通孔样品在PECVD沉积氧化硅后的扫描电镜照片，附图4是将附图3所示的TSV通孔孔口局域放大后的扫描电镜照片，可以清楚的看到在PECVD沉积氧化硅后TSV通孔孔口严重内缩。
实施例2
本发明一种芯片TSV通孔刻蚀结构的制备方法，如附图5到附图12所示，
首先，如图5所示，为覆盖有表面绝缘介质层的硅晶圆片剖面结构示意图，
硅晶圆片表面覆盖有表面绝缘介质层2，表面绝缘介质层2的材质为氧化硅、氮化硅等无机绝缘介质，可以是单种材料的绝缘介质层，也可以是氧化硅、氮化硅交替的多层复合绝缘介质层，还可以是与硅衬底1接触的是氧化硅，与空气接触的是氮化硅的双层复合绝缘介质层，即氧化硅介质上覆盖着氮化硅介质的复合绝缘介质层；
如图6所示，为TSV通孔图形制作后硅晶圆片剖面结构示意图，
通过在硅晶圆片表面绝缘介质层2的表面涂布光阻层3、曝光、显影，使TSV通孔图形显露出来。光阻3可以是正性光阻或者负性光阻，涂布可以是旋涂、喷胶或者干膜直接贴附等；
其次，如图7所示，为在硅晶圆片表面绝缘介质层上刻蚀TSV通孔绝缘层开口的剖面结构示意图，
通过DRIE(深反应离子刻蚀)的工艺刻蚀表面绝缘介质层2形成TSV通孔绝缘层开口4。TSV通孔绝缘层开口4将成为整个TSV通孔的一部分，这部分TSV通孔壁材质是表面绝缘介质层2的无机介质，为简析起见，这部分TSV通孔壁称之为“TSV通孔内无机介质壁”。表面绝缘介质层2的材料可以是SiO2、SiON、SiN，或SiO2和SiN的多层复合材料。TSV通孔绝缘层开口4是个“喇叭”口，越靠近表面开口直径越大。TSV通孔绝缘层开口4的开口角度可以是30°～87°范围内可选。TSV通孔绝缘层开口4的侧壁相对于硅晶圆表面是倾斜的，即“TSV通孔内无机介质壁”相对于硅晶圆表面是倾斜的，与硅晶圆表面的夹角在30°～87°范围内。TSV通孔绝缘层开口4的侧壁可以是倒锥形的斜面，也可以是曲面。相应的刻蚀工艺温度可以是-20℃～20℃范围内可选。相应可刻蚀工艺气体可以是CF4、CHF3、C4F8，或CF4、CHF3、C4F8和Ar的混合气体。相应的工艺压强可以是5mT～20mT可选。相应的射频源功率可以是500w～3000w可选，相应的偏置电压源功率可以是0w～800w；
如图8所示，为在硅晶圆片硅衬底上继续刻蚀TSV通孔后的剖面结构示意图，
通过BOSCH工艺沿着上述TSV通孔绝缘层开口4继续在硅衬底1上刻蚀形成TSV通孔硅衬底开孔5，这部分位于硅衬底1中的TSV通孔的壁材质是硅，为简析起见，这部分TSV通孔壁称之为“TSV通孔内硅壁”。“TSV通孔内硅壁”相对于硅晶圆表面是近似垂直的，与硅晶圆表面的夹角在90°±3°范围内。TSV通孔硅衬底开孔5孔径范围在1-30um可选，孔深范围在10um-300um，深宽比范围在3：1到20:1可选。相应的刻蚀工艺气体为SF6，钝化工艺气体为C4F8。此时TSV通孔硅衬底开孔5孔壁在表面绝缘介质层2和硅衬底1的交界面上靠近硅衬底1的一面会出现侧掏现象，形成侧掏尖角6，如图8所示。虽然可以通过优化BOSCH刻蚀工艺来缩小侧掏深度，但是要完全消除侧掏尖角6非常困难。侧掏尖角6的存在使得侧掏的拐角处很难在后续PECVD沉积氧化硅绝缘材料时形成良好的介质钝化，将导致后续TSV通孔耐压能力降低，漏电风险升高。上述TSV通孔绝缘层开口4与上述TSV通孔硅衬底开孔5共同构成TSV通孔；
然后，本专利通过后续工艺彻底解决上述表面绝缘介质层2和硅衬底1交界面硅刻蚀侧掏问题；
如图9所示，为去除硅晶圆片表面涂布光阻层后的剖面结构示意图，
刻蚀完TSV通孔后去除表面涂布光阻层3，如图9所示。去除表面涂布光阻层3可以是干法去胶或者湿法去胶。干法去胶所用气体可以是O2或者O2+CF4，但不限于此。湿法去胶所用药水可以是二甲基亚砜，但不限于此；
如图10所示，为暴露出侧掏尖角上表面Si的剖面结构示意图，
硅晶圆片表面涂布光阻3去除后，对硅晶圆片表面的表面绝缘介质层2再次进行整面各向同性刻蚀，确保TSV通孔的侧掏尖角6上表面的Si裸露出来，如图10所示。比较上述在硅晶圆片表面绝缘介质层2上刻蚀TSV通孔绝缘层开口4的刻蚀工艺，此次刻蚀尽量趋向于各向同性刻蚀，在刻蚀TSV通孔绝缘层开口4内的“TSV通孔内无机介质壁”的同时，以尽量减小对表面绝缘介质层2上表面的刻蚀。相应的刻蚀工艺温度可以是-20℃～20℃范围内可选。相应可刻蚀工艺气体可以是CF4、CHF3、C4F8。相应的工艺压强可以是5mT～20mT可选。相应的射频源功率可以是500w～3000w可选，相应的偏置电压源功率可以是0w～50w可选；
如图11所示，为在TSV通孔孔壁沉积一层钝化层后的剖面结构示意图，
在反应腔室里通入C4F8气体，在整个TSV通孔孔壁，包括TSV通孔绝缘层开口4内的“TSV通孔内无机介质壁”和TSV通孔硅衬底开孔5内的“TSV通孔内硅壁”上沉积一层钝化层7，如图11所示。钝化工艺气体可以为C4F8，但不限于此；
最后，如图12所示，为消除侧掏尖角而形成交界面平滑的TSV通孔孔壁的剖面结构示意图，
采用两步刻蚀去除TSV通孔孔口侧掏尖角6现象。先进行第一刻蚀步骤，采用第一偏置功率及第一刻蚀时间。随后进行第二次刻蚀步骤，采用第二偏置功率及第二刻蚀时间。第一步刻蚀主要目的是轰击钝化层，使得侧掏尖角上表面的硅裸露出来。第一偏置功率为80～150w可选，第一刻蚀时间为0.5s～2s可选。进行第二步刻蚀主要目的是刻蚀掉裸露出来的侧掏尖角6的硅材料，消除侧掏现象，形成交界面平滑的TSV通孔孔壁，如图12所示。为了尽量减小刻蚀侧掏尖角6的硅材料时对TSV通孔形貌的影响，第二偏置功率为0～30w，第二刻蚀时间为3～10s可选。刻蚀工艺气体为SF6。刻蚀工艺温度可以是-20℃～20℃可选。刻蚀工艺源射频功率可以是1000w～3000w可选。

Claims (10)

1.一种芯片TSV通孔刻蚀结构，其特征在于：包括芯片晶圆和从芯片晶圆正面自上而下形成的TSV通孔；
所述的芯片晶圆包括硅衬底(1)和覆盖设置在硅衬底(1)上部的表面绝缘介质层(2)；
所述的TSV通孔包括设在表面绝缘介质层(2)中的TSV通孔绝缘层开口(4)，以及设在硅衬底(1)中的TSV通孔硅衬底开孔(5)；TSV孔绝缘层开口(4)呈喇叭口形状，越靠近表面开口直径越大；TSV通孔绝缘层开口(4)和TSV通孔硅衬底开孔(5)平顺过渡，在表面绝缘介质层(2)和硅衬底(1)的交界面平滑对接且无侧掏尖角。
2.根据权利要求1所述的一种芯片TSV通孔刻蚀结构，其特征在于：所述呈喇叭口形状的TSV通孔绝缘层开口(4)，开口角度范围为30°～87°，侧壁呈倒锥形的斜面或者曲面。
3.根据权利要求1所述的一种芯片TSV通孔刻蚀结构，其特征在于：所述的TSV通孔硅衬底开孔(5)与芯片晶圆表面的夹角范围为90°±3°，其孔径范围为1-30um，孔深范围为10um-300um，深宽比范围为3:1-20:1。
4.根据权利要求1所述的一种芯片TSV通孔刻蚀结构，其特征在于：所述的表面绝缘介质层(2)采用SiO2、SiON或SiN的单层无机绝缘介质，或SiO2和SiN交替的多层复合材料，或SiO2介质上覆盖着SiN介质的复合绝缘介质材料制成。
5.根据权利要求1所述的一种芯片TSV通孔刻蚀结构，其特征在于：位于表面绝缘介质层(2)中的TSV通孔绝缘层开口(4)的孔壁形成TSV通孔的TSV孔内无机介质壁；位于硅衬底(1)中的TSV通孔硅衬底开孔(5)形成TSV通孔的TSV通孔内硅壁。
6.一种芯片TSV通孔刻蚀结构的制备方法，其特征在于：基于权利要求1-5所述的任意一项结构，包括如下步骤，
步骤1，在芯片晶圆的表面绝缘介质层(2)的表面覆盖涂布光阻层(3)，通过曝光和显影，使TSV通孔图形显露出来；
步骤2，刻蚀表面绝缘介质层(2)形成TSV通孔的TSV孔绝缘层开口(4)部分；再沿着上述TSV孔绝缘层开口(4)继续在硅衬底1上刻蚀形成TSV通孔的TSV通孔硅衬底开孔(5)部分；同时，TSV通孔的孔壁在表面绝缘介质层(2)和硅衬底(1)的交界面上靠近硅衬底(1)的一面出现侧掏现象，形成侧掏尖角(6)；
步骤3，去除涂布的光阻层(3)，对芯片晶圆表面的表面绝缘介质层(2)再次进行整面各向同性刻蚀，使TSV通孔的侧掏尖角(6)上表面的Si裸露出来；在整个TSV通孔孔壁沉积一层钝化层(7)；
步骤4，采用两步刻蚀去除TSV通孔孔口处的侧掏尖角(6)；
首先进行第一刻蚀步骤，采用第一偏置功率及第一刻蚀时间轰击钝化层(7)使侧掏尖角(6)上表面的硅材料裸露出来；
然后进行第二次刻蚀步骤，采用第二偏置功率及第二刻蚀时间，刻蚀掉裸露出来的侧掏尖角(6)的硅材料，消除侧掏尖角(6)，形成交界面平滑的TSV通孔孔壁。
7.根据权利要求6所述的一种芯片TSV通孔刻蚀结构的制备方法，其特征在于：步骤4中，第一偏置功率范围为80～150w，第一刻蚀时间范围为0.5s～2s；第二偏置功率范围为0～30w，第二刻蚀时间范围为3～10s；其中，刻蚀工艺气体采用SF6，刻蚀工艺温度范围为-20℃～20℃，刻蚀工艺源射频功率范围为1000w～3000w。
8.根据权利要求6所述的一种芯片TSV通孔刻蚀结构的制备方法，其特征在于：步骤2中，所述的TSV孔绝缘层开口(4)的刻蚀工艺温度范围为-20℃～20℃，刻蚀工艺气体采用CF4、CHF3或C4F8的单独气体，或CF4、CHF3、C4F8任意一种和Ar的混合气体，刻蚀工艺压强范围为5mT～20mT，刻蚀工艺射频源功率范围为500w～3000w，刻蚀工艺偏置电压源功率范围为0w～800w；
所述的TSV通孔硅衬底开孔(5)的刻蚀工艺气体采用SF6。
9.根据权利要求6所述的一种芯片TSV通孔刻蚀结构的制备方法，其特征在于：步骤1中，所述的光阻层(3)的光阻采用正性光阻或者负性光阻，涂布时采用旋涂、喷胶或者干膜直接贴附。
10.根据权利要求6所述的一种芯片TSV通孔刻蚀结构的制备方法，其特征在于：步骤3中，去除光阻层(3)采用干法去胶或者湿法去胶；所述的干法去胶所用气体为O2或者O2和CF4；所述的湿法去胶所用药水为二甲基亚砜；
对表面绝缘介质层(2)再次进行整面各向同性刻蚀时，刻蚀工艺温度范围为-20℃～20℃，刻蚀工艺气体采用CF4、CHF3或C4F8，刻蚀工艺压强范围为5mT～20mT，刻蚀工艺射频源功率范围为500w～3000w，刻蚀工艺偏置电压源功率范围为0w～50w；
钝化时采用C4F8气体沉积钝化层。
CN202010130694.6A 2020-02-28 2020-02-28 一种芯片tsv通孔刻蚀结构及其制备方法 Pending CN111312688A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010130694.6A CN111312688A (zh) 2020-02-28 2020-02-28 一种芯片tsv通孔刻蚀结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010130694.6A CN111312688A (zh) 2020-02-28 2020-02-28 一种芯片tsv通孔刻蚀结构及其制备方法

Publications (1)

Publication Number Publication Date
CN111312688A true CN111312688A (zh) 2020-06-19

Family

ID=71147858

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010130694.6A Pending CN111312688A (zh) 2020-02-28 2020-02-28 一种芯片tsv通孔刻蚀结构及其制备方法

Country Status (1)

Country Link
CN (1) CN111312688A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115621197A (zh) * 2022-11-22 2023-01-17 湖北三维半导体集成创新中心有限责任公司 一种硅通孔互联的空腔结构及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050085086A1 (en) * 2003-10-21 2005-04-21 Hideyuki Kanzawa Contact plug processing and a contact plug
CN101847597A (zh) * 2009-03-27 2010-09-29 台湾积体电路制造股份有限公司 集成电路结构
US20130062767A1 (en) * 2009-03-27 2013-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Via structure and via etching process of forming the same
KR20180039495A (ko) * 2016-10-10 2018-04-18 (주)아인스 비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050085086A1 (en) * 2003-10-21 2005-04-21 Hideyuki Kanzawa Contact plug processing and a contact plug
CN101847597A (zh) * 2009-03-27 2010-09-29 台湾积体电路制造股份有限公司 集成电路结构
US20130062767A1 (en) * 2009-03-27 2013-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Via structure and via etching process of forming the same
KR20180039495A (ko) * 2016-10-10 2018-04-18 (주)아인스 비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115621197A (zh) * 2022-11-22 2023-01-17 湖北三维半导体集成创新中心有限责任公司 一种硅通孔互联的空腔结构及其形成方法

Similar Documents

Publication Publication Date Title
US11545392B2 (en) Semiconductor component having through-silicon vias
US4533430A (en) Process for forming slots having near vertical sidewalls at their upper extremities
US8658534B2 (en) Method for producing a semiconductor component, and semiconductor component
US20040061238A1 (en) Semiconductor device and method of manufacturing the same
US20060065953A1 (en) Semiconductor die with protective layer and related method of processing a semiconductor wafer
KR100522130B1 (ko) 웨이퍼 패시베이션 구조 및 제조방법
TWI823994B (zh) 半導體裝置的結構及其形成方法
CN111312688A (zh) 一种芯片tsv通孔刻蚀结构及其制备方法
TW556316B (en) A method of fabricating a shallow trench isolation with high aspect ratio
CN110911370A (zh) 硅穿孔结构及其形成方法、半导体器件
US9257337B2 (en) Semiconductor structure and manufacturing method thereof
JPS63147347A (ja) 半導体装置
WO2021208832A1 (zh) 半导体结构及其形成方法
US20210391228A1 (en) Materials and Methods for Passivation of Metal-Plated Through Glass Vias
CN104600027B (zh) 一种tsv通孔的制备工艺
CN108091640B (zh) 集成电容器及其形成方法
KR100688758B1 (ko) 반도체 소자의 금속 배선용 갭필 형성 방법
KR100490843B1 (ko) 반도체 소자의 제조방법
KR100480891B1 (ko) 반도체 소자의 구리배선 형성방법
CN106803493A (zh) 半导体结构和形成半导体结构的方法
US11776820B2 (en) Vertical interconnection structure and manufacturing method thereof, packaged chip, and chip packaging method
CN115340058A (zh) 一种具有空腔结构的电子器件及其制备方法
CN114899114A (zh) 一种集成芯片的加工制备工艺
CN117457573A (zh) 用于台面型光电芯片的背部填充方法及其应用
CN116013871A (zh) 半导体器件及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200619