CN104752330B - 硅通孔深孔填充工艺 - Google Patents

硅通孔深孔填充工艺 Download PDF

Info

Publication number
CN104752330B
CN104752330B CN201310750385.9A CN201310750385A CN104752330B CN 104752330 B CN104752330 B CN 104752330B CN 201310750385 A CN201310750385 A CN 201310750385A CN 104752330 B CN104752330 B CN 104752330B
Authority
CN
China
Prior art keywords
radio frequency
frequency power
power
silicon
air pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310750385.9A
Other languages
English (en)
Other versions
CN104752330A (zh
Inventor
侯珏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Naura Microelectronics Equipment Co Ltd
Original Assignee
Beijing Naura Microelectronics Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Naura Microelectronics Equipment Co Ltd filed Critical Beijing Naura Microelectronics Equipment Co Ltd
Priority to CN201310750385.9A priority Critical patent/CN104752330B/zh
Publication of CN104752330A publication Critical patent/CN104752330A/zh
Application granted granted Critical
Publication of CN104752330B publication Critical patent/CN104752330B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • H01L21/203—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种硅通孔深孔填充工艺，用于提高硅通孔深孔填充的薄膜覆盖率，工作步骤如下：步骤A1，向磁控溅射设备中通入工艺气体；步骤A2，用第一射频功率、第一气压对硅通孔进行薄膜沉积；步骤A3，用第二射频功率、第二气压对硅通孔进行薄膜沉积，重复步骤A2和A3，直至硅通孔内部薄膜覆盖率均匀，且达到所需的厚度。本发明的硅通孔深孔填充工艺，工艺设计简单合理，通过采用第一射频功率与第二射频功率交替进行薄膜沉积，提升了硅通孔深孔填充的薄膜覆盖率，可以完美的支持后续的电镀工艺，提高产能。

Description

硅通孔深孔填充工艺
技术领域
本发明涉及微电子技术领域，特别是涉及微电子加工工艺中的一种硅通孔深孔填充工艺。
背景技术
目前，磁控溅射，又称为物理气相沉积(PVD)，是集成电路制造过程中沉积金属层和相关材料广泛采用的方法。目前硅通孔(Through Silicon Via)技术的应用越来越广泛，该技术大大降低了芯片之间的互连延迟，并且是三维集成实现的关键技术。
传统的PVD技术中，金属原子和离子呈一定的角度散射到晶片上，但对于高深宽比(Aspect Ratio)的硅通孔，散射的金属无法有效进入通孔内部，导致通孔的底部薄膜覆盖率很差。现有的PVD深孔沉积技术是在磁控溅射设备的基座上形成一个负偏压来吸引等离子体，负偏压越高，更多的金属正离子就会被吸引到TSV中，为了适应导电性不佳或者绝缘的晶片，目前的磁控溅射PVD中一般都使用射频(RF)来形成基座的负偏压。
PVD在TSV中的应用主要是在硅通孔内部沉积阻挡层和铜籽晶层，阻挡层的作用是防止铜向硅或者二氧化硅中扩散，铜籽晶层的作用是为后续电镀工艺做一层导电层，因此对于PVD的TSV工艺，对TSV内部的薄膜覆盖率有很高的要求，阻挡层的薄膜覆盖率不佳，会影响TSV器件的可靠性，籽晶层的覆盖率不佳，可能会导致电镀无法进行，或者电镀后的TSV有空洞或缝隙，严重影响器件性能。
鉴于上述缺陷，本发明人经过长时间的研究和实践终于获得了本发明创造。
发明内容
基于此，有必要针对硅通孔进行沉积时薄膜覆盖率不佳等问题，提供一种提高硅通孔深孔填充的薄膜覆盖率的硅通孔深孔填充工艺。上述目的通过下述技术方案实现：
一种硅通孔深孔填充工艺，用于提高硅通孔深孔填充的薄膜覆盖率，工作步骤如下：
步骤A1，向磁控溅射设备中通入工艺气体；
步骤A2，用第一射频功率、第一气压对所述硅通孔进行薄膜沉积；
步骤A3，用第二射频功率、第二气压对所述硅通孔进行薄膜沉积；
重复步骤A2和A3，直至所述硅通孔内部薄膜覆盖率均匀，且达到所需的厚度。
上述目的还可以通过下述技术方案进一步实现。
其中，用第一射频功率、第一气压或第二射频功率、第二气压对所述硅通孔进行薄膜沉积之前，施加用于起辉的直流电源。
其中，用第一射频功率、第一气压或第二射频功率、第二气压对所述硅通孔进行薄膜沉积之后，将所述硅通孔进行冷却。
其中，所述用第一射频功率、第一气压对所述硅通孔薄膜沉积时，调节直流电源、射频功率和工艺压力。
其中，所述用第二射频功率、第二气压对所述硅通孔薄膜沉积时，调节直流电源、射频功率和工艺压力。
还涉及一种硅通孔深孔填充工艺，其工作步骤如下：
步骤B1，向磁控溅射设备中通入所述工艺气体；
步骤B2，用第一射频功率、第一气压对所述硅通孔进行薄膜沉积；
步骤B3，用第三射频功率、第三气压对所述硅通孔进行薄膜沉积；
步骤B4，用第二射频功率、第二气压对所述硅通孔进行薄膜沉积；
重复步骤B2、B3和B4，直至所述硅通孔内部薄膜覆盖率均匀，且达到所需的厚度。
其中，所述第一射频功率的功率范围为200W-600W；
所述第二射频功率的功率范围为800W-1500W。
其中，所述第一射频功率时的第一气压的范围为2mT-10mT；
所述第二射频功率时的第二气压的范围小于1mT。
其中，所述第一射频功率时的第一气压为2mT；
所述第二射频功率时的第二气压为0.5mT。
其中，所述第三射频功率的功率范围为所述第一射频功率或所述第二射频功率的功率范围；
所述第三射频功率属于所述第一射频功率的功率范围时，所述第三射频功率的功率值与所述第一射频功率的功率值不等；
所述第三射频功率属于所述第二射频功率的功率范围时，所述第三射频功率的功率值与所述第二射频功率的功率值不等。
其中，所述第三射频功率属于所述第一射频功率的功率范围时，所述第三气压为所述第一气压；
所述第三射频功率属于所述第二射频功率的功率范围时，所述第三气压为所述第二气压。
本发明的有益效果是：
本发明的硅通孔深孔填充工艺，工艺设计简单合理，通过采用第一射频功率与第二射频功率交替进行薄膜沉积，提升了硅通孔深孔填充的薄膜覆盖率。第一射频功率与第二射频功率的交替，使硅通孔内部的薄膜覆盖率非常均匀，获得了良好的覆盖率，使薄膜最薄处的覆盖率大于4％，可以完美的支持后续的电镀工艺。第一射频功率的薄膜沉积速率高，可以弥补第二射频功率沉积速率低，总体的薄膜沉积速率提高，可以提高产能。
附图说明
图1为本发明的硅通孔深孔填充工艺的流程图；
图2为本发明的硅通孔深孔填充工艺所采用的磁控溅射设备一实施例的示意图；
图3为图1所示本发明的硅通孔深孔填充工艺中第一射频功率薄膜沉积工艺的流程图；
图4为图1所示本发明的硅通孔深孔填充工艺中第二射频功率薄膜沉积工艺的流程图；
图5为采用本发明的硅通孔深孔填充工艺得到的硅通孔深孔填充的效果图；
其中；
1-圆环型反应腔体；2-绝缘材料；3-去离子水；4-靶材；5-直流电源；7-侧壁；8-金属卡环；9-卡盘；10-晶片；11-接地；12-负偏压；13-薄膜；14-侧壁上部；15-侧壁下部；16-底部；17-顶部转角；18-底部转角。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下通过实施例，并结合附图，对本发明的硅通孔深孔填充工艺进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
如图1所示，本发明的硅通孔深孔填充工艺用于提高硅通孔深孔填充的薄膜覆盖率，应用于磁控溅射设备，使硅通孔内部的薄膜覆盖率均匀，获得了良好的覆盖率，使薄膜最薄处的覆盖率大于4％，可以完美的支持后续的电镀工艺。
如图2所示，本实施例采用的磁控溅射设备为直流磁控溅射设备，该设备具有圆环型反应腔体1，侧壁为7，9为承载晶片10的卡盘。4为靶材，被密封在真空腔体上。2为一种绝缘材料(例如G10)，绝缘材料2和靶材4中间充满了去离子水3。
溅射时直流电源5会施加偏压至靶材4，使靶材4相对于接地11的腔体成为负偏压12，以致氩气放电而产生等离子体，将带正电的氩离子吸引至负偏压的靶材4。当氩离子的能量足够高时，会使金属原子逸出靶材表面并沉积在晶片10上。使用具有一定重量的金属卡环(Clamp Ring)8将晶片10以机械的方式压在卡盘9上进行溅射工艺。
如图1所示，本发明的硅通孔深孔填充工艺，工作步骤如下：
步骤A1，向磁控溅射设备中通入工艺气体；
步骤A2，用第一射频功率、第一气压对硅通孔进行薄膜沉积；
步骤A3，用第二射频功率、第二气压对硅通孔进行薄膜沉积；
重复步骤A2和步骤A3，直至硅通孔内部薄膜覆盖率均匀，且达到所需的厚度。
作为一种可实施方式，用第一射频功率、第一气压或第二射频功率、第二气压对硅通孔进行薄膜沉积之前，施加用于起辉的直流电源。
用第一射频功率、第一气压或第二射频功率、第二气压对硅通孔进行薄膜沉积之后，将硅通孔进行冷却。
进一步地，如图3所示，用第一射频功率、第一气压对硅通孔薄膜沉积时，步骤A2包括下列步骤：
步骤A21，施加用于起辉的直流电源；
步骤A22，用第一射频功率对硅通孔薄膜沉积时，调节直流电源、射频功率和工艺压力；
步骤A23，将硅通孔进行冷却。
在本实施例中，用于起辉的直流电源为1000W，将直流电源调节至38KW、射频功率调节至300W、工艺压力调节至2mT，对硅通孔进行薄膜沉积，。
进一步地，如图4所示，用第二射频功率、第二气压对硅通孔薄膜沉积时，步骤A30包括下列步骤：
步骤A31，施加用于起辉的直流电源；
步骤A32，用第二射频功率对硅通孔薄膜沉积时，调节直流电源、射频功率和工艺压力；
步骤A33，将硅通孔进行冷却。
在本实施例中，用于起辉的直流电源为1000W，将直流电源调节至38KW、射频功率调节至1000W、工艺压力调节至0.3mT，对硅通孔进行薄膜沉积。
一种硅通孔深孔填充工艺，其工作步骤如下：
步骤B1，向磁控溅射设备中通入工艺气体；
步骤B2，用第一射频功率、第一气压对硅通孔进行薄膜沉积；
步骤B3，用第三射频功率、第三气压对硅通孔进行薄膜沉积；
步骤B4，用第二射频功率、第二气压对硅通孔进行薄膜沉积；
重复上述步骤，直至硅通孔内部薄膜覆盖率均匀，且达到所需的厚度。
本发明的硅通孔深孔填充工艺目的是为了使硅通孔内部的薄膜覆盖率均匀，因此，采用射频功率交替对硅通孔进行薄膜沉积时，不限于两种射频功率交替，也可以采用三种射频功率交替。
作为一种可实施方式，第一射频功率的功率范围为200W-600W，第二射频功率的功率范围为800W-1500W。在本实施例中，射频功率组合不限于300W和1000W，可以有更多组合，同时，也不仅限于两种功率交替，可以有更多功率的组合，如300W，600W和1000W三种功率交替进行工艺等，保证硅通孔的薄膜沉积速率，提高产能。
作为一种可实施方式，第一射频功率时的第一气压的范围为2mT-10mT，优选2mT；第二射频功率时的第二气压的范围小于1mT，优选0.5mT。
作为一种可实施方式，第三射频功率的功率范围为第一射频功率或第二射频功率的功率范围。进一步，第三气压为第一气压或第二气压。
当采用三种功率进行薄膜沉积时，先用第一射频功率、第一气压对硅通孔进行薄膜沉积，再用第三射频功率、第三气压对硅通孔进行薄膜沉积，最后用第二射频功率、第二气压对硅通孔进行薄膜沉积。
第三射频功率可以为第一射频功率或者第二射频功率范围内的任意值，若第三射频功率为第一射频功率范围内的一值时，第三气压为第一气压范围内的任一值，且第三射频功率的值与第一射频功率的值不等；若第三射频功率为第二射频功率范围内的一值时，第三气压为第二气压范围内的任一值，且第三射频功率的值与第二射频功率的值不等。
采用上述工艺流程对硅通孔进行薄膜沉积，射频功率较低时，晶片10上形成的负偏压12较低，等离子体的溅射角度较为分散，较高的工艺气压可以增加气体对等离子体的碰撞，提高硅通孔内的侧壁上部14的薄膜覆盖率。
第二射频功率、第二气压沉积时，射频功率增加，顶部的薄膜13的厚度也相应增加，晶片10上的负偏压12增大，更多的金属正离子受到电场作用被垂直地吸引到硅通孔的底部16，底部16覆盖率增大，并且电场的增大使金属离子的能量增大，一部分高能量的金属离子会轰击已有的薄膜后将金属原子再溅射(Re-sputter)，到硅通孔的侧壁下部15，可以保证硅通孔的侧壁下部15和底部转角18的覆盖率，而且高能量的金属离子轰击可以将顶部转角17处的薄膜轰击成为斜角，扩大硅通孔的开口角度，使下一步第一射频功率溅射时有更多的金属离子可以进入硅通孔。
如图5所示，采用第一射频功率与第二射频功率交替沉积循环后得到的深宽比为10∶1的硅通孔深孔填充的效果图，通过射频功率的交替，使硅通孔内部的薄膜覆盖率非常均匀，获得了良好的底部16覆盖率和侧壁下部15覆盖率，薄膜最薄处的覆盖率大于4％，可以完美地支持后续的电镀工艺。第一射频功率的薄膜沉积速率高，可以弥补第二射频功率沉积速率的降低，总体的薄膜沉积速率提高，可以提高产能。
上述发明的硅通孔深孔填充工艺，工艺设计简单合理，通过采用第一射频功率与第二射频功率交替进行薄膜沉积，提升了硅通孔深孔填充的薄膜覆盖率。第一射频功率与第二射频功率的交替，使硅通孔内部的薄膜覆盖率非常均匀，获得了良好的覆盖率，使薄膜最薄处的覆盖率大于4％，可以完美地支持后续的电镀工艺。第一射频功率的薄膜沉积速率高，可以弥补第二射频功率沉积速率低，总体的薄膜沉积速率提高，可以提高产能。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种硅通孔深孔填充工艺，用于提高硅通孔深孔填充的薄膜覆盖率，其特征在于，工作步骤如下：
步骤A1，向磁控溅射设备中通入工艺气体；
步骤A2，用第一射频功率、第一气压对所述硅通孔进行薄膜沉积，其中，所述第一射频功率的功率范围为200W-600W，所述第一射频功率时的第一气压的范围为2mT-10mT；
步骤A3，用第二射频功率、第二气压对所述硅通孔进行薄膜沉积，其中，所述第二射频功率的功率范围为800W-1500W，所述第二射频功率时的第二气压的范围小于1mT；
重复步骤A2和A3，采用所述第一射频功率与所述第二射频功率交替进行薄膜沉积，直至所述硅通孔内部薄膜覆盖率均匀，且达到所需的厚度。
2.根据权利要求1所述的硅通孔深孔填充工艺，其特征在于：
用第一射频功率、第一气压或第二射频功率、第二气压对所述硅通孔进行薄膜沉积之前，施加用于起辉的直流电源。
3.根据权利要求1所述的硅通孔深孔填充工艺，其特征在于：
用第一射频功率、第一气压或第二射频功率、第二气压对所述硅通孔进行薄膜沉积之后，将所述硅通孔进行冷却。
4.根据权利要求1所述的硅通孔深孔填充工艺，其特征在于：
所述用第一射频功率、第一气压对所述硅通孔薄膜沉积时，调节直流电源、射频功率和工艺压力。
5.根据权利要求1所述的硅通孔深孔填充工艺，其特征在于：
所述用第二射频功率、第二气压对所述硅通孔薄膜沉积时，调节直流电源、射频功率和工艺压力。
6.一种硅通孔深孔填充工艺，用于提高硅通孔深孔填充的薄膜覆盖率，其特征在于，工作步骤如下：
步骤B1，向磁控溅射设备中通入所述工艺气体；
步骤B2，用第一射频功率、第一气压对所述硅通孔进行薄膜沉积，其中，所述第一射频功率的功率范围为200W-600W，所述第一射频功率时的第一气压的范围为2mT-10mT；
步骤B3，用第三射频功率、第三气压对所述硅通孔进行薄膜沉积；
步骤B4，用第二射频功率、第二气压对所述硅通孔进行薄膜沉积，其中，所述第二射频功率的功率范围为800W-1500W，所述第二射频功率时的第二气压的范围小于1mT；
重复步骤B2、B3和B4，采用三种射频功率交替进行薄膜沉积，直至所述硅通孔内部薄膜覆盖率均匀，且达到所需的厚度。
7.根据权利要求6所述的硅通孔深孔填充工艺，其特征在于：
所述第一射频功率时的第一气压为2mT；
所述第二射频功率时的第二气压为0.5mT。
8.根据权利要求7所述的硅通孔深孔填充工艺，其特征在于：
所述第三射频功率的功率范围为所述第一射频功率或所述第二射频功率的功率范围；
所述第三射频功率属于所述第一射频功率的功率范围时，所述第三射频功率的功率值与所述第一射频功率的功率值不等；
所述第三射频功率属于所述第二射频功率的功率范围时，所述第三射频功率的功率值与所述第二射频功率的功率值不等。
9.根据权利要求8所述的硅通孔深孔填充工艺，其特征在于：
所述第三射频功率属于所述第一射频功率的功率范围时，所述第三气压为所述第一气压；
所述第三射频功率属于所述第二射频功率的功率范围时，所述第三气压为所述第二气压。
CN201310750385.9A 2013-12-31 2013-12-31 硅通孔深孔填充工艺 Active CN104752330B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310750385.9A CN104752330B (zh) 2013-12-31 2013-12-31 硅通孔深孔填充工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310750385.9A CN104752330B (zh) 2013-12-31 2013-12-31 硅通孔深孔填充工艺

Publications (2)

Publication Number Publication Date
CN104752330A CN104752330A (zh) 2015-07-01
CN104752330B true CN104752330B (zh) 2020-04-28

Family

ID=53591812

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310750385.9A Active CN104752330B (zh) 2013-12-31 2013-12-31 硅通孔深孔填充工艺

Country Status (1)

Country Link
CN (1) CN104752330B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106882763B (zh) * 2015-12-16 2018-11-16 上海迈铸半导体科技有限公司 一种微孔填充设备
US10438846B2 (en) * 2017-11-28 2019-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Physical vapor deposition process for semiconductor interconnection structures
US10381307B1 (en) * 2018-05-14 2019-08-13 Nanya Technology Corporation Method of forming barrier layer over via, and via structure formed thereof
CN111696913A (zh) * 2019-03-12 2020-09-22 北京北方华创微电子装备有限公司 一种孔填充方法
CN112593193B (zh) * 2020-11-16 2022-12-09 中建材玻璃新材料研究院集团有限公司 一种真空磁控溅射镀膜设备及其镀膜方法
CN115621197B (zh) * 2022-11-22 2023-03-14 湖北三维半导体集成创新中心有限责任公司 一种硅通孔互联的空腔结构及其形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1001449A1 (en) * 1998-10-16 2000-05-17 Canon Kabushiki Kaisha Deposited film forming system and process
US6398929B1 (en) * 1999-10-08 2002-06-04 Applied Materials, Inc. Plasma reactor and shields generating self-ionized plasma for sputtering
US20050151263A1 (en) * 2004-01-08 2005-07-14 Fujitsu Limited Wiring structure forming method and semiconductor device

Also Published As

Publication number Publication date
CN104752330A (zh) 2015-07-01

Similar Documents

Publication Publication Date Title
CN104752330B (zh) 硅通孔深孔填充工艺
US9399812B2 (en) Methods of preventing plasma induced damage during substrate processing
TWI463028B (zh) 使用ｈｉｐｉｍｓ的反應性噴濺
KR20160003299A (ko) 고 종횡비 피처들에서 금속을 증착하는 방법
JP6412498B2 (ja) 堆積プロセスの同期のための方法および装置
JP2001226767A (ja) 銅スパッタリング用自己イオン化プラズマ
CN104878363A (zh) 机械卡盘及等离子体加工设备
CN105506570B (zh) 一种压环组件及物理气相沉积设备
JP2011091242A (ja) 半導体装置の製造方法
JP2011500967A5 (ja) ３次元半導体パッケージングにおけるＳｉ貫通ビアのメタライゼーションへのＨＩＰＩＭＳの適用
TWI801374B (zh) 阻障膜沉積及處理
KR102457643B1 (ko) 니켈 실리사이드 재료들을 형성하는 방법
KR20140001203A (ko) 고 종횡비 피쳐들 내에 금속을 증착하기 위한 방법들
KR102527758B1 (ko) 물리 기상 증착 챔버 내의 입자 감소
TW201347003A (zh) 電子零件之製造方法及電極構造
CN114787413A (zh) 用于由具有受控冷却的物理气相沉积(pvd)来沉积铝的方法和设备
CN109887879B (zh) 一种在孔内覆盖薄膜的方法及半导体加工设备
KR101318240B1 (ko) 피막 표면 처리 방법 및 피막 표면 처리 장치
TWI814015B (zh) 物理氣相沉積方法、懸伸減少的方法及沉積銅襯墊的方法
US11670485B2 (en) Methods and apparatus for depositing aluminum by physical vapor deposition (PVD)
US9543191B2 (en) Wiring structure having interlayer insulating film and wiring line without a barrier layer between
CN116065121A (zh) Pvd方法及设备
CN112635305A (zh) 半导体器件及其制造方法
Yang et al. Off-angular deposition compensation for PVD selective re-sputtering process
KR20150077522A (ko) 스퍼터링 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 100176 Beijing economic and Technological Development Zone, Wenchang Road, No. 8, No.

Applicant after: Beijing North China microelectronics equipment Co Ltd

Address before: 100176 Beijing economic and Technological Development Zone, Beijing, Wenchang Road, No. 8, No.

Applicant before: Beifang Microelectronic Base Equipment Proces Research Center Co., Ltd., Beijing

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant