CN112635305A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN112635305A
CN112635305A CN202011329295.9A CN202011329295A CN112635305A CN 112635305 A CN112635305 A CN 112635305A CN 202011329295 A CN202011329295 A CN 202011329295A CN 112635305 A CN112635305 A CN 112635305A
Authority
CN
China
Prior art keywords
material layer
metal material
semiconductor device
manufacturing
ion bombardment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011329295.9A
Other languages
English (en)
Inventor
熊子遥
王敏
王鹏
李振亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Wuhan Xinxin Semiconductor Manufacturing Corp
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN202011329295.9A priority Critical patent/CN112635305A/zh
Publication of CN112635305A publication Critical patent/CN112635305A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明提供了一种半导体器件及其制造方法，通过在形成金属材料层之后，对金属材料层执行离子轰击工艺，以使至少部分位于金属材料层的顶表面上，且凸起的金属晶粒被轰击掉落后，填充至金属材料层的顶表面的凹陷处。如此以使金属材料层顶表面平坦化，进而降低金属材料层顶表面的粗糙度，以增强后续形成的半导体器件的性能。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体器件及其制造方法。
背景技术
随着科技的进步，半导体器件例如图像传感器等应用越来越广泛，金属层 作为重要膜层结构被广泛的应用在半导体器件中。金属层的顶表面的粗糙度影 响着金属层的性能，进而影响半导体器件的性能。
在现有技术中，形成金属层的方法通常是通过化学气相沉积法(CVD)或 物理气相沉积法(PVD)，在半导体衬底上沉积金属材料以形成金属层。而在沉 积金属层的过程中，若沉积成膜机台出故障或其他因素停机处理时，半导体器 件通常需要在沉积成膜机台放置较长时间，这样就会导致金属层的顶表面粗糙 度增大，形成凹凸不平的顶表面。如此将使金属层的性能变差，进而导致半导 体器件的性能变差。
发明内容
本发明的目的在于提供一种半导体器件及其制造方法，以解决半导体器件 中金属层表面平坦度较差，而导致的半导体性能不佳的问题。
为解决上述技术问题，本发明提供一种半导体器件的制造方法，包括：
提供衬底；
在所述衬底上形成金属材料层，所述金属材料层具有凹凸不平的顶表面；
对所述金属材料层执行离子轰击工艺，以使至少部分位于所述金属材料层 顶表面，且凸起的金属晶粒，填充至所述金属材料层顶表面的凹陷处。
可选的，所述离子轰击工艺中用于轰击所述金属材料层的离子为惰性元素 离子和/或氮离子。
可选的，对所述金属材料层执行离子轰击工艺的方法包括：
将形成有所述金属材料层的衬底置于一工艺腔室中，并向所述工艺腔室内 通入待解离气体，对位于所述工艺腔室内的解离电极通电，以使所述待解离气 体解离以生成用于轰击所述金属材料层的离子；以及，
在使所述待解离气体解离的同时，对所述工艺腔室中的离子加速电极通电， 以使所述离子朝向所述金属材料层加速运动，以轰击所述金属材料层。
可选的，对所述解离电极通电的第一供电器的功率为300W～400W，频率为 1.5MHz～2.5MHz。
可选的，对所述离子加速电极通电的第二供电器的功率为200W～300W，频 率为10MHz～15MHz。
可选的，形成有所述金属材料层的所述衬底与所述离子轰击工艺中的所述 离子轰击方向具有夹角，所述夹角的角度范围为：30°～60°。
可选的，执行所述离子轰击工艺的时间为：15s～25s。
可选的，在执行所述离子轰击工艺的之前，对形成有所述金属材料层的所 述衬底执行第一加热工艺，所述第一加热工艺的加热温度为150℃-200℃，加热 时间为30s～60s。
可选的，在执行所述离子轰击工艺的同时，对形成有所述金属材料层的所 述衬底执行第二加热工艺，以使填充至所述金属材料层的顶表面的凹陷处的所 述金属晶粒重新长晶，以与形成所述凹陷的金属材料融合；其中，所述第二加 热工艺的加热温度为：200℃-400℃，加热时间为15s～25s。
可选的，在所述衬底上形成所述金属材料层，以及对所述金属材料层执行 离子轰击工艺在同一设备中进行。
为解决上述问题，本发明还提供一种半导体器件的制造方法，所述半导体 器件根据如上述任意一项所述的半导体器件的制造方法制备而成。
在本发明提供的半导体器件的制造方法，通过在形成金属材料层之后，对 金属材料层执行离子轰击工艺，以使至少部分位于金属材料层的顶表面上，且 凸起的金属晶粒被轰击掉落后，填充至金属材料层的顶表面的凹陷处。如此以 使金属材料层顶表面平坦化，进而降低金属材料层顶表面的粗糙度，以增强后 续形成的半导体器件的性能。
附图说明
图1是本发明一实施例的半导体器件的制造过程流程示意图；
图2至图3是本发明一实施例的半导体器件的制造过程结构示意图；
图4是本发明一实施例的半导体器件的制造方法中半导体器件位于离子轰 击设备中的示意图；
图5是本发明一实施例的半导体器件的制造方法中半导体器件位于离子轰 击设备中的另一示意图；
图中，
1-衬底；
2-金属材料层；
21-金属晶粒； 22-凹陷；
100-离子轰击设备； 101-本体；
102-解离电极； 103-离子加速电极；
A-顶表面；
B-工艺腔室；
Z-离子轰击方向。
具体实施方式
以下结合附图和具体实施例对本发明提出的半导体器件及其制造方法作进 一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是， 附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助 说明本发明实施例的目的。
图1是本发明一实施例的半导体器件的制造过程流程示意图；图2至图3 是本发明一实施例的半导体器件的制造过程结构示意图；图4是本发明一实施 例的半导体器件的制造方法中半导体器件位于离子轰击设备中的示意图；图5 是本发明一实施例的半导体器件的制造方法中半导体器件位于离子轰击设备中 的另一示意图。下面结合附图1到图5对本实施例提供的半导体器件的制造方 法其各个步骤进行详细说明。
在步骤S10中，如图2所示，提供衬底1。
在本实施例中，所述衬底1可以包括半导体材料、导体材料或者它们的任 意组合，可以为单层结构，也可以包括多层结构。因此，衬底可以是诸如Si、 SiGe、SiGeC、SiC、GaAs、InAs、InP和其它的I II/V或II/VI化合物半导体的 半导体材料。也可以包括诸如，例如Si/SiGe、Si/SiC、绝缘体上硅(SOI)或绝 缘体上硅锗的层状衬底。
在步骤S20中，继续参图2所示，在所述衬底1上形成金属材料层2，所述 金属材料层2具有凹凸不平的顶表面A。在本实施例中，所述金属材料层2的 材料可以包括铝、铜、钛、钨等。所述金属材料层2可以通过化学气相沉积法 (CVD)或物理气相沉积法(PVD)沉积在衬底1上。以及，在所述衬底1上 沉积所述金属材料层2之前还可以所述衬底1上沉积介质层(图未示)。
在步骤S30中，继续参图2并结合图3所示，对所述金属材料层2执行离 子轰击工艺，以使至少部分位于所述金属材料层2的顶表面A上，且凸起的金 属晶粒21，填充至所述金属材料层2的顶表面A的凹陷22处。
在本实施例中，由于在形成所述金属材料层2之后，对所述金属材料层2 执行离子轰击工艺，以使至少部分位于所述金属材料层2的顶表面A上，且凸 起的金属晶粒21被轰击掉落后，填充至所述金属材料层2顶表面A的凹陷22 处。如此以使所述金属材料层2顶表面平坦化，进而降低所述金属材料层2顶 表面的粗糙度，以增强后续形成的所述半导体器件的性能。
在本实施例中，继续参图2和图3并结合图4所示，在本实施例中，对所 述金属材料层2执行离子轰击工艺的包括如下步骤。
首先，重点参图4所示，将形成有所述金属材料层2的衬底1置于一工艺 腔室B中，并向所述工艺腔室B内通入待解离气体。在本实施例中，离子轰击 设备100包括本体101，所述本体101具有一工艺腔室B。在本步骤中，将形成 有金属材料层2的衬底1置于所述工艺腔室B内，并向所述工艺腔室B内通入 待解离气体。所述待解离气体可以包括惰性气体、氮气或者所述惰性气体和所 述氮气的混合气体，其中，所述惰性气体包括：氦气、氖气、氩气、氪气、氙 气或氡气。
之后，对位于所述工艺腔室B内的解离电极102通电，以使所述待解离气 体解离以生成用于轰击所述金属材料层2的离子。
具体的，结合图4所示，对位于所述本体101内壁上的所述解离电极102 通电以使所述待解离气体解离以生成用于轰击所述金属材料层2的离子，其中 所述解离电极102可以为环状金属圈。以及，在本实施例中，生成的所述离子 为惰性元素离子和/或氮离子。具体的，所述离子可以包括：氦离子、氖离子、 氩离子、氪离子、氙离子、氡离子或氮离子，或上述离子形成的混合离子。此 外，在本实施例中，对所述解离电极通电的第一供电器的功率为300W～400W， 频率为1.5MHz～2.5MHz。
此外，在使所述待解离气体解离的同时，对所述工艺腔室B中的离子加速 电极103通电，以使所述离子朝向所述金属材料层2加速运动，以轰击所述金 属材料层2。
在本实施例中，继续参图4所示，所述离子加速电极103设置在所述工艺 腔室B的底部，较佳的所述离子加速电极103固定在所述本体101的底壁上， 形成有所述金属材料层2的所述衬底1位于所述离子加速电极103上方，并使 所述金属材料层2背离所述离子加速电极103设置。在对所述离子加速电极103 通电之后，所述离子加速运动以朝向所述离子加速电极103方向运动，进而使 所述离子轰击所述金属材料层2，如此以使至少部分位于所述金属材料层2顶表 面A，且凸起的金属晶粒21，填充至所述金属材料层2顶表面的凹陷22处。
在本实实施例中，对所述离子加速电极通电的第二供电器的功率为： 200W～300W，频率为10MHz～15MHz。以及，上述执行所述离子轰击工艺的时 间为：15s～25s。
在可选实施例中，在所述衬底1上形成所述金属材料层2，以及对所述金属 材料层2执行离子轰击工艺在同一工艺腔室中进行。具体的，本实施例中形成 所述金属材料层2的方法可以为化学气相沉积法，以及，可选的，可在化学气 相沉积设备中设置所述解离电极102和所述离子加速电极103，如此，以在所述 衬底1上通过化学气相沉积法沉积形成所述金属材料层2之后，向所述化学气 相沉积设备中通入待解离气体，之后对所述解离电极102和所述离子加速电极 103通电以使所述待解离气体解离生成所述离子，并使所述离子轰击所述金属材 料层2以使至少部分位于所述金属材料层2顶表面A，且凸起的金属晶粒21， 填充至所述金属材料层2顶表面A的凹陷22处。
在本实施例中，由于在所述衬底1上形成所述金属材料层2，以及对所述金 属材料层2执行离子轰击工艺在同一设备中进行，则可减少工艺流程，且节省 空间。
进一步，继续参图4所示，本实施例中形成有所述金属材料层2的所述衬 底1与所述离子轰击工艺中的所述离子轰击方向相互垂直。
图5是本发明一实施例的半导体器件的制造方法中半导体器件位于离子轰 击设备中的另一示意图。进一步的，如图5所示，在本实施例中，形成有所述 金属材料层2的所述衬底1与所述离子轰击工艺中的所述离子轰击方向Z具有 夹角a，所述夹角a的角度范围为：30°～60°。具体的，形成有所述金属材料 层2的所述衬底1在所述工艺腔室B内倾斜设置，所述离子轰击方向Z垂直于所 述工艺腔室B的底部。在本实施例中，由于所述半导体器件与所述离子轰击工 艺中所述离子轰击方向Z具有30°～60°的夹角，如此被所述离子轰击而掉落的 所述金属晶粒21，能够更容易掉落并填充至与其相邻的所述凹陷22中，以增加 所述金属晶粒21的填充性。
进一步的，在本实施例中，所述金属材料层2经执行所述离子轰击工艺之 后，平坦度大幅提升。执行所述离子轰击工艺之后的所述金属材料层2表面的 最高点和最低点的高度差小于等于3um。
此外，在本实施例中，在对所述金属材料层2执行离子轰击工艺之前，所 述方法还包括：对所述半导体器件进行第一加热工艺，以增加所述金属材料层2 的活化能。如此，使所述金属材料层2活性更高，后续离子轰击所述金属材料 层2顶表面时，所述金属材料层2顶表面上的所述金属晶粒21更容易被轰击掉 落。其中，在本实施例中，所述加热温度为：150℃-200℃，加热时间为30s～60s。
以及，在执行所述离子轰击工艺的同时，对所述半导体器件执行第二加热 工艺，以使填充至所述金属材料层2的顶表面A的凹陷处的所述金属晶粒21重 新长晶，以与形成所述凹陷22的金属融合，如此使执行所述离子轰击工艺并进 行第二次加热后的所述金属材料层2的顶表面A更平坦。其中，所述第二次加 热的加热温度为：200℃-400℃，加热时间为15s～25s。
进一步的，在本实施例中，在对所述金属材料层2执行离子轰击工艺之后， 所述方法还包括：使用去离子水对执行所述离子轰击工艺后的所述金属材料层2 进行清洗。如此以清洗掉未掉落至所述金属材料层2的顶表面A的凹陷22内所 述金属晶粒21。进而进一步的提升所述金属材料层2的平坦度。
进一步的，本实施例还提供一种半导体器件，所述半导体器件根据如上述 所述的半导体器件的制造方法制备而成。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定， 本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权 利要求书的保护范围。

Claims (11)

1.一种半导体器件的制造方法，其特征在于：包括：
提供衬底；
在所述衬底上形成金属材料层，所述金属材料层具有凹凸不平的顶表面；
对所述金属材料层执行离子轰击工艺，以使至少部分位于所述金属材料层顶表面，且凸起的金属晶粒，填充至所述金属材料层顶表面的凹陷处。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述离子轰击工艺中用于轰击所述金属材料层的离子为惰性元素离子和/或氮离子。
3.如权利要求1所述的半导体器件的制造方法，其特征在于，对所述金属材料层执行离子轰击工艺的方法包括：
将形成有所述金属材料层的衬底置于一工艺腔室中，并向所述工艺腔室内通入待解离气体，对位于所述工艺腔室内的解离电极通电，以使所述待解离气体解离以生成用于轰击所述金属材料层的离子；以及，
在使所述待解离气体解离的同时，对所述工艺腔室中的离子加速电极通电，以使所述离子朝向所述金属材料层加速运动，以轰击所述金属材料层。
4.如权利要求3所述的半导体器件的制造方法，其特征在于，对所述解离电极通电的第一供电器的功率为300W～400W，频率为1.5MHz～2.5MHz。
5.如权利要求3所述的半导体器件的制造方法，其特征在于，对所述离子加速电极通电的第二供电器的功率为200W～300W，频率为10MHz～15MHz。
6.如权利要求1所述的半导体器件的制造方法，其特征在于，形成有所述金属材料层的所述衬底与所述离子轰击工艺中的所述离子轰击方向具有夹角，所述夹角的角度范围为：30°～60°。
7.如权利要求1所述的半导体器件的制造方法，其特征在于，执行所述离子轰击工艺的时间为：15s～25s。
8.如权利要求1所述的半导体器件的制造方法，其特征在于，在执行所述离子轰击工艺之前，对形成有所述金属材料层的所述衬底执行第一加热工艺，所述第一加热工艺的加热温度为150℃-200℃，加热时间为30s～60s。
9.如权利要求1所述的半导体器件的制造方法，其特征在于，在执行所述离子轰击工艺的同时，对形成有所述金属材料层的所述衬底执行第二加热工艺，以使填充至所述金属材料层的顶表面的凹陷处的所述金属晶粒重新长晶，以与形成所述凹陷的金属材料融合，其中，所述第二加热工艺的加热温度为：200℃-400℃，加热时间为15s～25s。
10.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述衬底上形成所述金属材料层，以及对所述金属材料层执行离子轰击工艺在同一设备中进行。
11.一种半导体器件的制造方法，其特征在于，所述半导体器件根据如上述权利要求1～10任意一项所述的半导体器件的制造方法制备而成。
CN202011329295.9A 2020-11-24 2020-11-24 半导体器件及其制造方法 Pending CN112635305A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011329295.9A CN112635305A (zh) 2020-11-24 2020-11-24 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011329295.9A CN112635305A (zh) 2020-11-24 2020-11-24 半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
CN112635305A true CN112635305A (zh) 2021-04-09

Family

ID=75303899

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011329295.9A Pending CN112635305A (zh) 2020-11-24 2020-11-24 半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN112635305A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4756810A (en) * 1986-12-04 1988-07-12 Machine Technology, Inc. Deposition and planarizing methods and apparatus
EP0707339A2 (en) * 1994-10-12 1996-04-17 Applied Materials, Inc. Method and apparatus for planarizing a layer of material on a semiconductor substrate surface
CN1387237A (zh) * 2001-05-22 2002-12-25 华邦电子股份有限公司 薄膜沉积与平坦化工艺
CN110527967A (zh) * 2019-09-23 2019-12-03 上海陛通半导体能源科技股份有限公司 物理气相沉积设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4756810A (en) * 1986-12-04 1988-07-12 Machine Technology, Inc. Deposition and planarizing methods and apparatus
EP0707339A2 (en) * 1994-10-12 1996-04-17 Applied Materials, Inc. Method and apparatus for planarizing a layer of material on a semiconductor substrate surface
CN1387237A (zh) * 2001-05-22 2002-12-25 华邦电子股份有限公司 薄膜沉积与平坦化工艺
CN110527967A (zh) * 2019-09-23 2019-12-03 上海陛通半导体能源科技股份有限公司 物理气相沉积设备

Similar Documents

Publication Publication Date Title
US9399812B2 (en) Methods of preventing plasma induced damage during substrate processing
KR101760846B1 (ko) 고 종횡비 피처들에서 금속을 증착하는 방법
US6949450B2 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
US7214619B2 (en) Method for forming a barrier layer in an integrated circuit in a plasma with source and bias power frequencies applied through the workpiece
US20060191876A1 (en) Method of performing physical vapor deposition with RF plasma source power applied to the target using a magnetron
JPH07101688B2 (ja) 集積回路デバイスの製造方法
JP2002524855A (ja) 基板のシリコン層に至るコンタクトホールを形成する技術
CN104878363A (zh) 机械卡盘及等离子体加工设备
US20060121195A1 (en) Plasma processing apparatus and method for manufacturing electrostatic chuck
JPWO2010004890A1 (ja) 薄膜の成膜方法
US20180315615A1 (en) Method of cyclic plasma etching of organic film using sulfur-based chemistry
TWI690993B (zh) 成膜裝置及成膜方法
JP2001240963A (ja) 重ガススパッタリングによるイオン化金属プラズマ技術
US9773665B1 (en) Particle reduction in a physical vapor deposition chamber
US9406558B2 (en) Cu wiring fabrication method and storage medium
CN112635305A (zh) 半导体器件及其制造方法
WO2002046489A1 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
JPH0610140A (ja) 薄膜堆積装置
CN112349742A (zh) 背照式图像传感器及其制造方法
US20040261714A1 (en) Plasma processing apparatus
US6407454B1 (en) Inter-metal dielectric layer
JP2018026494A (ja) 成膜方法及び成膜装置
US6896774B2 (en) Acoustic streaming of condensate during sputtered metal vapor deposition
JP3208931B2 (ja) プラズマ処理装置とこれを用いたプラズマ処理方法
JPH07326581A (ja) プラズマ装置およびこれを用いたプラズマｃｖｄ方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Country or region after: China

Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Applicant after: Wuhan Xinxin Integrated Circuit Co.,Ltd.

Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Applicant before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd.

Country or region before: China