TWI690993B - 成膜裝置及成膜方法 - Google Patents

成膜裝置及成膜方法 Download PDF

Info

Publication number
TWI690993B
TWI690993B TW106140127A TW106140127A TWI690993B TW I690993 B TWI690993 B TW I690993B TW 106140127 A TW106140127 A TW 106140127A TW 106140127 A TW106140127 A TW 106140127A TW I690993 B TWI690993 B TW I690993B
Authority
TW
Taiwan
Prior art keywords
film
plasma
forming
gas
substrate
Prior art date
Application number
TW106140127A
Other languages
English (en)
Other versions
TW201826388A (zh
Inventor
隣嘉津彦
Original Assignee
日商愛發科股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商愛發科股份有限公司 filed Critical 日商愛發科股份有限公司
Publication of TW201826388A publication Critical patent/TW201826388A/zh
Application granted granted Critical
Publication of TWI690993B publication Critical patent/TWI690993B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一種成膜裝置及成膜方法，能對積層界面抑制膜以外的成分之夾設。
在成膜裝置中，真空槽係具有劃定電漿形成空間且包含石英的隔壁。附著防止板係設置於隔壁的至少一部分與電漿形成空間之間，且包含氧化釔、氮化矽及碳化矽之至少一個。支撐台係可以載置基板，前述基板設置有具有底部和側壁之溝渠或孔。電漿產生源係使已導入於電漿形成空間之包含矽的成膜氣體之第一電漿產生，藉此在底部及側壁形成包含矽的半導體膜。電漿產生源係使已導入於電漿形成空間之包含鹵素的蝕刻氣體之第二電漿產生，藉此選擇性地去除形成於側壁的上述半導體膜。控制部係可以切換第一電漿之產生和第二電漿之產生。

Description

成膜裝置及成膜方法
本發明係關於一種成膜裝置及成膜方法。
伴隨近年的微細化製程之進展，而需求一種將膜埋設於高深寬比(high aspect ratio)之溝渠(trench)或孔(以下，稱為溝渠等)內部的技術。如此的狀況之中，有一種技術係交替地重複進行蝕刻(etching)和成膜以在溝渠等內部積層膜，藉此在溝渠等內部形成膜(積層膜)(例如，參照專利文獻1)。
[先前技術文獻]
[專利文獻]
專利文獻1：日本特開2012-134288號公報。
但是，當交替地重複進行蝕刻和成膜以在溝渠等內部形成膜時，就有可能會在形成於溝渠等內部的膜之積層界 面夾設有膜以外的成分。
有鑑於如以上的情形，本發明之目的係在於提供一種在形成於溝渠等內部的膜中，對積層界面抑制膜以外的成分之夾設的成膜裝置及成膜方法。
為了達成上述目的，本發明之一形態的成膜裝置係具備真空槽、附著防止板、支撐台、電漿(plasma)產生源及控制部。
上述真空槽係具有劃定電漿形成空間且包含石英的隔壁。
上述附著防止板係設置於上述隔壁的至少一部分與上述電漿形成空間之間，且包含氧化釔(yttria)、氮化矽及碳化矽之至少一個。
上述支撐台係可以載置基板，上述基板設置有具有底部和側壁之溝渠或孔。
上述電漿產生源係使已導入於上述電漿形成空間之包含矽的成膜氣體之第一電漿產生，藉此在上述底部及上述側壁形成包含矽的半導體膜。上述電漿產生源係使已導入於上述電漿形成空間之包含鹵素(halogen)的蝕刻氣體(etching gas)之第二電漿產生，藉此能夠選擇性地去除形成於上述側壁的上述半導體膜。
上述控制部係可以切換上述第一電漿之產生和上述第二電漿之產生。
依據如此的成膜裝置，包含氧化釔、氮化矽及碳化矽之至少一個的上述附著防止板能設置於包含石英的上述隔壁與上述電漿形成空間之間。藉此，就不易在形成於溝渠等的半導體膜之積層界面夾設有半導體膜以外的成分。
在上述之成膜裝置中，上述附著防止板，亦可具有：基材，係與上述隔壁相對向且包含石英；以及保護層，係設置於與上述隔壁為相反側的上述基材之表面。在上述保護層，亦可包含有氧化釔、氮化矽及碳化矽之至少一個。
依據如此的成膜裝置，具有與上述隔壁相對向且包含石英的基材、以及設置於上述基材之表面的保護層的附著防止板，能設置於包含石英的上述隔壁與上述電漿形成空間之間。在上述保護層係包含有氧化釔、氮化矽及碳化矽之至少一個。藉此，就不易在形成於氧化釔等的半導體膜之積層界面夾設有半導體膜以外的成分。
又，為了達成上述目的，本發明之一形態的成膜裝置係具備真空槽、支撐台、電漿產生源及控制部。
上述真空槽係具有：隔壁，係劃定電漿形成空間且包含石英；以及保護層，係設置於與上述電漿形成空間相對 向的上述隔壁之表面的至少一部分。上述保護層係包含氧化釔、氮化矽及碳化矽之至少一個。
上述支撐台係可以載置基板，上述基板設置有具有底部和側壁之溝渠或孔。
上述電漿產生源係使已導入於上述電漿形成空間之包含矽的成膜氣體之第一電漿產生，藉此在上述底部及上述側壁形成包含矽的半導體膜，且使已導入於上述電漿形成空間之包含鹵素的蝕刻氣體之第二電漿產生，藉此能夠選擇性地去除形成於上述側壁的上述半導體膜。
上述控制部係可以切換上述第一電漿之產生和上述第二電漿之產生。
依據如此的成膜裝置，上述真空槽係具有：上述隔壁，係包含石英；以及上述保護層，係在上述隔壁與上述電漿形成空間之間包含氧化釔、氮化矽及碳化矽之至少一個。藉此，就不易在形成於溝渠等的半導體膜之積層界面夾設有半導體膜以外的成分。
在上述之成膜裝置中，上述電漿產生源，亦可藉由感應耦合方式之電漿產生源所構成。
依據如此的成膜裝置，在溝渠等之底部及側壁，能分別形成膜質不同的半導體膜。
又，為了達成上述目的，本發明之一形態的成膜方法係包含以下的工序：在劃定電漿形成空間且包含石英的隔壁內，使包含矽的成膜氣體之成膜電漿產生於設置有具有底部和側壁之溝渠或孔的基板之表面，藉此在上述底部及上述側壁形成包含矽的半導體膜。
在上述隔壁之與上述電漿形成空間相對向的表面之至少一部分係設置有包含氧化釔、氮化矽及碳化矽之至少一個的保護層。
在上述隔壁內，使包含鹵素的蝕刻氣體之蝕刻電漿產生於上述基板之上述表面，藉此能選擇性地去除形成於上述側壁的上述半導體膜。
使上述成膜電漿產生於上述基板之上述表面，藉此在上述底部及上述側壁形成有包含矽的上述半導體膜。
依據如此的成膜方法，在上述隔壁與上述電漿形成空間之間設置有包含氧化釔、氮化矽及碳化矽之至少一個的上述保護層。藉此，就不易在形成於溝渠等的半導體膜之積層界面夾設有半導體膜以外的成分。
在上述之成膜方法中，亦可重複進行二次以上的如下工序：選擇性地去除已形成於上述側壁之上述半導體膜的工序；以及在上述底部及上述側壁形成上述半導體膜的工序。
依據如此的成膜方法，能在溝渠等內部確實地埋設半導體膜。
在上述之成膜方法中，上述成膜氣體及上述蝕刻氣體亦可各自包含共通的放電氣體。上述成膜電漿及上述蝕刻電漿，亦可藉由上述放電氣體而持續地產生。
依據如此的成膜方法，上述成膜氣體及上述蝕刻氣體之各自的電漿可以藉由共通的上述放電氣體而持續地產生。藉此，能提高形成半導體膜的生產性。
在上述之成膜方法中，亦可更使已附著於上述保護層的上述半導體膜氮化。
依據如此的成膜方法，由於能使已附著於上述保護層的上述半導體膜氮化，所以能從電漿產生源穩定地供給電力至電漿形成空間。
依據本發明，即便是交替地重複進行蝕刻和成膜以在溝渠等內部形成膜，仍能對形成於溝渠等內部的膜之積層界面抑制膜以外的成分之夾設。
1‧‧‧基板
1a‧‧‧矽基板
1b‧‧‧氧化矽膜
1u‧‧‧上表面
5‧‧‧溝渠
5b‧‧‧底部
5c‧‧‧角部
5w‧‧‧側壁
10A、10B‧‧‧真空槽
10p‧‧‧電漿形成空間
11‧‧‧本體
12A、12B‧‧‧筒狀壁
12c‧‧‧筒狀壁材料
12d、13d‧‧‧保護層
13A、13B‧‧‧頂板
13c‧‧‧頂板材料
14A、14B‧‧‧隔壁
20‧‧‧支撐台
21‧‧‧電容
30‧‧‧電漿產生源
31‧‧‧高頻線圈
32‧‧‧高頻電源
33‧‧‧匹配電路部
40、45‧‧‧氣體供給源
41、46‧‧‧噴嘴
41h、46h‧‧‧供給口
42、47‧‧‧氣體導入管
43、48‧‧‧流量計
50‧‧‧控制部
60、63‧‧‧附著防止板
61‧‧‧基材
61a‧‧‧第一基材
61b‧‧‧第二基材
62‧‧‧保護層
62a‧‧‧第一保護層
62b‧‧‧第二保護層
63a、63b‧‧‧附著防止構件
70‧‧‧半導體膜
70a、70b、71a至71e、72a、72b、73a、73b‧‧‧膜
100、101、102‧‧‧成膜裝置
圖1係可應用於第一實施形態的成膜方法的成膜裝置的概略構成圖。
圖2係本實施形態的成膜方法的概略流程圖。
圖3係顯示本實施形態的成膜方法的概略剖視圖。
圖4係顯示本實施形態的成膜方法的概略剖視圖。
圖5係顯示本實施形態的成膜方法的概略剖視圖。
圖6係可應用於第二實施形態的成膜方法的成膜裝置的概略構成圖。
圖7係可應用於第三實施形態的成膜方法的成膜裝置的概略構成圖。
以下，一邊參照圖式一邊說明本發明之實施形態。在各個圖式中係有導入XYZ軸座標的情況。
〔第一實施形態〕
圖1係可應用於第一實施形態的成膜方法的成膜裝置的概略構成圖。
圖1所示的成膜裝置100係具備真空槽10A、支撐台20、電漿產生源30、氣體供給源40、45、控制部50及附著防止板60。成膜裝置100係具備：成膜手段，係藉由電漿CVD(Chemical Vapor Deposition；化學氣相沉積)法在基板1形成膜(例如，半導體膜)；以及蝕刻手段，係藉由乾式蝕刻(dry etching)來去除已形成於基板1的膜。作為電漿 產生源30係顯示感應耦合方式之電漿源作為一例。但是，本實施形態的電漿源並未限於感應耦合方式之電漿源。
真空槽10A係指能維持減壓狀態的容器。真空槽10A係具有本體(腔室本體)11及隔壁14A。真空槽10A內部的電漿形成空間10p係藉由隔壁14A所劃定。隔壁14A係具有筒狀壁12A及頂板(蓋)13A。在真空槽10A，例如是連接有渦輪分子泵(turbo molecular pump)等的真空泵(未圖示)。藉由該真空泵就能使真空槽10A內部的氛圍維持於預定之壓力。
本體11，例如是包圍支撐台20。隔壁14A中的筒狀壁12A係設置於本體11上，例如包圍噴嘴41、46。隔壁14A中的頂板13A係設置於筒狀壁12A上，且與支撐台20相對向。本體11及頂板13A，例如是具有包含導電體的構成。頂板13A，亦可由石英等的絕緣材料所構成。筒狀壁12A係具有石英等的絕緣材料。在真空槽10A係設置有計測真空槽10A內部之壓力的壓力計(未圖示)。
附著防止板60係設置於隔壁14A的至少一部分、與電漿形成空間10p之間。附著防止板60係沿著隔壁14A之內壁所配置。附著防止板60係具有基材61及保護層62。基材61係與隔壁14A相對向。保護層62係設置於與隔壁14A為相反側的基材61之表面。保護層62係與電漿形成 空間10p相對向。
保護層62之厚度係比基材61之厚度更薄。基材61之厚度，例如是3mm以上5mm以下。保護層62之厚度，例如是0.1mm以上0.5mm以下。基材61，例如是包含石英。保護層62係包含氧化釔(Y2O3)、氮化矽(Si3N4)及碳化矽(SiC)之至少一個。保護層62，例如是藉由熔射、電漿CVD等所形成。
基材61係具有第一基材61a及第二基材61b。第一基材61a係與筒狀壁12A相對向。第一基材61a為筒狀。第二基材61b係與頂板13A相對向。第二基材61b係與第一基材61a連接。第二基材61b為平板狀。
保護層62係具有第一保護層62a及第二保護層62b。第一保護層62a係設置於與筒狀壁12A為相反側的第一基材61a之表面。第二保護層62b係設置於與頂板13A為相反側的第二基材61b之表面。第二保護層62b係與第一保護層62a連接。
在圖1之例中，雖然是顯示附著防止板60與隔壁14A及頂板13A隔開的狀態，但是附著防止板60亦可與隔壁14A及頂板13A接觸。
又，在本實施形態中，由於即便藉由配置於隔壁14A之內側的附著防止板60仍能劃定電漿形成空間10p，所以亦可將隔壁14A稱為外側隔壁，將附著防止板60稱為內側隔壁。又，亦可將隔壁14A和附著防止板60統稱為隔壁。
在真空槽10A之內部係設置有支撐基板1的支撐台20。基板1，例如是半導體基板、絕緣基板、金屬基板等之其中任一個。半導體基板為矽晶圓(silicon wafer)、表面形成有絕緣膜的矽晶圓等。絕緣膜，例如是矽氧化物、矽氮化物、鋁氧化物等。晶圓直徑，例如是150mm以上300mm以下，例如是設為300mm。但是，晶圓直徑並未限於此例。又，絕緣基板為玻璃基板、石英基板等。
支撐台20，例如是具有包含導電體的構成。在支撐台20中，可供基板1載置的表面係可為導電體，又可為絕緣體。例如，在支撐台20中，亦可在可供基板1載置的表面設置有靜電夾盤(chuck)。在支撐台20為絕緣體或包含靜電夾盤的情況下，即便支撐台20已被接地，仍會在基板1與接地之間產生寄生的電容21。又，在支撐台20，亦可連接有直流電源或交流電源(高頻電源)，以便可以對基板1供給偏壓電力。藉此，可以對基板1施加偏壓電壓。更且，在支撐台20，亦可內建有將基板1加熱至預定溫度的加熱源或是用以冷卻的冷媒流路。
電漿產生源30係具有：電漿產生用之高頻線圈(天線(antenna))31；連接於高頻線圈31的高頻電源32；以及匹配電路部(匹配器(matching box))33。匹配電路部33係設置於高頻線圈31與高頻電源32之間。高頻線圈31，例如是迴旋於筒狀壁12A之外周。高頻線圈31迴旋於筒狀壁12A之外周的圈數係不限於圖示的數目。高頻電源32，例如是RF(radio frequency；射頻)電源。高頻電源32，亦可為VHF(very high frequency；超高頻)電源。
電漿產生源30係不限於感應耦合方式之電漿源，亦可為電子迴旋共振電漿(Electron Cyclotron resonance Plasma)源、螺旋波電漿(Helicon Wave Plasma)源等。
例如，當對真空槽10A之電漿形成空間10p導入氣體，且對高頻線圈31投入預定之電力時，就會在真空槽10A內部的電漿形成空間10p產生電漿。該電漿，例如是藉由感應耦合方式所形成。藉此，在電漿形成空間10p，即便在低壓下仍會產生高密度的電漿(以下，稱為低壓高密度電漿)。又，藉由在電漿形成空間10p產生高密度的電漿，就容易對基板1施加自偏壓電位。更且，高頻線圈31係設置於真空槽10A之外側。因此，高頻線圈31係不會直接接觸到已產生於真空槽10A內部的電漿。藉此，高頻線圈31之成分(例如，金屬)能藉由電漿所濺鍍(sputtering)，而不會 朝向基板1飛行游動。
當在真空槽10A之電漿形成空間10p內部導入有成膜氣體，且藉由電漿產生源30在電漿形成空間10p產生成膜電漿時，就能在基板1形成膜。在此情況下，成膜裝置100係具有作為在基板1上形成膜的成膜裝置的功能。又，因成膜電漿為低壓高密度電漿，故而例如在基板1設置有溝渠或孔(溝渠等)的情況下，容易在其底部及側壁之各個部位形成膜質不同的半導體膜。有關此理由將於後述。又，溝渠等的深寬比，例如是4以上。
另一方面，當在真空槽10A之電漿形成空間10p導入有蝕刻氣體，且藉由電漿產生源30在電漿形成空間10p產生蝕刻電漿時，就能去除已形成於基板1的膜。在此情況下，成膜裝置100係具有作為去除已形成於基板1的半導體膜的蝕刻裝置的功能。
氣體供給源40係對真空槽10A內部供給成膜氣體。氣體供給源40係具有環狀之噴嘴41、氣體導入管42及流量計43。噴嘴41係與支撐台20相對向。在噴嘴41係設置有噴出處理氣體(process gas)的供給口41h。供給口41h，例如是與支撐台20相對向。噴嘴41的直徑或供給口41h朝向支撐台20的角度，例如能進行適當調整以便獲得所期望的膜厚分布。氣體導入管42係連接於噴嘴41。氣體導 入管42，例如是設置於頂板13A。在氣體導入管42係設置有調整處理氣體之流量的流量計43。
作為成膜氣體，可使用包含矽的氣體。藉此，在基板1，例如形成有包含矽的半導體膜。例如，作為成膜氣體，可使用SiH4或Si2H6之至少其中任一個。又，在SiH4或Si2H6之至少其中任一個，亦可混合有惰性氣體(Ar(氬)、He(氦)等)。又，在SiH4或Si2H6之至少其中任一個，亦可添加有包含P(磷)或B(硼)的氣體。
氣體供給源45係對真空槽10A內部供給蝕刻氣體。氣體供給源45係具有環狀之噴嘴46、氣體導入管47及流量計48。噴嘴46係與支撐台20相對向。在噴嘴46係設置有噴出處理氣體的供給口46h。供給口46h，例如是與支撐台20相對向。噴嘴46的直徑或供給口46h朝向支撐台20的角度，例如能進行適當調整以便獲得所期望的蝕刻分布。
氣體導入管47係連接於噴嘴46。氣體導入管47，例如是設置於頂板13A。在氣體導入管47係設置有調整處理氣體之流量的流量計48。
在此，噴嘴46之直徑係比噴嘴41之直徑更小。藉此，供給口46h之位置係與供給口41h之位置不同。例如，由 於成膜活性種比蝕刻活性種更容易在保護層62之表面失去活性，所以噴嘴41之直徑，較佳是構成比噴嘴46之直徑還大。藉此，能改善支撐台20上的面內分布。
作為蝕刻氣體，可使用包含鹵素的氣體。例如，作為蝕刻氣體，可使用包含氟的氣體或包含氯的氣體。藉此，例如可以蝕刻已形成於基板1之包含矽的半導體膜。例如，作為蝕刻氣體，可使用NF3、NCl3及Cl2之至少一個。又，NF3、NCl3及Cl2之至少其中任一個，亦可混合有惰性氣體(Ar、He等)。除此以外，作為蝕刻氣體，亦可使用CF4及SF6之至少其中任一個。又，在NF3、NCl3及Cl2之至少其中任一個，亦可添加有CF4及SF6之至少其中任一個。
再者，氣體供給源之個數係不限於二個，亦可設置有三個以上的氣體供給源。又，氣體供給源係不限於環狀之噴嘴，亦可為淋浴板(shower plate)型之氣體供給源(以下，稱為淋浴板)。該淋浴板，例如是具有複數個路徑剖面為競賽圖(tournament)結構的噴出口。藉此，淋浴板係可以對基板1均一地供給氣體。又，淋浴板，亦可與氣體供給源40、45一起設置。例如，淋浴板係以與基板1相對向的方式所配置。例如，在將淋浴板及氣體供給源40、45投影於Z軸向的情況下，淋浴板係以藉由氣體供給源40、45所包圍的方式所配置。
控制部50係可以切換使用成膜氣體的成膜電漿之產生和使用蝕刻氣體的蝕刻電漿之產生。控制部50係藉由CPU(Central Processing Unit；中央處理單元)、RAM(Random Access Memory；隨機存取記憶體)、ROM(Read Only Memory；唯讀記憶體)等之電腦(computer)所用的硬體(hardware)要素以及必要的軟體(software)所實現。亦可取代CPU，或是除此以外使用FPGA(Field Programmable Gate Array；現場可程式化閘陣列)等的PLD(Programmable Logic Device；可程式邏輯元件)、或DSP(Digital Signal Processor；數位信號處理器)等。
例如，控制部50係在產生使用成膜氣體的成膜電漿的情況下，使流量計43呈接通狀態(此時，流量計48呈斷開狀態)。藉此，成膜氣體從噴嘴41導入於真空槽10A之電漿形成空間10p。然後，控制部50係使高頻電源32驅動，以在真空槽10A內部產生使用成膜氣體的成膜電漿(第一電漿)。控制部50係控制匹配電路部33，且使電漿呈穩定。又，控制部50係在產生使用蝕刻氣體的蝕刻電漿的情況下，使流量計48呈接通狀態(此時，流量計43呈斷開狀態)。藉此，蝕刻氣體從噴嘴46導入於真空槽10A之電漿形成空間10p。然後，控制部50係驅動高頻電源32，以在真空槽10A內部產生使用蝕刻氣體的蝕刻電漿(第二電漿)。
根據近年之微影(lithography)技術中的微細化製程之 困難性、或因微細化而發生洩漏電流之增大的半導體裝置之構造上的問題，正嘗試著如FinFET(Fin Field Effect Transistor；鰭式場效電晶體)般的半導體裝置之構造的重製。如此的狀況之中，在半導體裝置之三次元加工中，已被要求將膜埋設於已微細化後的溝渠等的技術。但是，有關被埋設於已微細化後的溝渠等的膜，根據升溫時之迴焊(reflow)特性、蝕刻特性等的差異，目前的狀況很難與絕緣膜同樣不產生空隙(void)地形成。
相對於此，在成膜裝置100中係對基板1交替地重複進行成膜工序、和蝕刻工序，藉此能不在已形成於基板1的高深寬比之溝渠等內部形成空隙地形成半導體膜。
更且，依據成膜裝置100，包含氧化釔、氮化矽及碳化矽之至少一個的附著防止板60能設置於包含石英的隔壁14A與電漿形成空間10p之間。藉此，蝕刻電漿能藉由附著防止板60所遮蔽，而不易暴露於隔壁14A。藉此，活性氧(例如，氧自由基、氧離子)不易從石英分離，且不易在形成於溝渠等的半導體膜之積層界面夾設有半導體膜以外的成分(例如，矽氧化物(SiO2))。
在此，在暴露於蝕刻電漿的附著防止板60係設置有保護層62。保護層62係包含蝕刻耐受性比石英更強的氧化釔(Y2O3)、氮化矽(Si3N4)及碳化矽(SiC)之至少一個。藉此， 即便蝕刻電漿已暴露於附著防止板60，活性氧仍不易從附著防止板60分離。結果，在形成於溝渠等的半導體膜之積層界面係不易夾設有半導體膜以外的成分。
又，在附著防止板60中，基材61係包含介電損失正切(dielectric loss tangent)比氧化釔(Y2O3)、氮化矽(Si3N4)及碳化矽(SiC)還小的石英。又，保護層62之厚度係比基材61之厚度更薄。藉此，從高頻線圈31供給至電漿形成空間10p的電力就不易藉由附著防止板60所吸收，而能效率佳地傳導至電漿形成空間10p為止。
以下說明使用如此之成膜裝置100的成膜方法。
[成膜方法]
圖2係本實施形態的成膜方法的概略流程圖。
例如，在隔壁14A內部配置設置有高深寬比之溝渠或孔(溝渠等)的基板1，且使包含矽的成膜氣體之高密度電漿產生於基板1之表面，藉此在溝渠等之底部及側壁形成有包含矽的半導體膜(步驟S10)。
其次，使包含鹵素的蝕刻氣體之蝕刻電漿產生於隔壁14A內部的基板1之表面，藉此能選擇性地去除形成於側壁的半導體膜(步驟S20)。
其次，再度使成膜電漿產生於基板1之表面，藉此在底部及側壁形成有包含矽的半導體膜(步驟S30)。
更且，在本實施形態中係交替地重複進行步驟S20和步驟S30(步驟S40)。例如，在基板1中，重複二次以上的如下工序：選擇性地去除已形成於溝渠等之側壁的半導體膜的工序；以及在溝渠等之底部及側壁形成有半導體膜的工序。
依據如此的成膜方法，能不形成空隙地在溝渠等內部形成半導體膜。更且，依據如此的成膜方法，在包含石英的隔壁14A與電漿形成空間10p之間設置有包含氧化釔、氮化矽及碳化矽之至少一個的保護層62。藉此，不易在形成於溝渠等的半導體膜之積層界面夾設有半導體膜以外的成分(例如，矽氧化物)。以下，更具體地說明圖2之流程。
圖3A至圖5B係顯示本實施形態的成膜方法的概略剖視圖。
例如，以在已設置於基板1的溝渠形成有半導體膜的成膜處理為例來說明本實施形態的成膜方法。
如圖3A所示，在基板1係設置有高深寬比之溝渠5。在此，「β」之長度(溝渠5之深度)係設為「α」之長度(溝渠5的底部5b之寬度)的四倍以上。又，「α」之長度係設為數nm至數10nm。又，基板1，作為一例係指在矽基板1a上形成有氧化矽膜(SiO2)1b的基板。
其次，如圖3B所示，藉由電漿CVD在溝渠5內部及基板1之上表面1u形成有包含矽的半導體膜70a。例如，從噴嘴41導入已由Ar所稀釋後的氣體。作為成膜氣體，亦可使用Si2H6已由Ar所稀釋後的氣體。接著，藉由高頻電源32來對高頻線圈31投入電力。在真空槽10A內部，在基板1之上表面1u產生藉由SiH4/Ar氣體所致的高密度電漿(成膜電漿)。藉此，能在溝渠5之底部5b、溝渠5之側壁5w及基板1之上表面1u形成半導體膜70a(步驟S10)。
成膜條件之一例係如同以下所述。
基板直徑：300mm
成膜氣體：SiH4/Ar
成膜時間：5分鐘以內
放電功率：300W以上600W以下(13.56MHz)
壓力：0.05Pa以上1.0Pa以下
偏壓功率：0W以上100W以下(400kHz)
基板溫度：室溫
半導體膜70a，例如是具有：形成於溝渠5之底部5b上的膜71a；形成於溝渠5之側壁5w的膜72a；以及形成於基板1之上表面1u上的膜73a。膜72a亦形成於溝渠5之角部5c附近。亦即，膜72a係包含：與側壁5w相接觸 的部分；以及形成於與側壁5W相接觸之部分上的部分且與膜73a相接觸的部分。又，雖然圖3B係例示膜72a在溝渠5內部並未與膜71a相接觸的構成，但是膜72a亦可在溝渠5內部與膜71a相接觸。
在成膜工序中係調整成膜條件以免溝渠5之上部藉由半導體膜70a所閉塞。例如，當成膜時間成為比5分鐘還長時，就有從兩側壁5w之角部5c沉積的膜72a彼此接觸，且溝渠5之上部藉由膜72a所閉塞的情況。藉此，成膜時間係調整在5分鐘以內，較佳是設為2分鐘。
當藉由低壓高密度電漿在溝渠5內部及基板1上形成半導體膜70a時，半導體膜70a就會一邊接受成膜電漿中之離子照射一邊沉積。該離子係藉由電漿電位(plasma potential)和基板1的自偏壓電位之電位差，例如垂直地入射於基板1。此時，成為膜71a之基底的底部5b以及成為膜73a之基底的上表面1u係正交於離子之入射方向。藉此，膜71a及膜73a係在底部5b上及上表面1u上一邊接受離子之運動能量一邊沉積。結果，膜71a及膜73a係成為結晶性較佳的膜。例如，膜71a及膜73a係成為密度比膜72a還高之細緻緊密的膜。
在此，照射膜71a及膜73a的離子之能量係上述之電位差越高就越增加。例如，當放電功率成為比300W還小 時，就有離子之照射能量減少，且膜71a及膜73a之結晶性降低的情況。又，當放電功率成為比600W還大時，該能量就會變得過大，且膜71a及膜73a容易被物理性蝕刻。藉此，放電功率，較佳是300W以上600W以下，更佳為500W。
又，當成膜中之壓力成為比0.05Pa更小時，就有成膜氣體之量減少並使放電成為不穩定的可能性。又，當成膜中之壓力成為比1.0Pa更大時，膜71a及膜73a之段差被覆性就會變差。藉此，壓力較佳是0.05Pa以上1.0Pa以下，更佳為0.1Pa。
另一方面，形成於溝渠5之側壁5w的膜72a係在成膜中不具有基底。藉此，由於膜72a係比膜71a及膜73a還不易接受離子之運動能量，或是，膜72a之一部分係藉由膜71a等依入射來的離子而被濺鍍所形成，所以膜72a之結晶性無法成為比膜71a、膜73a還良好。藉此，例如，膜72a係成為密度比膜71a及膜73a還低之粗糙緊密的膜。例如，膜72a係成為相對於氟之蝕刻耐受性比膜71a及膜73a還弱的膜。例如，在使用包含氟的蝕刻氣體的情況下，膜72a之蝕刻速度係成為比膜71a及膜73a之蝕刻速度還快。
如此，在成膜工序中係形成有膜71a及膜73a、和膜質與膜71a及膜73a不同的膜72a。
其次，如圖4A所示，藉由反應性之乾式蝕刻(化學蝕刻)來選擇性地去除已形成於溝渠5之側壁5w的膜72a(步驟S20)。例如，NF3氣體從噴嘴46導入。有關蝕刻氣體，亦可使用包含NF3、NCl3及Cl2之至少一個。接著，藉由高頻電源32對高頻線圈31投入電力。在真空槽10A內部係在基板1之上表面1u產生藉由NF3氣體所致的高密度電漿(蝕刻電漿)。藉此，選擇性地去除蝕刻耐受性相對於蝕刻電漿較弱的膜72a。例如，當膜72a中的矽與蝕刻電漿中的氟起反應時，就會生成SiFx等，且藉由真空泵從真空槽10A排出SiFx等。
蝕刻條件之一例係如同以下所述。
基板直徑：300mm
蝕刻氣體：NF3
蝕刻時間：5分鐘以內
放電功率：500W(13.56MHz)
壓力：0.1Pa以上1Pa以下
偏壓功率：0W以上100W以下(400kHz)
基板溫度：室溫
在蝕刻步驟中係為了選擇性地去除膜72a而調整蝕刻條件。例如，當蝕刻時間成為比5分鐘還長時，就有膜71a及膜73a與氟之反應因進行而連膜71a及膜73a亦被去除 的情況。藉此，蝕刻時間係調整在5分鐘以內，較佳是設為20秒。
又，在蝕刻工序中，蝕刻電漿藉由附著防止板60所遮蔽，而隔壁14A不暴露於藉由NF3氣體所致的蝕刻電漿中。藉此，活性氧不易從石英分離。又，附著防止板60係具有保護層62。保護層62係包含蝕刻耐受性比石英更強的氧化釔(Y2O3)、氮化矽(Si3N4)及碳化矽(SiC)之至少一個。藉此，即便藉由NF3氣體所致的蝕刻電漿暴露於附著防止板60，活性氧仍不易從附著防止板60分離。
假設當活性氧從隔壁14A飛行游動至電漿形成空間10p，且活性氧入射於溝渠5內部時，膜71a之表面就會藉由活性氧所氧化。在該狀態下，當在膜71a上積層膜時，就會在積層界面殘留氧化矽膜，且使元件特性惡化。在本實施形態中係在隔壁14A與電漿形成空間10p之間設置具有保護層62的附著防止板60，藉此來防止活性氧入射於溝渠5內部，且確實地防止膜71a之表面氧化。
再者，在蝕刻工序中，例如當使用藉由Ar電漿所為的物理蝕刻時，就有膜71a亦與膜72a同時被蝕刻的可能性而不佳。
其次，如圖4B所示，藉由在電漿CVD在溝渠5內部 及膜73a上形成有包含矽的半導體膜70b。例如，以與半導體膜70a相同的條件，在溝渠5內部及膜73a上形成有半導體膜70b。
半導體膜70b，例如是包含：形成於溝渠5內部之膜71上的膜71b；形成於溝渠5之側壁5w的膜72b；以及形成於基板1之上表面1u上的膜73b。膜72b係包含：與側壁5w相接觸的部分；以及形成於與側壁5W相接觸之部分上的部分且與膜73b相接觸的部分。又，在溝渠5內部，膜72b亦可與膜71b相接觸。又，因在膜71a係已完成蝕刻處理，故而有的情況會在膜71a與膜71b之界面殘留微量的氟。
即便是在半導體膜70b，膜72b仍是成為密度比膜71b及膜73b還低之粗糙緊密的膜。例如，膜72b係成為相對於氟之蝕刻耐受性比膜71b及膜73b還弱的膜。
其次，如圖5A所示，藉由反應性之乾式蝕刻來選擇性地去除已形成於溝渠5之側壁5w的膜72b。例如，以與去除膜72a之條件相同的條件來選擇性地去除膜72b。
其次，如圖5B所示，重複進行成膜工序(步驟S10)和蝕刻工序(步驟S20)(步驟S30)。重複進行的次數(在本實施形態中係設為五次作為一例)，例如是設為二次以上。藉此， 在溝渠5內部係形成有：膜71a；形成於膜71a上的膜71b；形成於膜71b上的膜71c；形成於膜71c上的膜71d；以及形成於膜71d上的膜71e。已形成於基板1之上表面1u上的膜，例如是藉由CMP(Chemical Mechanical Polishing；化學機械研磨)所去除。又，有的情況會在膜71a、膜71b、膜71c、膜71d及膜71e之各自的界面殘留微量的氟。
如此，重複進行在溝渠5之底部5b及側壁5w形成有包含矽的半導體膜的工序、以及選擇性地去除已形成於側壁5w的半導體膜的工序，藉此在溝渠5內部形成有包含矽的半導體膜(膜71a至膜71d)。依據如此的成膜方法，能不形成空隙地在溝渠5內部形成半導體膜70。又，不限於溝渠5，即便是在具有與溝渠5相同之深寬比的孔中，仍能不在孔內形成空隙地形成半導體膜70。
又，依據本實施形態，由於活性氧不易入射於溝渠5內部，所以不易在半導體膜70之積層界面(膜71a與膜71b之界面、膜71b與膜71c之界面、膜71c與膜71d之界面、以及膜71d與膜71e之界面)夾設有半導體膜以外的成分(例如，矽氧化物)。
又，在成膜氣體中，亦可添加有磷(P)、硼(B)、鍺(Ge)等的氣體，以形成半導體膜70。例如，形成於溝渠5內部的半導體膜70中之矽的組成比為50atom%以上，較佳為 90atom%以上，更佳為99atom%以上。換句話說，形成有包含不可避雜質的矽膜(由矽所構成的膜)、及包含磷(P)、砷(As)、銻(Sb)、硼(B)、鋁(Al)、鎵(Ga)、銦(In)、鍺(Ge)之至少一個作為摻質(dopant)的矽膜之至少其中任一個膜，作為半導體膜70。在此，所謂「不可避雜質」係指在原料氣體或製造過程中必然會被導入的雜質，而非指意圖性被導入的雜質。
又，在本實施形態中，在從成膜工序切換至蝕刻工序的情況下，或從蝕刻工序切換至成膜工序的情況下，亦可使成膜氣體及蝕刻氣體各自含有共通的放電氣體，並藉由該共通放電氣體持續地形成成膜電漿及蝕刻電漿。作為共通的放電氣體，例如可列舉Ar、He、Ne(氖)等的惰性氣體。
更且，在重複進行二次以上的成膜工序和蝕刻工序的情況下，亦可使成膜氣體及蝕刻氣體各自含有共通放電氣體，並藉由該共通放電氣體持續地形成成膜電漿及蝕刻電漿。
例如，成膜條件之一例係如同以下所述。
基板直徑：300mm
成膜氣體：SiH4/Ar
成膜時間：5分鐘以內
放電功率：300W以上600W以下(13.56MHz)
壓力：0.05Pa以上1.0Pa以下
偏壓功率：0W以上100W以下(400kHz)
基板溫度：室溫
又，蝕刻條件之一例係如同以下所述。
基板直徑：300mm
蝕刻氣體：NF3/Ar
蝕刻時間：5分鐘以內
放電功率：500W(13.56MHz)
壓力：0.1Pa以上2Pa以下
偏壓功率：0W以上100W以下(400kHz)
基板溫度：室溫
依據如此的條件，因在成膜氣體及蝕刻氣體中包含有共通放電氣體(Ar)，故而在從成膜工序切換至蝕刻工序的情況下，或是從蝕刻工序切換至成膜工序的情況下，能藉由共通放電氣體來持續形成成膜電漿及蝕刻電漿。例如，控制部50係在進行上述之切換時，為了不使成膜電漿及蝕刻電漿之各個停止而對電漿形成空間10p供給共通放電氣體，且控制高頻電源32、匹配電路部33及流量計43、48，藉此切換成膜電漿和蝕刻電漿。
在此，列舉成膜工序中的壓力為0.1Pa，蝕刻工序中的壓力為2Pa的情況為例。在此情況下，控制部50係在從成 膜工序切換至蝕刻工序時，使壓力從0.1Pa瞬間地上升至2Pa，且不使成膜電漿停止地將成膜電漿切換至蝕刻電漿。又，控制部50係在從蝕刻工序切換至成膜工序時，使壓力從2Pa瞬間地下降至0.1Pa，且不使蝕刻電漿停止地將蝕刻電漿切換至成膜電漿。
例如，在重複進行成膜工序和蝕刻工序的處理中，例如當暫時使蝕刻電漿停止時，在成膜工序中就需要將成膜氣體重新放電的處理。為了使成膜氣體重新放電，需要事先將放電開始壓力設定得比成膜時壓力更高，在放電開始後，將放電開始壓力下降至成膜時壓力的處理。藉此，當重複進行成膜工序和蝕刻工序時，就需要每次使成膜工序開始時從放電開始壓力成為成膜時壓力為止的排氣處理。
相對於此，在本實施形態的成膜方法中係在從成膜工序切換至蝕刻工序的情況下，或從蝕刻工序切換至成膜工序的情況下，不使成膜電漿及蝕刻電漿之各個停止，而是持續地形成成膜電漿及蝕刻電漿以進行處理。依據如此之成膜方法，就沒有上述之排氣處理，且能縮短形成半導體膜70的產距時間(tact time)。藉此，能提高形成半導體膜70的生產性。
又，在本實施形態中，在成膜工序中，亦有在與電漿形成空間10p相對向的保護層62附著半導體膜的可能性。 保護層62上的半導體膜之厚度係隨著成膜工序和蝕刻工序重複進行且次數增加而變厚。當半導體膜附著於保護層62時，從高頻線圈31供給至電漿形成空間10p的電力能藉由半導體膜所遮蔽，而不易傳導至電漿形成空間10p為止。
為了應付此，在本實施形態的成膜方法中，亦可使已附著於保護層62的半導體膜氮化。藉由半導體膜被氮化，半導體膜就會變化成氮化物等的介電質膜。結果，從高頻線圈31供給至電漿形成空間10p的電力不會藉由保護層62上的被覆膜(氮化膜)所遮蔽，而能效率佳地傳導至電漿形成空間10p。
如此的氮化工序係可以不改變成膜裝置100之構成地執行。例如，能從噴嘴41、46之至少一個，使包含氮的氣體(N2、NH3等)導入於電漿形成空間10p，且使包含氮的電漿氣體藉由電漿產生源30而形成於電漿形成空間10p。當包含氮的電漿氣體中之活性氮暴露於已附著於保護層62的半導體膜時，半導體膜就能藉由活性氮所氮化。
又，氮化工序，亦可在成膜工序剛結束之後執行，在重複進行成膜工序和蝕刻工序的情況下，亦可依每一預定之次數來執行。更且，在氮化工序中，為了避開已形成於溝渠5內部的膜71a至膜71d之氮化，亦可在支撐台20上 載置有與基板1不同的虛設(dummy)基板。
又，本實施形態的成膜方法，亦可去除已附著於保護層62的半導體膜。如此的去除工序係可以不改變成膜裝置100之構成地執行。例如，能從噴嘴41、46之至少一個，使NF3導入於電漿形成空間10p，且使NF3電漿氣體藉由電漿產生源30而形成於電漿形成空間10p。當NF3電漿氣體中之活性氟暴露於已附著於保護層62的半導體膜時，半導體膜就能藉由活性氟所去除。
去除工序，亦可在成膜工序剛結束之後執行，在重複進行成膜工序和蝕刻工序的情況下，亦可依每一預定之次數來執行。更且，在去除工序中，為了避開已形成於溝渠5內部的膜71a至膜71d之蝕刻，亦可在支撐台20上載置有與基板1不同的虛設基板。
〔第二實施形態〕
圖6係可應用於第二實施形態的成膜方法的成膜裝置的概略構成圖。
圖6所示的成膜裝置101係具備真空槽10A、支撐台20、電漿產生源30、氣體供給源40、45、控制部50及附著防止板63。
附著防止板63係設置於隔壁14A的至少一部分與電漿形成空間10p之間。附著防止板63係沿著隔壁14A之內壁所配置。附著防止板63係具有附著防止構件63a及附著防止構件63b。
附著防止板63之厚度，例如是3mm以上5mm以下。附著防止板63，例如是包含氧化釔(Y2O3)、氮化矽(Si3N4)及碳化矽(SiC)之至少一個。
附著防止構件63a係與筒狀壁12A相對向。附著防止構件63a為筒狀。附著防止構件63b係與頂板13A相對向。附著防止構件63b係與附著防止構件63a連接。附著防止構件63b為平板狀。
在圖6之例中，雖然是顯示附著防止板63與隔壁14A及頂板13A隔開的狀態，但是附著防止板63亦可與隔壁14A及頂板13A接觸。又，在頂板13A並非由石英而是由導電體所構成的情況下，附著防止構件63b亦可從附著防止板63除去。
又，在本實施形態中，由於藉由已配置於隔壁14A之內側的附著防止板63亦能劃定電漿形成空間10p所以亦可將隔壁14A稱為外側隔壁，將附著防止板63稱為內側隔 壁。又，亦可將隔壁14A和附著防止板63統稱為隔壁。
在成膜裝置101中，包含氧化釔、氮化矽及碳化矽之至少一個的附著防止板63被設置於包含石英的隔壁14A與電漿形成空間10p之間。藉此，蝕刻電漿能藉由附著防止板63所遮蔽，而不易暴露於隔壁14A。藉此，活性氧(例如，氧自由基、氧離子)不易從石英分離，且不易在形成於溝渠等的半導體膜之積層界面夾設有半導體膜以外的成分(例如，矽氧化物(SiO2))。
又，暴露於蝕刻電漿中的附著防止板63係包含蝕刻耐受性比石英更強的氧化釔(Y2O3)、氮化矽(Si3N4)及碳化矽(SiC)之至少一個。藉此，即便蝕刻電漿已暴露於附著防止板63，活性氧仍不易從附著防止板63分離。結果，在形成於溝渠等的半導體膜之積層界面係不易夾設有半導體膜以外的成分。
〔第三實施形態〕
圖7係可應用於第三實施形態的成膜方法的成膜裝置的概略構成圖。
圖7所示的成膜裝置102係具備真空槽10B、支撐台20、電漿產生源30、氣體供給源40、45及控制部50。
真空槽10B係指能維持減壓狀態的容器。真空槽10B係具有本體11及隔壁14B。電漿形成空間10p係藉由隔壁14B所劃定。隔壁14B係具有筒狀壁12B及頂板13B。在真空槽10B，例如是連接有渦輪分子泵等的真空泵(未圖示)。
筒狀壁12B係具有筒狀壁材料12c及保護層12d。保護層12d係設置於與高頻線圈31為相反側的筒狀壁材料12c之表面。保護層12d係設置於筒狀壁材料12c與電漿形成空間10p之間。筒狀壁材料12c之厚度，例如是5mm以上15mm以下。筒狀壁材料12c，例如是包含石英。保護層12d之厚度，例如是0.1mm以上0.5mm以下。保護層12d，例如是包含氧化釔、氮化矽及碳化矽之至少一個。
頂板13B係具有頂板材料13c及保護層13d。保護層13d係設置於頂板材料13c與電漿形成空間10p之間。頂板材料13c之厚度，例如是5mm以上15mm以下。頂板材料13c，例如是包含石英。保護層13d之厚度，例如是0.1mm以上0.5mm以下。保護層13d，例如是包含氧化釔、氮化矽及碳化矽之至少一個。
在成膜裝置102中係在頂板材料13c由導電材料所構成的情況下，可以從頂板13B除去保護層13d。亦即，包 含氧化釔、氮化矽及碳化矽之至少一個的保護層係設置於與電漿形成空間10p相對向的隔壁14B之表面的至少一部分。
在成膜裝置102中，包含氧化釔、氮化矽及碳化矽之至少一個的保護層12d、13d被設置於包含石英的隔壁14B與電漿形成空間10p之間。藉此，即便蝕刻電漿已暴露於隔壁14B，活性氧仍不易從保護層12d、13d分離。結果，在形成於溝渠等的半導體膜之積層界面係不易夾設有半導體膜以外的成分。
以上，雖然已針對本發明之實施形態加以說明，但是本發明並非僅限定於上述之實施形態而當然得施加各種變更。
1‧‧‧基板
10A‧‧‧真空槽
10p‧‧‧電漿形成空間
11‧‧‧本體
12A‧‧‧筒狀壁
13A‧‧‧頂板
14A‧‧‧隔壁
20‧‧‧支撐台
21‧‧‧電容
30‧‧‧電漿產生源
31‧‧‧高頻線圈
32‧‧‧高頻電源
33‧‧‧匹配電路部
40、45‧‧‧氣體供給源
41、46‧‧‧噴嘴
41h、46h‧‧‧供給口
42、47‧‧‧氣體導入管
43、48‧‧‧流量計
50‧‧‧控制部
60‧‧‧附著防止板
61‧‧‧基材
61a‧‧‧第一基材
61b‧‧‧第二基材
62‧‧‧保護層
62a‧‧‧第一保護層
62b‧‧‧第二保護層
100‧‧‧成膜裝置

Claims (6)

  1. 一種成膜裝置，係具備：真空槽，係具有劃定電漿形成空間且包含石英的隔壁；附著防止板，係設置於前述隔壁的至少一部分與前述電漿形成空間之間，且包含氧化釔、氮化矽及碳化矽之至少一個；支撐台，係能夠載置基板，前述基板設置有具有底部和側壁之溝渠或孔；電漿產生源，係使已導入於前述電漿形成空間之包含矽的成膜氣體之第一電漿產生，藉此在前述底部及前述側壁形成包含矽的半導體膜，且使已導入於前述電漿形成空間之包含鹵素的蝕刻氣體之第二電漿產生，藉此能夠選擇性地去除形成於前述側壁的前述半導體膜；以及控制部，係能夠切換前述第一電漿之產生和前述第二電漿之產生；前述附著防止板係包含有：基材，係與前述隔壁相對向且包含石英；以及保護層，係設置於與前述隔壁為相反側的前述基材之表面；在前述保護層係包含有氧化釔、氮化矽及碳化矽之至少一個。
  2. 一種成膜裝置，係具備： 真空槽，係具有隔壁及保護層，前述隔壁係劃定電漿形成空間且包含石英，前述保護層係設置於與前述電漿形成空間相對向的前述隔壁之表面的至少一部分，前述保護層係包含氧化釔、氮化矽及碳化矽之至少一個；支撐台，係能夠載置基板，前述基板設置有具有底部和側壁之溝渠或孔；電漿產生源，係使已導入於前述電漿形成空間之包含矽的成膜氣體之第一電漿產生，藉此在前述底部及前述側壁形成包含矽的半導體膜，且使已導入於前述電漿形成空間之包含鹵素的蝕刻氣體之第二電漿產生，藉此能夠選擇性地去除形成於前述側壁的前述半導體膜；以及控制部，係能夠切換前述第一電漿之產生和前述第二電漿之產生；前述成膜氣體及前述蝕刻氣體各自係包含共通的放電氣體；前述第一電漿及前述第二電漿係藉由前述放電氣體而持續地產生。
  3. 如請求項1或2所記載之成膜裝置，其中前述電漿產生源係藉由感應耦合方式之電漿產生源所構成。
  4. 一種成膜方法，係在隔壁內，使包含矽的成膜氣體之成膜電漿產生於設置有具有底部和側壁之溝渠或孔的基板之表面，藉此在前述底部及前述側壁形成包含矽 的半導體膜，前述隔壁係劃定電漿形成空間且包含石英，且在與前述電漿形成空間相對向的前述隔壁之表面的至少一部分設置有包含氧化釔、氮化矽及碳化矽之至少一個的保護層；在前述隔壁內，使包含鹵素的蝕刻氣體之蝕刻電漿產生於前述基板之前述表面，藉此選擇性地去除形成於前述側壁的前述半導體膜；使前述成膜電漿產生於前述基板之前述表面，藉此在前述底部及前述側壁形成包含矽的前述半導體膜；前述成膜氣體及前述蝕刻氣體各自係包含共通的放電氣體；前述成膜電漿及前述蝕刻電漿係藉由前述放電氣體而持續地產生。
  5. 如請求項4所記載之成膜方法，其中重複進行二次以上的如下工序：選擇性地去除已形成於前述側壁之前述半導體膜的工序；以及在前述底部及前述側壁形成前述半導體膜的工序。
  6. 如請求項4或5所記載之成膜方法，其中更包含：將已附著於前述保護層的前述半導體膜氮化的工序。
TW106140127A 2016-12-14 2017-11-20 成膜裝置及成膜方法 TWI690993B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-242086 2016-12-14
JP2016242086 2016-12-14

Publications (2)

Publication Number Publication Date
TW201826388A TW201826388A (zh) 2018-07-16
TWI690993B true TWI690993B (zh) 2020-04-11

Family

ID=62559459

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106140127A TWI690993B (zh) 2016-12-14 2017-11-20 成膜裝置及成膜方法

Country Status (6)

Country Link
US (1) US11319630B2 (zh)
JP (1) JP6709293B2 (zh)
KR (1) KR102195751B1 (zh)
CN (1) CN109983558B (zh)
TW (1) TWI690993B (zh)
WO (1) WO2018110150A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111599672A (zh) * 2019-02-21 2020-08-28 东莞新科技术研究开发有限公司 一种半导体侧面粗糙度改善方法
CN110453181A (zh) * 2019-08-08 2019-11-15 深圳市华星光电半导体显示技术有限公司 蒸镀设备及其防着板
JP7257930B2 (ja) * 2019-10-08 2023-04-14 東京エレクトロン株式会社 基板処理方法及び基板処理装置
CN113808929A (zh) * 2020-06-12 2021-12-17 中微半导体设备(上海)股份有限公司 一种半导体结构的形成方法
TW202345205A (zh) * 2021-12-17 2023-11-16 美商蘭姆研究公司 在介電間隙填充期間使側壁粗糙度平滑化並維持凹入結構的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070032092A1 (en) * 2005-08-02 2007-02-08 Denso Corporation Method for manufacturing semiconductor device having trench
TW201403709A (zh) * 2004-06-21 2014-01-16 Tokyo Electron Ltd 電漿處理裝置，電漿處理方法及電腦可讀取的記錄媒體
TW201511119A (zh) * 2013-06-28 2015-03-16 Hitachi Int Electric Inc 清潔方法，製造半導體裝置的方法，基板處理設備，以及記錄媒體

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129397A (ja) * 1995-10-26 1997-05-16 Applied Materials Inc 表面処理装置
JP3485081B2 (ja) * 1999-10-28 2004-01-13 株式会社デンソー 半導体基板の製造方法
US6869880B2 (en) * 2002-01-24 2005-03-22 Applied Materials, Inc. In situ application of etch back for improved deposition into high-aspect-ratio features
US7220497B2 (en) * 2003-12-18 2007-05-22 Lam Research Corporation Yttria-coated ceramic components of semiconductor material processing apparatuses and methods of manufacturing the components
JP2010135659A (ja) * 2008-12-08 2010-06-17 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP2012134288A (ja) * 2010-12-21 2012-07-12 Elpida Memory Inc 半導体装置の製造方法
CN109314053B (zh) * 2016-09-21 2024-01-09 株式会社国际电气 衬底处理装置、半导体器件的制造方法及电极固定单元

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201403709A (zh) * 2004-06-21 2014-01-16 Tokyo Electron Ltd 電漿處理裝置，電漿處理方法及電腦可讀取的記錄媒體
US20070032092A1 (en) * 2005-08-02 2007-02-08 Denso Corporation Method for manufacturing semiconductor device having trench
TW201511119A (zh) * 2013-06-28 2015-03-16 Hitachi Int Electric Inc 清潔方法，製造半導體裝置的方法，基板處理設備，以及記錄媒體

Also Published As

Publication number Publication date
US20190284697A1 (en) 2019-09-19
WO2018110150A1 (ja) 2018-06-21
TW201826388A (zh) 2018-07-16
KR20190064638A (ko) 2019-06-10
JP6709293B2 (ja) 2020-06-10
CN109983558A (zh) 2019-07-05
KR102195751B1 (ko) 2020-12-28
US11319630B2 (en) 2022-05-03
CN109983558B (zh) 2022-12-30
JPWO2018110150A1 (ja) 2019-07-18

Similar Documents

Publication Publication Date Title
TWI690993B (zh) 成膜裝置及成膜方法
US20210134604A1 (en) Etching method
US9607811B2 (en) Workpiece processing method
KR101894613B1 (ko) 플라즈마 에칭 방법
KR101937727B1 (ko) 에칭 방법
KR101957348B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
TW201705428A (zh) 在先進圖案化製程中用於間隔物沉積與選擇性移除的設備與方法
KR20150104043A (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
KR101863992B1 (ko) 피에칭층을 에칭하는 방법
KR101858324B1 (ko) 플라즈마 에칭 방법
KR20160018366A (ko) 다층막을 에칭하는 방법
US20050126711A1 (en) Plasma processing apparatus
KR20240145927A (ko) 붕소-도핑된 실리콘 재료들을 활용하는 통합 프로세스들
TW200414344A (en) Method and apparatus for etching Si
TWI747931B (zh) 成膜方法
JP2003059918A (ja) プラズマ処理方法、プラズマ処理装置及び半導体装置の製造方法
KR20140111599A (ko) 플라즈마 에칭 방법
JP4128365B2 (ja) エッチング方法及びエッチング装置
JPH1197415A (ja) ドライエッチング方法およびその装置
KR20190015132A (ko) 피처리체를 처리하는 방법
JP2008243939A (ja) プラズマエッチング方法
JP2005286344A (ja) ドライエツチング装置および半導体装置の製造方法
KR101139189B1 (ko) 플라즈마 에칭 방법, 플라즈마 처리 장치 및 컴퓨터 판독 가능한 기억 매체
WO2024044373A1 (en) High aspect ratio gap fill using cyclic deposition and etch
JP2003077699A (ja) プラズマ処理方法及び装置