KR20140111599A - 플라즈마 에칭 방법 - Google Patents
플라즈마 에칭 방법 Download PDFInfo
- Publication number
- KR20140111599A KR20140111599A KR1020140025525A KR20140025525A KR20140111599A KR 20140111599 A KR20140111599 A KR 20140111599A KR 1020140025525 A KR1020140025525 A KR 1020140025525A KR 20140025525 A KR20140025525 A KR 20140025525A KR 20140111599 A KR20140111599 A KR 20140111599A
- Authority
- KR
- South Korea
- Prior art keywords
- gas
- flow rate
- semiconductor region
- etching
- hard mask
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 79
- 238000001020 plasma etching Methods 0.000 title claims description 18
- 238000012545 processing Methods 0.000 claims abstract description 60
- 239000004065 semiconductor Substances 0.000 claims abstract description 53
- 238000005530 etching Methods 0.000 claims abstract description 32
- 229910052736 halogen Inorganic materials 0.000 claims abstract description 28
- 150000002367 halogens Chemical class 0.000 claims abstract description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 13
- 239000010703 silicon Substances 0.000 claims abstract description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 239000007789 gas Substances 0.000 description 150
- 235000012431 wafers Nutrition 0.000 description 34
- 238000011282 treatment Methods 0.000 description 14
- 239000007795 chemical reaction product Substances 0.000 description 12
- 230000000052 comparative effect Effects 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 238000002474 experimental method Methods 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000003507 refrigerant Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- -1 for example Substances 0.000 description 2
- LLQHSBBZNDXTIV-UHFFFAOYSA-N 6-[5-[[4-[2-(2,3-dihydro-1H-inden-2-ylamino)pyrimidin-5-yl]piperazin-1-yl]methyl]-4,5-dihydro-1,2-oxazol-3-yl]-3H-1,3-benzoxazol-2-one Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)N1CCN(CC1)CC1CC(=NO1)C1=CC2=C(NC(O2)=O)C=C1 LLQHSBBZNDXTIV-UHFFFAOYSA-N 0.000 description 1
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 1
- 229910052794 bromium Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000000498 cooling water Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000003405 preventing effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 210000002268 wool Anatomy 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Abstract
일 실시형태에 있어서, 피처리체의 실리콘제 반도체 영역에 트렌치를 형성하는 에칭 방법이 제공된다. 반도체 영역 상에는, 트렌치를 형성하기 위한 패턴을 갖는 하드 마스크가 형성되어 있다. 이 방법은, 피처리체를 수용한 처리 용기 내에서 할로겐 함유 가스, O2 가스, 및 CO 가스를 포함하는 처리 가스의 플라즈마를 생성하여, 반도체 영역을 에칭하는 공정을 포함한다.
Description
본 발명의 실시형태는 플라즈마 에칭 방법에 관한 것이다.
집적화된 반도체 소자를 갖는 반도체 장치에서는, 소자간의 분리를 위해, STI(Shallow Trench Isolation) 구조가 이용되고 있다. 이 STI 구조의 제조에서는, 소자 분리용 트렌치가 형성된다.
소자 분리용 트렌치의 형성에 있어서는, 일반적으로, 실리콘 기판, 및 이 실리콘 기판 상에 하드 마스크를 갖는 피처리체를, 할로겐 가스의 플라즈마에 노출시킴으로써, 실리콘 기판을 에칭한다. 그러나, 할로겐 가스의 플라즈마에 의해 실리콘 기판을 에칭하면, 트렌치를 구획하는 측벽면에 보잉(bowing)이라고 불리는 형상 불량이 발생한다.
보잉의 발생을 억제하기 위해, 종래부터, 할로겐 가스와 O2 가스를 포함하는 처리 가스가 이용되고 있다. 이러한 처리 가스를 이용한 방법에 대해서는, 하기의 특허문헌 1에 기재되어 있다. 이 방법에서는, 실리콘 및 산소를 함유하는 반응 생성물이 측벽면에 부착되면서 트렌치의 형성이 행해진다. 그 결과, 보잉의 발생이 억제된다.
특허문헌 1에 기재된 방법에서는, 보잉의 발생은 억제되지만, 상기 반응 생성물이 하드 마스크의 개구부를 폐색시키는 경우가 있다.
따라서, 실리콘제의 반도체 영역에 트렌치를 형성하는 방법에 있어서, 보잉의 발생을 억제하며, 또한 하드 마스크의 개구부의 폐색을 억제하는 것이 요구되고 있다.
일 측면에 있어서, 피처리체의 실리콘제 반도체 영역에 트렌치를 형성하는 플라즈마 에칭 방법이 제공된다. 이 반도체 영역 상에는, 트렌치를 형성하기 위한 패턴을 갖는 하드 마스크가 형성되어 있다. 이 방법은, 피처리체를 수용한 처리 용기 내에서 할로겐 함유 가스, O2 가스, 및 CO 가스를 포함하는 처리 가스의 플라즈마를 생성하여, 반도체 영역을 에칭하는 공정(이하, 「공정 (a)」라고 함)을 포함한다.
일 측면에 따른 방법에서는, 처리 가스에 O2 가스가 포함되어 있기 때문에, 트렌치를 구획하는 측벽면에 보잉이 발생하는 것이 억제된다. 또한, 처리 가스에 포함되는 CO 가스는 반도체 영역의 에칭과 반응 생성물의 에칭의 선택성을 저하시킨다. 이에 의해, 하드 마스크에 부착되는 반응 생성물의 양이 저감된다. 그 결과, 하드 마스크의 개구부의 폐색이 억제된다.
일 형태에서는, 공정 (a)에서 처리 용기 내에 공급되는 O2 가스의 유량은 CO 가스의 유량 이하이다. O2 가스의 유량을 이러한 유량으로 유지함으로써, 마스크의 개구부의 폐색, 및 폭의 축소를 보다 효과적으로 억제하는 것이 가능해진다. 일 형태에 있어서, 공정 (a)에서 처리 용기 내에 공급되는 O2 가스의 유량은, CO 가스의 유량에 대하여, O2 가스의 유량:CO 가스의 유량=6:30으로 규정되는 유량 이상이며, O2 가스의 유량:CO 가스의 유량=1:1로 규정되는 유량 이하이다.
일 형태에 있어서, 상기 방법은, 공정 (a) 후에, 피처리체를 수용한 처리 용기 내에서 할로겐 함유 가스, O2 가스, 및 CO 가스를 포함하는 처리 가스의 플라즈마를 생성하여, 반도체 영역을 더욱 에칭하는 공정(이하, 「공정 (b)」라고 함)을 더 포함하고, 공정 (b)에서의 O2 가스의 유량은 공정 (a)에서의 O2 가스의 유량보다 적다. 공정 (a), 즉 반도체 영역의 상측 부분의 에칭 시에는, 에칭에 의해 형성되는 측벽면에 부착시키는 반응 생성물의 양을 많게 할 필요가 있다. 한편, 공정 (a)의 후에 반도체 영역을 더욱 에칭하여 보다 깊은 트렌치를 형성할 때에는, 마스크의 개구부의 폭을 유지하여 이 마스크의 개구부의 폐색을 억제할 필요가 있다. 이 형태에 따른 방법에 따르면, 공정 (a)에서는 O2 가스의 유량이 비교적 많기 때문에, 측벽면에 부착시키는 반응 생성물의 양이 많아져 측벽면이 보호되고, 한편, 공정 (b)에서는 O2 가스의 유량이 비교적 적기 때문에, 마스크의 개구부의 폭이 유지되어 이 마스크의 개구부의 폐색이 억제된다.
일 형태에 있어서, 공정 (b)에서의 할로겐 함유 가스의 유량은, 공정 (a)에서의 할로겐 함유 가스의 유량보다 많다. 이 형태에 따르면, 반도체 영역의 보다 깊은 부분을 에칭할 때의 에칭률을 높이는 것이 가능해진다.
일 형태에 있어서, 할로겐 함유 가스는, HBr 가스 및 NF3 가스 중 적어도 한쪽을 포함할 수 있다. 또한, 일 형태에 있어서, 하드 마스크는 반도체 영역 상에 형성된 실리콘 산화층, 이 실리콘 산화층 상에 형성된 다결정 실리콘층, 및 이 다결정 실리콘층 상에 형성된 TEOS층을 포함할 수 있다.
이상 설명한 바와 같이, 본 발명의 일 측면 및 몇가지 형태에 따르면, 실리콘제의 반도체 영역에 트렌치를 형성하는 방법에 있어서, 보잉의 발생을 억제하며, 또한 하드 마스크의 개구부의 폐색을 억제하는 것이 가능해진다.
도 1은 일 실시형태에 따른 플라즈마 에칭 방법을 나타내는 흐름도이다.
도 2는 도 1에 나타내는 플라즈마 에칭 방법에 있어서의 각 공정을 설명하기 위한 도면이다.
도 3은 도 1에 나타내는 플라즈마 에칭 방법에 있어서의 각 공정을 설명하기 위한 도면이다.
도 4는 일 실시형태에 따른 플라즈마 처리 장치를 개략적으로 나타내는 도면이다.
도 5는 밸브군, 유량 제어기군, 및 가스 소스군의 일례를 상세하게 나타내는 도면이다.
도 6은 하드 마스크(HM)의 개구부의 폭과 보잉량을 설명하기 위한 도면이다.
도 7은 실험예 1∼4의 처리 후의 웨이퍼(W)의 중심 영역에 있어서의 하드 마스크(HM)의 개구부의 폭(WM) 및 보잉량(ΔW)을 나타내는 그래프이다.
도 8은 실험예 1∼4의 처리 후의 웨이퍼(W)의 엣지 영역에 있어서의 하드 마스크(HM)의 개구부의 폭(WM) 및 보잉량(ΔW)을 나타내는 그래프이다.
도 2는 도 1에 나타내는 플라즈마 에칭 방법에 있어서의 각 공정을 설명하기 위한 도면이다.
도 3은 도 1에 나타내는 플라즈마 에칭 방법에 있어서의 각 공정을 설명하기 위한 도면이다.
도 4는 일 실시형태에 따른 플라즈마 처리 장치를 개략적으로 나타내는 도면이다.
도 5는 밸브군, 유량 제어기군, 및 가스 소스군의 일례를 상세하게 나타내는 도면이다.
도 6은 하드 마스크(HM)의 개구부의 폭과 보잉량을 설명하기 위한 도면이다.
도 7은 실험예 1∼4의 처리 후의 웨이퍼(W)의 중심 영역에 있어서의 하드 마스크(HM)의 개구부의 폭(WM) 및 보잉량(ΔW)을 나타내는 그래프이다.
도 8은 실험예 1∼4의 처리 후의 웨이퍼(W)의 엣지 영역에 있어서의 하드 마스크(HM)의 개구부의 폭(WM) 및 보잉량(ΔW)을 나타내는 그래프이다.
이하, 도면을 참조하여 여러가지 실시형태에 대해서 상세하게 설명한다. 또한, 각 도면에 있어서 동일 또는 상당하는 부분에 대해서는 동일한 부호를 붙이는 것으로 한다.
도 1은 일 실시형태에 따른 플라즈마 에칭 방법을 나타내는 흐름도이다. 도 2 및 도 3은 도 1에 나타내는 플라즈마 에칭 방법에 있어서의 각 공정을 설명하기 위한 도면이다. 이하, 도 1과 함께, 도 2 및 도 3을 참조하여, 일 실시형태에 따른 플라즈마 에칭 방법을 설명한다.
도 1에 나타내는 플라즈마 에칭 방법(MT1)에서는, 우선, 공정 S1에 있어서 피처리체(W)에 하드 마스크(HM)가 형성된다. 도 2의 (a)에는, 하드 마스크(HM) 형성 전의 피처리체(W)(이하, 「웨이퍼(W)」라고 함)의 단면이 도시되어 있다. 도 2의 (a)에 나타내는 바와 같이, 웨이퍼(W)는, 반도체 영역(SR), 실리콘 산화층(SXL), 다결정 실리콘층(PSL), 및 TEOS층(TL)을 갖고 있다. 반도체 영역(SR)은, 방법(MT1)에 있어서의 피에칭층이며, 실리콘제이다. 이 반도체 영역(SR) 상에는, 실리콘 산화층(SXL)이 형성되어 있다. 또한, 실리콘 산화층(SXL) 위에는, 다결정 실리콘층(PSL)이 형성되어 있고, 그 다결정 실리콘층(PSL) 상에는, TEOS층(TL)이 형성되어 있다. 실리콘 산화층(SXL), 다결정 실리콘층(PSL), 및 TEOS층(TL)은 나중에 하드 마스크(HM)가 되는 층이다. TEOS층(TL) 상에는, 마스크(MSI)가 형성되어 있다. 마스크(MSI)는, 예컨대 비정질 실리콘으로 구성되어 있다. 이 마스크(MSI)는 실리콘 산화층(SXL), 다결정 실리콘층(PSL), 및 TEOS층(TL)에 전사할 패턴을 갖고 있다.
방법(MT1)의 공정 S1에서는, 마스크(MSI)를 이용하여, 실리콘 산화층(SXL), 다결정 실리콘층(PSL), 및 TEOS층(TL)이 에칭된다. 공정 S1에서는, 우선, TEOS층(TL)이, 예컨대, 플루오로카본계 가스의 플라즈마에 의해 에칭된다. TEOS층(TL)의 에칭에 이용되는 가스에는, 플루오로카본계 가스 외에, 아르곤 가스라고 하는 희가스가 포함되어 있어도 좋다.
계속해서, 공정 S1에서는, 다결정 실리콘층(PSL)이 할로겐계 가스의 플라즈마에 의해 에칭된다. 할로겐계 가스로서는, 예컨대, HBr 가스를 이용할 수 있다. 또한, 다결정 실리콘층(PSL)의 에칭용 가스에는, 동층의 에칭 중에 측벽면을 보호하기 위해, 플루오로카본계 가스 및/또는 산소 가스가 포함되어 있어도 좋다.
계속해서, 공정 S1에서는, 실리콘 산화층(SXL)이 에칭된다. 실리콘 산화층(SXL)은, 예컨대 플루오로카본계 가스의 플라즈마에 의해 에칭된다. 실리콘 산화층(SXL)의 에칭용 가스에는, 아르곤 가스라고 하는 희가스 및/또는 산소 가스가 포함되어 있어도 좋다.
계속해서, 공정 S1에서는, 마스크(MSI)가 제거된다. 마스크(MSI)의 제거는 산소 플라즈마에 의한 애싱에 의해 실시될 수 있다. 이 공정 S1에 의해, 웨이퍼(W)는 도 2의 (b)에 나타내는 상태가 되며, 반도체 영역(SR) 상에 하드 마스크(HM)를 갖게 된다.
보다 구체적으로는, 도 2의 (b)에 나타내는 바와 같이, 공정 S1에 의해, 실리콘 산화층(SXL)은 하드 마스크(HM)의 제1 층(ML1)이 되고, 다결정 실리콘층(PSL)은 하드 마스크(HM)의 제2 층(ML2)이 되며, TEOS층(TL)은 하드 마스크(HM)의 제3 층(ML3)이 된다.
도 1로 되돌아가, 방법(MT1)에서는, 계속해서, 공정 S2가 행해진다. 일 실시형태에서는, 이 공정 S2는 STI 구조를 위한 트렌치를 형성하는 것이다. 공정 S2에서는, 하드 마스크(HM)의 패턴을 반도체 영역(SR)에 전사하기 위해, 반도체 영역(SR)의 에칭이 행해진다.
공정 S2에서는, 할로겐 함유 가스, O2 가스, 및 CO 가스를 포함하는 처리 가스의 플라즈마가, 웨이퍼(W)를 수용한 처리 용기 내에서 생성된다. 이 플라즈마를 이용한 처리에 의해, 반도체 영역(SR)가 에칭된다. 일 실시형태에서는, 할로겐 함유 가스는 HBr 가스 및 NF3 가스 중 적어도 한쪽을 포함한다.
공정 S2에서는, 도 3의 (a)에 나타내는 바와 같이, 할로겐 함유 가스가 여기됨으로써 생성되는 활성종에 의해, 하드 마스크(HM)의 개구로부터 노출된 반도체 영역(SR)이 에칭된다. 또한, 도 3의 (a)에서는, 화살표의 기단에 그려진 원이, 할로겐 함유 가스가 여기됨으로써 생성되는 활성종을 표시하고 있다. 이 활성종은, 할로겐 함유 가스로서 HBr 가스가 이용되는 경우에는, 브롬의 활성종, 예컨대 이온 및/또는 라디칼이다. 또한, 이 활성종은 할로겐 함유 가스로서 NF3 가스가 이용되는 경우에는, 불소의 활성종, 예컨대 이온 및/또는 라디칼이다.
또한, 도 3의 (a)에 나타내는 바와 같이, 공정 S2에서는, 에칭에 의해 생긴 생성물과 O2 가스의 해리에 의해 생긴 산소의 활성종이 반응하여 생성되는 반응 생성물이, 하드 마스크(HM)의 표면, 및 반도체 영역(SR)에 형성된 트렌치를 구획하는 측면에 퇴적한다. 이에 의해, 막(PF)이 형성된다. 이 막(PF)을 구성하는 반응 생성물에는, 할로겐 함유 가스로서 HBr이 이용되는 경우에는, SiBrO가 포함될 수 있다. 또한, 이 반응 생성물에는 산화 실리콘이 포함될 수 있다. 이와 같이, 공정 S2에 이용되는 처리 가스에는, O2 가스가 포함되어 있기 때문에, 반도체 영역(SR)에 형성되는 트렌치를 구획하는 측면에 보잉이 발생하는 것이 억제된다.
또한, 공정 S2에 이용되는 처리 가스에는, CO 가스가 포함되어 있다. CO 가스는 반도체 영역(SR)의 에칭과 반응 생성물의 에칭의 선택성을 저하시킨다. 즉, CO 가스는 하드 마스크(HM)의 표면에 반응 생성물이 과도하게 퇴적하는 것을 억제한다. 이에 의해, 하드 마스크(HM)의 표면에서의 과도한 막(PF)의 형성이 억제되고, 그 결과, 하드 마스크(HM)의 개구부의 폐색이 억제된다. 또한, CO 가스가 처리 가스에 포함되어 있기 때문에, 반도체 영역(SR)의 에칭률이 향상되어 깊게 에칭할 수 있다.
일 실시형태에서는, 공정 S2에 이용되는 처리 가스에 포함되는 O2 가스의 유량은, 동공정에 이용되는 처리 가스에 포함되는 CO 가스의 유량 이하이다. 이러한 유량 이하로 O2 가스의 유량을 유지함으로써, 하드 마스크(HM)의 개구부의 폐색, 및 하드 마스크(HM)의 개구부의 폭의 축소를 보다 효과적으로 억제하는 것이 가능해진다. 예컨대 O2 가스의 유량은 CO 가스의 유량에 대하여, O2 가스의 유량:CO 가스의 유량=6:30으로 규정되는 유량 이상이며, O2 가스의 유량:CO 가스의 유량=1:1로 규정되는 유량 이하로 유지될 수 있다.
일 실시형태에 있어서는, 공정 S2에 이어서 공정 S3이 더 행해져도 좋다. 이 공정 S3은 애스펙트비가 높은 트렌치를 반도체 영역(SR)에 형성하는 것이며, 하드 마스크(HM)의 패턴을 반도체 영역(SR)에 전사하도록, 반도체 영역(SR)의 에칭이 더욱 행해진다. 공정 S3에 있어서도, 할로겐 함유 가스, O2 가스, 및 CO 가스를 포함하는 처리 가스의 플라즈마가, 웨이퍼(W)를 수용한 처리 용기 내에서 생성된다. 이 플라즈마를 이용한 처리에 의해, 반도체 영역(SR)이 더욱 에칭된다. 이 공정 S3에 의해, 도 3의 (b)에 나타내는 바와 같이, 반도체 영역(SR)에 형성되는 트렌치는 더욱 깊은 트렌치가 된다. 또한, 일 실시형태에서는, 공정 S3에 이용되는 할로겐 함유 가스는 HBr 가스 및 NF3 가스 중 적어도 한쪽을 포함한다.
공정 S3에서는, O2 가스의 유량을, 공정 S2의 실시 시의 O2 가스의 유량보다 적게 할 수 있다. 공정 S2에서 형성되는 트렌치의 상측 부분을 구획하는 측벽은, 가장 긴 시간, 할로겐 함유 가스로부터 생성되는 활성종에 노출될 수 있다. 따라서, 공정 S2에서는, 반도체 영역(SR)에 형성되는 트렌치를 구획하는 측벽면에 부착시키는 반응 생성물의 양을 많게 할 필요가 있다. 그 때문에, 공정 S2에서는, 처리 가스에 포함되는 O2 가스의 유량을 비교적 많게 하고 있다. 한편, 공정 S2 후에 공정 S3을 행하고, 이 공정 S3에서 반도체 영역(SR)을 더욱 에칭하여 보다 깊은 트렌치를 형성할 때에는, 하드 마스크(HM)의 개구부의 폭을 유지하여, 하드 마스크(HM)의 개구부의 폐색을 억제할 필요가 있다. 그 때문에, 공정 S3에서는, 처리 가스에 포함되는 O2 가스의 유량을 비교적 적게 하고 있다. 이에 의해, 공정 S3에서도, 하드 마스크(HM)의 개구부의 폭을 유지하며, 하드 마스크(HM)의 개구부의 폐색을 억제할 수 있다.
또한, 일 실시형태에 있어서, 공정 S3에서는, 할로겐 함유 가스의 유량을, 공정 S2의 실시 시의 할로겐 함유 가스의 유량보다 많게 할 수 있다. 이에 의해, 반도체 영역(SR)의 보다 깊은 부분을 에칭할 때의 에칭률을 높이는 것이 가능해진다.
이하, 공정 S2 및 S3의 실시에 이용할 수 있는 플라즈마 처리 장치에 대해서 설명한다. 도 4는 일 실시형태에 따른 플라즈마 처리 장치를 개략적으로 나타내는 도면이다. 도 4에는, 플라즈마 처리 장치(10)의 단면 구조가 개략적으로 도시되어 있다. 플라즈마 처리 장치(10)는 용량 결합형 평행 평판 플라즈마 에칭 장치이며, 대략 원통형의 처리 용기(12)를 구비하고 있다. 처리 용기(12)에 있어서, 예컨대 그 표면은 양극 산화 처리된 알루미늄으로 구성되어 있다. 이 처리 용기(12)는 접지되어 있다.
처리 용기(12)의 바닥부 상에는, 절연 재료로 구성된 원통형의 지지부(14)가 배치되어 있다. 이 지지부(14)는 그 내벽면에 있어서, 하부 전극(16)을 지지하고 있다. 하부 전극(16)은, 예컨대 알루미늄과 같은 금속으로 구성되어 있고, 대략 원반 형상을 갖고 있다.
하부 전극(16)에는, 정합기(MU1)를 통해 제1 고주파 전원(HFS)이 접속되어 있다. 제1 고주파 전원(HFS)은 플라즈마 생성용 고주파 전력을 발생시키는 전원이며, 27 ㎒∼100 ㎒의 주파수, 일례에 있어서는 40 ㎒의 고주파 전력을 발생시킨다. 정합기(MU1)는 제1 고주파 전원(HFS)의 출력 임피던스와 부하측[하부 전극(16)측]의 입력 임피던스를 정합시키기 위한 회로를 갖고 있다.
또한, 하부 전극(16)에는, 정합기(MU2)를 통해 제2 고주파 전원(LFS)이 접속되어 있다. 제2 고주파 전원(LFS)은 웨이퍼(W)에 이온을 인입하기 위한 고주파 전력(고주파 바이어스 전력)을 발생시켜, 그 고주파 바이어스 전력을 하부 전극(16)에 공급한다. 고주파 바이어스 전력의 주파수는 400 ㎑∼13.56 ㎒의 범위 내의 주파수이며, 일례에 있어서는 3 ㎒이다. 정합기(MU2)는 제2 고주파 전원(LFS)의 출력 임피던스와 부하측[하부 전극(16)측]의 입력 임피던스를 정합시키기 위한 회로를 갖고 있다.
하부 전극(16) 상에는, 정전 척(18)이 설치되어 있다. 정전 척(18)은 하부 전극(16)과 함께 웨이퍼(W)를 지지하기 위한 배치대를 구성하고 있다. 정전 척(18)은 도전막인 전극(20)을 한쌍의 절연층 또는 절연 시트 사이에 배치한 구조를 갖고 있다. 전극(20)에는, 직류 전원(22)이 전기적으로 접속되어 있다. 이 정전 척(18)은 직류 전원(22)으로부터의 직류 전압에 의해 생긴 쿨롱력 등의 정전력에 의해 웨이퍼(W)를 흡착 유지할 수 있다.
하부 전극(16)의 상면으로서, 정전 척(18)의 주위에는, 포커스 링(FR)이 배치되어 있다. 포커스 링(FR)은 에칭의 균일성을 향상시키기 위해 마련되어 있다. 포커스 링(FR)은, 피에칭층의 재료에 의해 적절하게 선택되는 재료로 구성되어 있고, 예컨대 실리콘 또는 석영으로 구성될 수 있다.
하부 전극(16)의 내부에는, 냉매실(24)이 마련되어 있다. 냉매실(24)에는, 외부에 설치된 칠러 유닛으로부터 배관(26a, 26b)을 통해 정해진 온도의 냉매, 예컨대 냉각수가 순환 공급된다. 이와 같이 순환되는 냉매의 온도를 제어함으로써, 정전 척(18) 상에 배치된 웨이퍼(W)의 온도가 제어된다.
또한, 플라즈마 처리 장치(10)에는, 가스 공급 라인(28)이 마련되어 있다. 가스 공급 라인(28)은 전열 가스 공급 기구로부터의 전열 가스, 예컨대 He 가스를, 정전 척(18)의 상면과 웨이퍼(W)의 이면 사이에 공급한다.
또한, 처리 용기(12) 내에는, 상부 전극(30)이 설치되어 있다. 이 상부 전극(30)은 하부 전극(16)의 상방에 있어서 이 하부 전극(16)과 대향 배치되어 있고, 하부 전극(16)과 상부 전극(30)은 서로 대략 평행하게 설치되어 있다. 이들 상부 전극(30)과 하부 전극(16) 사이에는, 웨이퍼(W)에 플라즈마 에칭을 행하기 위한 처리 공간(S)이 구획되어 있다.
상부 전극(30)은 절연성 차폐 부재(32)를 통해, 처리 용기(12)의 상부에 지지되어 있다. 상부 전극(30)은 전극판(34) 및 전극 지지체(36)를 포함할 수 있다. 전극판(34)은 처리 공간(S)에 면하고 있으며, 복수의 가스 토출 구멍(34a)을 구획하고 있다. 이 전극판(34)은 줄 열(Joule heat)이 적은 저저항의 도전체 또는 반도체로 구성될 수 있다.
전극 지지체(36)는 전극판(34)을 착탈 가능하게 지지하는 것이며, 예컨대 알루미늄과 같은 도전성 재료로 구성될 수 있다. 이 전극 지지체(36)는 수냉 구조를 가질 수 있다. 전극 지지체(36)의 내부에는, 가스 확산실(36a)이 마련되어 있다. 이 가스 확산실(36a)로부터는, 가스 토출 구멍(34a)에 연통하는 복수의 가스 통류 구멍(36b)이 하방으로 연장되어 있다. 또한, 전극 지지체(36)에는 가스 확산실(36a)에 처리 가스를 유도하는 가스 도입구(36c)가 형성되어 있고, 이 가스 도입구(36c)에는, 가스 공급관(38)이 접속되어 있다.
가스 공급관(38)에는, 밸브군(42) 및 유량 제어기군(44)을 통해 가스 소스군(40)이 접속되어 있다. 도 5는 밸브군, 유량 제어기군, 및 가스 소스군의 일례를 상세하게 나타내는 도면이다. 도 5에 나타내는 바와 같이, 가스 소스군(40)은 복수의 가스 소스(401∼404)를 포함하고 있다. 가스 소스(401∼404)는 각각, O2 가스, HBr 가스, NF3 가스, CO 가스의 소스이다. 유량 제어기군(44)은 복수의 유량 제어기(441∼444)를 포함하고 있다. 유량 제어기(441∼444)는 각각, 가스 소스(401∼404)에 접속되어 있다. 이들 유량 제어기(441∼444)의 각각은 매스 플로우 컨트롤러일 수 있다. 밸브군(42)은 복수의 밸브(421∼424)를 포함하고 있다. 밸브(421∼424)는 각각, 유량 제어기(441∼444)에 접속되어 있다.
플라즈마 처리 장치(10)에서는, 가스 소스(401∼404) 중 선택된 가스 소스로부터의 가스가, 대응하는 유량 제어기 및 밸브를 통해, 유량 제어된 상태로, 가스 공급관(38)에 공급된다. 가스 공급관(38)에 공급된 가스는 가스 확산실(36a)에 도달하여, 가스 통류 구멍(36b) 및 가스 토출 구멍(34a)을 통해 처리 공간(S)에 토출된다.
또한, 플라즈마 처리 장치(10)는 접지 도체(12a)를 더 구비할 수 있다. 접지 도체(12a)는 대략 원통형의 접지 도체이며, 처리 용기(12)의 측벽으로부터 상부 전극(30)의 높이 위치보다 상방으로 연장되도록 설치되어 있다.
또한, 플라즈마 처리 장치(10)에서는, 처리 용기(12)의 내벽을 따라 디포지션 실드(46)가 착탈 가능하게 설치되어 있다. 또한, 디포지션 실드(46)는 지지부(14)의 외주에도 설치되어 있다. 디포지션 실드(46)는 처리 용기(12)에 에칭 부생성물(디포지션)이 부착하는 것을 방지하는 것이며, 알루미늄재에 Y2O3 등의 세라믹스를 피복함으로써 구성될 수 있다.
처리 용기(12)의 바닥부측에 있어서는, 지지부(14)와 처리 용기(12)의 내벽 사이에 배기 플레이트(48)가 설치되어 있다. 배기 플레이트(48)는, 예컨대 알루미늄재에 Y2O3 등의 세라믹스를 피복함으로써 구성될 수 있다. 이 배기 플레이트(48)의 하방에 있어서 처리 용기(12)에는, 배기구(12e)가 마련되어 있다. 배기구(12e)에는, 배기관(52)을 통해 배기 장치(50)가 접속되어 있다. 배기 장치(50)는, 터보 분자 펌프 등의 진공 펌프를 갖고 있어, 처리 용기(12) 내부를 원하는 진공도까지 감압할 수 있다. 또한, 처리 용기(12)의 측벽에는 웨이퍼(W)의 반입반출구(12g)가 마련되어 있고, 이 반입반출구(12g)는 게이트 밸브(54)에 의해 개폐 가능하게 되어 있다.
또한, 처리 용기(12)의 내벽에는, 도전성 부재(GND 블록)(56)가 설치되어 있다. 도전성 부재(56)는 높이 방향에 있어서 웨이퍼(W)와 대략 동일한 높이에 위치하도록, 처리 용기(12)의 내벽에 부착되어 있다. 이 도전성 부재(56)는 그라운드에 DC적으로 접속되어 있고, 이상(異常) 방전 방지 효과를 발휘한다.
또한, 플라즈마 처리 장치(10)는 제어부(Cnt)를 더 구비할 수 있다. 이 제어부(Cnt)는 프로세서, 기억부, 입력 장치, 표시 장치 등을 구비하는 컴퓨터이며, 플라즈마 처리 장치(10)의 각 부를 제어한다. 이 제어부(Cnt)에서는, 입력 장치를 이용하여, 오퍼레이터가 플라즈마 처리 장치(10)를 관리하기 위해 커맨드의 입력 조작 등을 행할 수 있고, 또한 표시 장치에 의해, 플라즈마 처리 장치(10)의 가동 상황을 가시화하여 표시할 수 있다. 또한, 제어부(Cnt)의 기억부에는, 플라즈마 처리 장치(10)에서 실행되는 각종 처리를 프로세서에 의해 제어하기 위한 제어 프로그램이나, 처리 조건에 따라 플라즈마 처리 장치(10)의 각 구성부에 처리를 실행시키기 위한 프로그램, 즉 처리 레시피가 저장된다.
이 플라즈마 처리 장치(10)에서는, 웨이퍼(W)를 처리하기 위해, 가스 소스(401∼404) 중 선택된 하나 이상의 가스 소스로부터 처리 용기(12) 내에 가스가 공급된다. 그리고, 하부 전극(16)에 플라즈마 생성용 고주파 전력이 인가됨으로써, 하부 전극(16)과 상부 전극(30) 사이에 고주파 전계가 발생한다. 이 고주파 전계에 의해, 처리 공간(S) 내에 공급된 가스의 플라즈마가 생성된다. 그리고, 이와 같이 발생하는 가스의 플라즈마에 의해, 웨이퍼(W)의 피에칭층에 대한 에칭과 같은 처리가 행해진다. 또한, 하부 전극(16)에 고주파 바이어스 전력이 인가됨으로써 이온이 웨이퍼(W)에 인입된다. 이에 의해, 웨이퍼(W)의 피에칭층의 에칭이 촉진된다.
이하, 방법(MT1)의 평가를 위해 행한 실험예에 대해서 설명한다. 이하에 설명하는 실험예에서는, 전술한 플라즈마 처리 장치(10)를 이용하여 방법(MT1)을 실시하였다.
(실험예 1∼4)
실험예 1∼4에서는, 실리콘제의 반도체 영역(SR) 상에 하드 마스크(HM)를 갖는 직경 300 mm의 웨이퍼(W)에 대하여 방법(MT1)의 공정 S2를 실시하였다. 하드 마스크(HM)의 구성은, 이하에 나타내는 라인 앤드 스페이스를 갖는 구성이었다.
<하드 마스크의 구성>
하드 마스크(HM)의 제1 층(ML1)의 두께: 10 ㎚
하드 마스크(HM)의 제2 층(ML2)의 두께: 90 ㎚
하드 마스크(HM)의 제3 층(ML3)의 두께: 140 ㎚
하드 마스크(HM)의 스페이스 폭: 18 ㎚
하드 마스크(HM)의 라인 폭: 18 ㎚
하기의 표 1에, 실험예 1∼4의 공정 S2의 처리 조건을 나타낸다. 또한, 표 1에 있어서, HF란, 고주파 전원(HFS)의 고주파 전력이며, LF란, 고주파 전원(LFS)의 고주파 전력이다. 표 1에 나타내는 바와 같이, 실험예 1∼4에서는, 공정 S2의 처리 가스에 포함되는 O2 가스의 유량 및 CO 가스의 유량을 파라미터로서 변경하였다. 또한, 실험예 1∼4에서는, 각각 동일한 시간만큼 처리를 행하였다.
그리고, 실험예 1∼4의 처리 후의 웨이퍼(W)의 SEM 사진을 취득하고, 실험예 1∼4의 처리 후의 웨이퍼(W)의 하드 마스크(HM)의 개구부의 폭 및 보잉량을, SEM 사진으로부터 평가하였다. 하드 마스크(HM)의 개구부의 폭 및 보잉량은, 웨이퍼(W)의 중앙 영역 및 엣지 영역의 각각에서 평가하였다. 여기서, 도 6에 나타내는 바와 같이, 하드 마스크(HM)의 개구부의 폭(WM)이란, 하드 마스크(HM)의 상단에 있어서의 개구부의 폭이며, 보잉량(ΔW)은, 반도체 영역(SR)에 형성된 트렌치의 최상부에 있어서의 폭(WT)과 이 트렌치의 최대폭(WB) 간의 차(WB-WT)이다.
도 7에, 실험예 1∼4의 처리 후의 웨이퍼(W)의 중심 영역에 있어서의 하드 마스크(HM)의 개구부의 폭(WM) 및 보잉량(ΔW)을 나타낸다. 또한, 도 8에, 실험예 1∼4의 처리 후의 웨이퍼(W)의 엣지 영역에 있어서의 하드 마스크(HM)의 개구부의 폭(WM) 및 보잉량(ΔW)을 나타낸다. 실험예 1∼4의 결과, 방법(MT1)에 따르면, 하드 마스크(HM)의 개구부의 폐색이 억제되는 것, 또한 하드 마스크(HM)의 개구부의 폭이 양호하게 유지되는 것, 또한 보잉량이 작으며 보잉이 억제되는 것이 확인되었다. 또한, 도 7 및 도 8로부터 분명한 바와 같이, 실험예 1 및 2보다, CO 가스의 유량에 대하여 O2 가스의 유량을 감소시킨 실험예 3 및 4에서는, 하드 마스크(HM)의 개구부의 폭(WM)이 넓게 유지되며, 또한 보잉량(ΔW)이 작아지는 것이 확인되었다.
(비교 실험예 1∼2)
CO 가스를 이용하지 않고 공정 S2를 실시한 점에서 실험예 1∼4와는 상이한 비교 실험예 1∼2를 행하였다. 비교 실험예 1∼2에 이용한 웨이퍼(W)의 구성은, 실험예 1∼4의 웨이퍼(W)의 구성과 동일하였다. 하기의 표 2에 비교 실험예 1∼2의 처리 조건을 나타낸다. 표 2에 나타내는 바와 같이, 비교 실험예 1∼2에서는, 공정 S2에 있어서의 O2 가스의 유량을 각각 8 sccm, 20 sccm으로 하였다. 또한, 비교 실험예 1∼2에서는, 실험예 1∼4와 동일한 시간만큼 처리를 행하였다.
비교 실험예 1 및 2의 처리 후의 웨이퍼(W)에 있어서의 보잉량(ΔW)은 각각, 0.7 ㎚, -0.5 ㎚이지만, 비교 실험예 1 및 2의 처리 후의 웨이퍼(W)에서는, 하드 마스크(HM)의 개구부에 반응 생성물이 퇴적하여, 하드 마스크(HM)의 개구부가 폐색하였다. 이들 비교 실험예 1 및 2의 결과, 실험예 1∼4에서 확인된 바와 같이, CO 가스를 처리 가스에 포함시키는 방법(MT1)의 유효성이 확인되었다.
(실험예 5∼7)
실험예 5∼7에서는, 실험예 1∼4와 동일한 웨이퍼(W)에 대하여, 하기의 표 3에 나타내는 처리 조건으로 방법(MT1)을 실시하였다. 즉 실험예 5 및 실험예 6에서는, 공정 S2를 실시하고, 실험예 7에서는, 공정 S2 후, 공정 S3을 실시하며, 반도체 영역(SR)에 실험예 1∼4보다 긴 시간 처리를 하여, 깊은 트렌치를 형성하였다.
그리고, 실험예 5∼7의 처리 후의 웨이퍼(W)의 SEM 사진을 취득하고, 실험예 5∼7의 처리 후의 웨이퍼(W)의 하드 마스크(HM)의 개구부의 폭(WM) 및 보잉량(ΔW)을, SEM 사진으로부터 평가하였다. 그 결과, 실험예 5∼7의 처리 후의 웨이퍼(W)의 하드 마스크(HM)의 개구부의 폭(WM)은 각각, 17.4 ㎚, 13,4 ㎚, 및 18.1 ㎚이며, 실험예 5∼7의 처리 후의 웨이퍼(W)의 보잉량(ΔW)은 각각, 3.3 ㎚, 2.2 ㎚, 0.8 ㎚였다. 이들 실험예 5∼6의 결과, 공정 S2에서 O2 유량이 많은 쪽이 보잉량(ΔW)을 억제할 수 있는 것을 알 수 있었다. 또한, 실시예 7과 같이, 공정 S2에서 O2 유량을 공정 S3에 비해서 상대적으로 많게 함으로써 최초에 보잉량(ΔW)을 억제하고, 공정 S3에서 공정 S2의 O2 가스의 유량보다 적게 함으로써, 반응 생성물을 억제하여, 최종적으로 하드 마스크(HM)의 개구부의 폭(WM)을 보다 넓게 유지하며, 또한 보잉량(ΔW)을 억제할 수 있는 것이 확인되었다.
또한, 전술한 실시형태에 한정되는 일없이 여러가지 변형 양태를 구성할 수 있다. 예컨대 방법(MT1)을 실시하는 장치는 평행 평판형 플라즈마 처리 장치에 한정되는 것이 아니며, 유도 결합형 플라즈마 처리 장치, 또는 마이크로파를 플라즈마원으로서 이용하는 플라즈마 처리 장치여도 좋다.
10…플라즈마 처리 장치, 12…처리 용기, 16…하부 전극, 18…정전 척, 30…상부 전극, S…처리 공간, ML1…하드 마스크의 제1 층, ML2…하드 마스크의 제2 층, ML3…하드 마스크의 제3 층, MT1…플라즈마 에칭 방법, PF…막, SR…반도체 영역.
Claims (7)
- 피처리체의 실리콘제 반도체 영역에 트렌치를 형성하는 플라즈마 에칭 방법으로서, 이 반도체 영역 상에는 상기 트렌치를 형성하기 위한 패턴을 갖는 하드 마스크가 형성되어 있고, 상기 방법은,
상기 피처리체를 수용한 처리 용기 내에서 할로겐 함유 가스, O2 가스, 및 CO 가스를 포함하는 처리 가스의 플라즈마를 생성하여, 상기 반도체 영역을 에칭하는 공정을 포함하는 플라즈마 에칭 방법. - 제1항에 있어서, 상기 반도체 영역을 에칭하는 공정에서 상기 처리 용기 내에 공급되는 상기 O2 가스의 유량은, 상기 CO 가스의 유량 이하인 것인 플라즈마 에칭 방법.
- 제2항에 있어서, 상기 반도체 영역을 에칭하는 공정에서 상기 처리 용기 내에 공급되는 상기 O2 가스의 유량은,
상기 CO 가스의 유량에 대하여,
O2 가스의 유량:CO 가스의 유량=6:30
으로 규정되는 유량 이상이며,
O2 가스의 유량:CO 가스의 유량=1:1
로 규정되는 유량 이하인 것인 플라즈마 에칭 방법. - 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 할로겐 함유 가스는, HBr 가스 및 NF3 가스 중 적어도 한쪽을 포함하는 것인 플라즈마 에칭 방법.
- 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 반도체 영역을 에칭하는 공정 후에, 상기 피처리체를 수용한 처리 용기 내에서 할로겐 함유 가스, O2 가스, 및 CO 가스를 포함하는 처리 가스의 플라즈마를 생성하여, 상기 반도체 영역을 더욱 에칭하는 공정을 더 포함하고,
상기 반도체 영역을 더욱 에칭하는 공정에서의 상기 O2 가스의 유량은, 상기 반도체 영역을 에칭하는 공정에서의 상기 O2 가스의 유량보다 적은 것인 플라즈마 에칭 방법. - 제5항에 있어서, 상기 반도체 영역을 더욱 에칭하는 공정에서의 상기 할로겐 함유 가스의 유량은, 상기 반도체 영역을 에칭하는 공정에서의 상기 할로겐 함유 가스의 유량보다 많은 것인 플라즈마 에칭 방법.
- 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 하드 마스크는, 상기 반도체 영역 상에 형성된 실리콘 산화층, 이 실리콘 산화층 상에 형성된 다결정 실리콘층, 및 이 다결정 실리콘층 상에 형성된 TEOS층을 포함하는 것인 플라즈마 에칭 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013047900A JP6059048B2 (ja) | 2013-03-11 | 2013-03-11 | プラズマエッチング方法 |
| JPJP-P-2013-047900 | 2013-03-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140111599A true KR20140111599A (ko) | 2014-09-19 |
| KR102169565B1 KR102169565B1 (ko) | 2020-10-23 |
Family
ID=51696448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140025525A KR102169565B1 (ko) | 2013-03-11 | 2014-03-04 | 플라즈마 에칭 방법 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP6059048B2 (ko) |
| KR (1) | KR102169565B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170000340A (ko) * | 2015-06-23 | 2017-01-02 | 도쿄엘렉트론가부시키가이샤 | 에칭 방법 |
| KR20220099942A (ko) * | 2015-05-29 | 2022-07-14 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 처리 장치 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7190940B2 (ja) * | 2019-03-01 | 2022-12-16 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009021489A (ja) * | 2007-07-13 | 2009-01-29 | Toshiba Corp | 半導体装置およびその製造方法 |
| KR20090071479A (ko) * | 2007-12-27 | 2009-07-01 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 에칭 방법, 플라즈마 에칭 장치, 제어 프로그램 및 컴퓨터 기억 매체 |
| KR20100105725A (ko) * | 2007-12-21 | 2010-09-29 | 램 리써치 코포레이션 | 실리콘 구조의 제조 및 프로파일 제어를 이용한 딥 실리콘 에칭 |
| JP2012174854A (ja) | 2011-02-21 | 2012-09-10 | Tokyo Electron Ltd | 半導体素子の製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3803516B2 (ja) * | 1999-09-22 | 2006-08-02 | 株式会社東芝 | ドライエッチング方法及び半導体装置の製造方法 |
| JP2003151960A (ja) * | 2001-11-12 | 2003-05-23 | Toyota Motor Corp | トレンチエッチング方法 |
| JP2005276931A (ja) * | 2004-03-23 | 2005-10-06 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2006339490A (ja) * | 2005-06-03 | 2006-12-14 | Toshiba Corp | 半導体装置の製造方法 |
| JP2007019191A (ja) * | 2005-07-06 | 2007-01-25 | Fujitsu Ltd | 半導体装置とその製造方法 |
| JP2008124399A (ja) * | 2006-11-15 | 2008-05-29 | Toshiba Corp | 半導体装置の製造方法 |
| JP4816478B2 (ja) * | 2007-02-02 | 2011-11-16 | 東京エレクトロン株式会社 | エッチング方法及び記憶媒体 |
-
2013
- 2013-03-11 JP JP2013047900A patent/JP6059048B2/ja active Active
-
2014
- 2014-03-04 KR KR1020140025525A patent/KR102169565B1/ko active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009021489A (ja) * | 2007-07-13 | 2009-01-29 | Toshiba Corp | 半導体装置およびその製造方法 |
| KR20100105725A (ko) * | 2007-12-21 | 2010-09-29 | 램 리써치 코포레이션 | 실리콘 구조의 제조 및 프로파일 제어를 이용한 딥 실리콘 에칭 |
| JP2011508431A (ja) * | 2007-12-21 | 2011-03-10 | ラム リサーチ コーポレーション | シリコン構造体の製造及びプロファイル制御を伴うシリコンディープエッチング |
| KR20090071479A (ko) * | 2007-12-27 | 2009-07-01 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 에칭 방법, 플라즈마 에칭 장치, 제어 프로그램 및 컴퓨터 기억 매체 |
| JP2012174854A (ja) | 2011-02-21 | 2012-09-10 | Tokyo Electron Ltd | 半導体素子の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220099942A (ko) * | 2015-05-29 | 2022-07-14 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 처리 장치 |
| KR20170000340A (ko) * | 2015-06-23 | 2017-01-02 | 도쿄엘렉트론가부시키가이샤 | 에칭 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102169565B1 (ko) | 2020-10-23 |
| JP2014175521A (ja) | 2014-09-22 |
| JP6059048B2 (ja) | 2017-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101744625B1 (ko) | 에칭 방법 | |
| US9396962B2 (en) | Etching method | |
| US20210134604A1 (en) | Etching method | |
| KR102099408B1 (ko) | 플라즈마 에칭 방법 및 플라즈마 에칭 장치 | |
| TW201624563A (zh) | 蝕刻方法 | |
| KR102175860B1 (ko) | 실리콘 산화막을 에칭하는 방법 | |
| US11205577B2 (en) | Method of selectively etching silicon oxide film on substrate | |
| EP3206223A1 (en) | Plasma processing method and plasma processing apparatus | |
| US20220181162A1 (en) | Etching apparatus | |
| US10192750B2 (en) | Plasma processing method | |
| US11942332B2 (en) | Methods of etching metal-containing layers | |
| KR102169565B1 (ko) | 플라즈마 에칭 방법 | |
| US9922841B2 (en) | Plasma processing method | |
| JP7382848B2 (ja) | 基板処理方法および基板処理装置 | |
| KR102170584B1 (ko) | 플라즈마 처리 방법 및 플라즈마 처리 장치 | |
| JP5804978B2 (ja) | プラズマエッチング方法及びコンピュータ記録媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |