CN107170676A - 一种提高半导体结构侧剖面平整度的方法 - Google Patents

一种提高半导体结构侧剖面平整度的方法 Download PDF

Info

Publication number
CN107170676A
CN107170676A CN201710383240.8A CN201710383240A CN107170676A CN 107170676 A CN107170676 A CN 107170676A CN 201710383240 A CN201710383240 A CN 201710383240A CN 107170676 A CN107170676 A CN 107170676A
Authority
CN
China
Prior art keywords
functional layer
semiconductor structure
tin ball
method described
side section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710383240.8A
Other languages
English (en)
Other versions
CN107170676B (zh
Inventor
李莉
刘君芳
师江曼
刘思
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201710383240.8A priority Critical patent/CN107170676B/zh
Publication of CN107170676A publication Critical patent/CN107170676A/zh
Application granted granted Critical
Publication of CN107170676B publication Critical patent/CN107170676B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明涉及半导体领域，尤其涉及一种提高半导体结构侧剖面平整度的方法，半导体结构包括上下键合的第一功能层和第二功能层，第二功能层背向第一功能层的表面具有凸起的锡球，其特征在于，包括：步骤S1，采用酸液去除第二功能层的表面的锡球；步骤S2，对去除锡球后的第二功能层的表面进行清洗和干燥；步骤S3，于清洗和干燥后的第二功能层的表面上粘附一保护层；步骤S4，对半导体结构的侧面进行研磨以将第一功能层和第二功能层的键合面暴露出，形成平整的侧剖面；能够避免在研磨半导体结构时，因锡球的存在造成的应力集中致使键合面破损或断裂的情况，从而避免破损或断裂影响对待观测的键合面的观测。

Description

一种提高半导体结构侧剖面平整度的方法
技术领域
本发明涉及半导体领域，尤其涉及一种提高半导体结构截面平整度的方法。
背景技术
在先进半导体制程中，为了实现芯片功能互补，提高芯片集成度，会把两片具有不同功能的晶圆用特定的方法键合(bonding)在一起，然后对晶圆进行减薄和晶圆级芯片封装(wafer level chip scale package，简称WLCSP)。其中，键合面的质量是影响此类芯片可靠性的关键因素。在WLCSP封装技术中，一般在样品表面用锡球连接有源面与印制电路板。对于此类封装样品，受传统的样品定点制备方法的局限性，为了获得完好的键合面形貌，需要采用研磨的方法。但是对于表面带有锡球的样品，若不加处理直接研磨，凸起的锡球会让应力集中在锡球附近，很容易造成样品键合面破损或断裂，在后续的形貌检测过程中无法获得键合面的真实形貌从而造成误判。
发明内容
针对上述问题，本发明提出了一种提高半导体结构侧剖面平整度的方法，所述半导体结构包括上下键合的第一功能层和第二功能层，所述第二功能层背向所述第一功能层的表面具有凸起的锡球，其中，包括：
步骤S1，采用酸液去除所述第二功能层的表面的所述锡球；
步骤S2，对去除所述锡球后的所述第二功能层的表面进行清洗和干燥；
步骤S3，于清洗和干燥后的所述第二功能层的表面上粘附一保护层；
步骤S4，对所述半导体结构的侧面进行研磨以将所述第一功能层和所述第二功能层的键合面暴露出，形成平整的侧剖面。
上述的方法，其中，还包括：
步骤S5，对所述键合面进行扫描，以获得所述键合面的形貌。
上述的方法，其中，所述酸液为硝酸和盐酸的混合液。
上述的方法，其中，所述硝酸的浓度为65％～75％，所述盐酸为浓盐酸，混合比为4：1～6：1。
上述的方法，其中，所述步骤S3中，采用两液混合硬化胶将所述保护层粘附在所述第二功能层的表面，并对所述两液混合硬化胶进行烘烤工艺。
上述的方法，其中，所述烘烤工艺的温度为140～160℃，所述烘烤工艺的持续时间为13～17分钟。
上述的方法，其中，所述步骤S4具体为：
依次采用粗砂纸和钻石砂纸研磨所述半导体结构的侧面，再采用研磨液对所述半导体结构的侧面进行抛光形成平整的所述侧剖面。
上述的方法，其中，所述保护层为硅片。
上述的方法，其中，所述步骤S1具体为：
将所述第二功能层具有所述锡球的表面浸入所述酸液中直至无气泡生成。
上述的方法，其中，所述步骤S2中，采用离子水清洗所述第二功能层的表面，以及采用氮气枪干燥所述第二功能层的表面。
有益效果：本发明提出的一种提高半导体结构侧剖面平整度的方法能够避免在研磨半导体结构时，因锡球的存在造成的应力集中致使半导体键合面破损或断裂的情况，从而避免破损或断裂影响对待观测的键合面的观测。
附图说明
图1为本发明一实施例中提高半导体结构侧剖面平整度的方法；
图2为本发明一实施例中提高半导体结构侧剖面平整度的方法。
具体实施方式
下面结合附图和实施例对本发明进行进一步说明。
在一个较佳的实施例中，如图1所示，提出了一种提高半导体结构侧剖面平整度的方法，半导体结构包括上下键合的第一功能层和第二功能层，第二功能层背向第一功能层的表面具有凸起的锡球，其中，可以包括：
步骤S1，采用酸液去除第二功能层的表面的锡球；
步骤S2，对去除锡球后的第二功能层的表面进行清洗和干燥；
步骤S3，于清洗和干燥后的第二功能层的表面上粘附一保护层；
步骤S4，对半导体结构的侧面进行研磨以将第一功能层和第二功能层的键合面暴露出，形成平整的侧剖面。
上述技术方案中，由于第一功能层和第二功能层的键合面是需要观测的面，一般需要对半导体结构的侧面进行研磨将键合面的侧面暴露出来，才能够通过形貌检测的手段对该键合面进行观测；第一功能层和第二功能层可以是单一结构层，也可以是复合结构层。
在一个较佳的实施例中，如图2所示，还可以包括：
步骤S5，对键合面进行扫描，以获得键合面的形貌。
上述技术方案中，扫描的方式为SEM(scanning electron microscope扫描式电子显微镜，简称SEM)。
在一个较佳的实施例中，酸液可以为硝酸和盐酸的混合液。
上述实施例中，优选地，硝酸的浓度可以为65％～75％，例如为68％，或69％，或70％，或71％，或72％等；盐酸可以为浓盐酸，混合比可以为4：1～6：1，例如为4.5：1，或4.8：1，或5：1，或5.2：1，或5.5：1等。
在一个较佳的实施例中，步骤S3中，采用两液混合硬化胶将保护层粘附在第二功能层的表面，并对两液混合硬化胶进行烘烤工艺。
上述技术方案中，通过两液混合硬化胶粘附第二功能层，若不进行烘烤工艺，两液混合硬化胶会具有一定的流动性，对涂覆后的两液混合硬化胶进行烘烤能够使得两液混合硬化胶快速凝固。
上述实施例中，优选地，烘烤工艺的温度为140～160℃，烘烤工艺的持续时间可以为13～17分钟，例如为14分钟，或15分钟，或16分钟等。
在一个较佳的实施例中，步骤S4具体为：
依次采用粗砂纸和钻石砂纸研磨半导体结构的侧面，再采用研磨液对半导体结构的侧面进行抛光形成平整的侧剖面。
上述技术方案中，由于研磨起始阶段可采用较为粗糙的粗砂纸和钻石砂纸提高研磨效率，再采用研磨液抛光提高研磨表面的平整度形成平整的侧剖面。
在一个较佳的实施例中，保护层可以为硅片，但这只是一种优选的情况，不应视为是对本发明的限制。
在一个较佳的实施例中，步骤S1具体可以为：
将第二功能层具有锡球的表面浸入酸液中直至无气泡生成。
上述技术方案中，气泡是酸液中的氢离子与锡球反应产生的氢气。
在一个较佳的实施例中，步骤S2中，可以采用去离子水清洗第二功能层的表面，以及采用氮气枪干燥第二功能层的表面，重点清洗的是浸入酸液的部分。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (10)

1.一种提高半导体结构侧剖面平整度的方法，所述半导体结构包括上下键合的第一功能层和第二功能层，所述第二功能层背向所述第一功能层的表面具有凸起的锡球，其特征在于，包括：
步骤S1，采用酸液去除所述第二功能层的表面的所述锡球；
步骤S2，对去除所述锡球后的所述第二功能层的表面进行清洗和干燥；
步骤S3，于清洗和干燥后的所述第二功能层的表面上粘附一保护层；
步骤S4，对所述半导体结构的侧面进行研磨以将所述第一功能层和所述第二功能层的键合面暴露出，形成平整的侧剖面。
2.根据权利要求1所述的方法，其特征在于，还包括：
步骤S5，对所述键合面进行扫描，以获得所述键合面的形貌。
3.根据权利要求1所述的方法，其特征在于，所述酸液为硝酸和盐酸的混合液。
4.根据权利要求3所述的方法，其特征在于，所述硝酸的浓度为65％～75％，所述盐酸为浓盐酸，混合比为4：1～6：1。
5.根据权利要求1所述的方法，其特征在于，所述步骤S3中，采用两液混合硬化胶将所述保护层粘附在所述第二功能层的表面，并对所述两液混合硬化胶进行烘烤工艺。
6.根据权利要求5所述的方法，其特征在于，所述烘烤工艺的温度为140～160℃，所述烘烤工艺的持续时间为13～17分钟。
7.根据权利要求1所述的方法，其特征在于，所述步骤S4具体为：
依次采用粗砂纸和钻石砂纸研磨所述半导体结构的侧面，再采用研磨液对所述半导体结构的侧面进行抛光形成平整的所述侧剖面。
8.根据权利要求1所述的方法，其特征在于，所述保护层为硅片。
9.根据权利要求1所述的方法，其特征在于，所述步骤S1具体为：
将所述第二功能层具有所述锡球的表面浸入所述酸液中直至无气泡生成。
10.根据权利要求1所述的方法，其特征在于，所述步骤S2中，采用离子水清洗所述第二功能层的表面，以及采用氮气枪干燥所述第二功能层的表面。
CN201710383240.8A 2017-05-26 2017-05-26 一种提高半导体结构侧剖面平整度的方法 Active CN107170676B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710383240.8A CN107170676B (zh) 2017-05-26 2017-05-26 一种提高半导体结构侧剖面平整度的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710383240.8A CN107170676B (zh) 2017-05-26 2017-05-26 一种提高半导体结构侧剖面平整度的方法

Publications (2)

Publication Number Publication Date
CN107170676A true CN107170676A (zh) 2017-09-15
CN107170676B CN107170676B (zh) 2019-08-30

Family

ID=59821502

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710383240.8A Active CN107170676B (zh) 2017-05-26 2017-05-26 一种提高半导体结构侧剖面平整度的方法

Country Status (1)

Country Link
CN (1) CN107170676B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111653498A (zh) * 2020-06-12 2020-09-11 长江存储科技有限责任公司 一种半导体结构及其研磨方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020100600A1 (en) * 2001-01-26 2002-08-01 Albert Douglas M. Stackable microcircuit layer formed from a plastic encapsulated microcircuit and method of making the same
JP2003229395A (ja) * 2002-02-06 2003-08-15 Umc Japan 半導体デバイスの加工方法
JP2004134479A (ja) * 2002-10-09 2004-04-30 Fujitsu Ltd ２次元キャリア分布測定用試料、２次元キャリア分布測定用試料の作製方法、および２次元キャリア分布の評価方法
CN1523336A (zh) * 2003-02-18 2004-08-25 华为技术有限公司 一种小型元器件解剖方法
CN103824756A (zh) * 2012-11-16 2014-05-28 中芯国际集成电路制造(上海)有限公司 去除封装结构的方法
CN105334084A (zh) * 2014-06-30 2016-02-17 无锡华润上华半导体有限公司 集成电路芯片失效分析样品的制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020100600A1 (en) * 2001-01-26 2002-08-01 Albert Douglas M. Stackable microcircuit layer formed from a plastic encapsulated microcircuit and method of making the same
JP2003229395A (ja) * 2002-02-06 2003-08-15 Umc Japan 半導体デバイスの加工方法
JP2004134479A (ja) * 2002-10-09 2004-04-30 Fujitsu Ltd ２次元キャリア分布測定用試料、２次元キャリア分布測定用試料の作製方法、および２次元キャリア分布の評価方法
CN1523336A (zh) * 2003-02-18 2004-08-25 华为技术有限公司 一种小型元器件解剖方法
CN103824756A (zh) * 2012-11-16 2014-05-28 中芯国际集成电路制造(上海)有限公司 去除封装结构的方法
CN105334084A (zh) * 2014-06-30 2016-02-17 无锡华润上华半导体有限公司 集成电路芯片失效分析样品的制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111653498A (zh) * 2020-06-12 2020-09-11 长江存储科技有限责任公司 一种半导体结构及其研磨方法

Also Published As

Publication number Publication date
CN107170676B (zh) 2019-08-30

Similar Documents

Publication Publication Date Title
US7064069B2 (en) Substrate thinning including planarization
JP5571227B2 (ja) 室温共有結合方法
US7056812B2 (en) Process for strengthening semiconductor substrates following thinning
KR100796249B1 (ko) 접합 웨이퍼의 제조방법
CN104145330B (zh) 用于临时接合超薄晶片的方法和装置
TW466642B (en) Process for fabricating semiconductor wafers with external gettering
CN105702563B (zh) 一种新型晶圆减薄方法
JP6147250B2 (ja) 撮像装置の製造方法および半導体装置の製造方法
CN105070668B (zh) 一种晶圆级芯片封装方法
TW200720412A (en) Polishing agent, method for polishing surface to be polished, and method for manufacturing semiconductor integrated circuit device
CN102044428A (zh) 晶圆的减薄方法
JP5610328B1 (ja) 半導体デバイスの製造方法
CN101002307A (zh) 制造半导体集成电路器件的方法
JP2011023393A (ja) 半導体装置の製造方法
CN109972204B (zh) 超薄超平晶片和制备该超薄超平晶片的方法
CN109686659A (zh) 一种在不同衬底材料上制备薄膜的方法
CN109712926B (zh) 一种半导体器件的制造方法
CN107170676A (zh) 一种提高半导体结构侧剖面平整度的方法
CN105762062B (zh) 一种砷化镓半导体基片湿法刻蚀工艺
CN105280480A (zh) 光刻返工过程中的表面处理方法
CN109037033A (zh) 一种晶圆减薄方法
CN101329987B (zh) 焊接金球的去除方法
TW439148B (en) Method of enhancing CMP removal rate of polymer-like material and improving planarization in integrated circuit structure
CN108417480A (zh) 一种降低晶圆研磨正面损伤方法
CN102479674B (zh) 一种晶圆制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant