JP2004134479A - 2次元キャリア分布測定用試料、2次元キャリア分布測定用試料の作製方法、および2次元キャリア分布の評価方法 - Google Patents

2次元キャリア分布測定用試料、2次元キャリア分布測定用試料の作製方法、および2次元キャリア分布の評価方法 Download PDF

Info

Publication number
JP2004134479A
JP2004134479A JP2002295677A JP2002295677A JP2004134479A JP 2004134479 A JP2004134479 A JP 2004134479A JP 2002295677 A JP2002295677 A JP 2002295677A JP 2002295677 A JP2002295677 A JP 2002295677A JP 2004134479 A JP2004134479 A JP 2004134479A
Authority
JP
Japan
Prior art keywords
sample
substrate
measurement
carrier distribution
dimensional carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002295677A
Other languages
English (en)
Inventor
Yoshio Kikuchi
菊地 吉男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002295677A priority Critical patent/JP2004134479A/ja
Publication of JP2004134479A publication Critical patent/JP2004134479A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】走査型プローブ顕微鏡による2次元キャリア分布の評価に適した2次元キャリア分布測定用試料の作製方法を提供する。
【解決手段】2次元キャリア分布測定用試料の作製方法は、測定対象領域が形成された基板上に膜厚が1μm以上の薄膜を堆積する工程と、薄膜上にダミーウエハを接着する工程と、測定対象領域の断面が露出するように基板と垂直な方向に切断する工程と、切断面を鏡面研磨する工程とを含む。
【選択図】    図1

Description

【0001】
【発明の属する技術分野】
本発明は、2次元キャリア分布測定用試料の作成方法と、このような試料を用いた2次元キャリア分布の評価方法に関し、特に、半導体デバイスにおけるキャリアの2次元分布の形状を精度よく評価するための試料作製技術と、評価方法に関する。
【0002】
【従来の技術】
超LSIの高集積化に伴い、キャリアの2次元分布をナノメーターの分解能で制御する技術が必要になってきている。特に、0.1μm以下の世代の微細化のレベルになると、ゲート電極下でのキャリア分布の形状が、直接半導体デバイスのトランジスタ特性に影響することになる。
【0003】
従来、不純物の分布を測定する技術としては、SIMS(2次イオン質量分析法)が広く用いられてきた。この手法は高感度で有効であるが、1次元でしか測定出来ないという欠点がある。一方、2次元的には、断面TEM(TransmissionElectron Microscope)観察用の試料に電子ビームを収束させることにより、EDX(Energy Dispersive X−ray spectroscopy:エネルギー分散X線分光)やEELS(Electron Energy Loss Spectroscopy:電子エネルギー損失分光)などの分析をおこなう手法も多く利用されている。ただし、この手法も、空間分解能的を上げると感度に問題があり、まだ改良の余地が残されている。
【0004】
このため、導電性の探針(プローブ)を直接試料表面に接触させ、探針と試料の間に電圧を印可しながら走査させて探短と試料との間の容量の変化を測定することによって試料中のキャリア分布を得る走査型容量顕微鏡(SCM:ScanningCapacitance Microscope)や、同じく電圧を印加しながら試料上に探針を走査して試料中の局所的拡がり抵抗の分布を測定することによってキャリア分布を得る装置(SSRM:Scanning Spreading Resistance Microscope)が開発され、2次元的にキャリア分布を測定する技術として有望視されている。
【0005】
これらの装置を用いて、ゲート電極下でのキャリアの2次元分布等を測定するためには、ゲート電極を含むソース・ドレイン領域の断面を、ほとんど傾斜のない状態で鏡面に研磨する必要がある。
【0006】
このような試料作成技術としては、従来の断面TEM観察する際の試料作製手法の応用が有効であることが知られている(たとえば、非特許文献1参照)。図5に、従来の断面TEM観察用の試料作成工程の概略を示す。
【0007】
まず、図5(a)に示すように、測定対象領域であるゲート102およびソース・ドレイン103が形成された半導体基板101に、ダミーウエハ105を接着する。次に、図5(b)に示すように、スライサーで短冊状に切断する。切断面には、ゲート102およびソース・ドレイン103の断面が露出し、基板101とダミーウエハ105との間に接着層106が介在する。次に、図5(c)に示すように、研磨盤111を用いて切断面を鏡面研磨する。
【0008】
【非特許文献1】
“Scanning Capacitance Microscopy (SCM)”, Support Note No. 289, Rev. A, Digital Instruments Veeco Metrology Group, Santa Barbara, CA93117, January 31, 2000, pp289−43 to 289−51
【0009】
【発明が解決しようとする課題】
従来の試料作成工程による切断面を鏡面研磨した場合、図5(d)に示すように、接着層106の近傍でのだれ120を避けることはできない。鏡面研磨により、柔らかい接着層106の部分が先にけずれ、接着層の近傍が落ち込むからである。このような鏡面研磨の結果、ゲート102およびソース・ドレイン103を含む測定領域がだれ120の中に入ってしまい、測定対象領域が湾曲、あるいは斜めに傾斜する。このような測定領域に探針(プローブ)を走査させると、被走査面に対する接触力や接触角度、あるいは接触面積に悪影響をあたえ、SCM測定やSSRM測定の信頼性が低下する。このような接触のばらつきによる信頼性の低下は、特に高精度の測定をする際に問題になる。
【0010】
一方、収束イオンビーム(FIB:Focused Ion Beam)を表面研磨に適用する方法が考えられるが、イオンで研磨した後の表面には、使用したイオンのアモルファス層が形成される。このため、信号雑音比(S/N)が悪くなり測定用試料の作製には適さないことがわかっている。
【0011】
これらの問題点に鑑みて、測定対象領域でのだれを防止し、正確な測定を可能にする2次元キャリア分布測定用試料が望まれている。なお、本件特許出願と同一出願人による特願2002−128653に、測定用試料の作製について別の提案がなされている。
【0012】
本発明は、測定対象領域にだれがなく、SCM測定やSSRM測定に耐え得る断面形状の2次元キャリア分布測定用試料を提供することを目的とするものである。
【0013】
また、このような2次元キャリア分布測定用試料の作製方法の提供を目的とする。
【0014】
さらに、このような方法で作製された試料を用いて、2次元キャリア分布を高精度に評価する方法を提供することを目的とする。
【0015】
【課題を解決するための手段】
上記目的を達成するために、まずSCMやSSRMにより測定する測定領域でのだれを解消するために、測定領域を接着面から十分離す構成を採用する。具体的には、基板をダミーウエハと接着する前に、測定試料表面に十分な膜厚を有する薄膜を堆積する。
【0016】
第1の側面においては、2次元キャリア分布測定用の試料は、基板と、基板に形成された測定対象領域と、基板および測定対象領域に位置する薄膜と、薄膜上に位置するダミーウエハと、積層方向に沿って前記測定対象領域の断面を平坦に露出させた研磨面とを備える。
【0017】
測定領域上に位置する薄膜は、1μm以上の膜厚を有するアモルファス層であることが好ましい。アモルファス層とすることによって、基板に対する応力などの影響を低減する。また、膜厚を1μm以上とすることによって、接着面から十分に離れた位置で、測定領域の断面が湾曲や傾きのない平坦な鏡面研磨面に現われる。
【0018】
アモルファス層は、基板とほぼ等しい硬度を有することが望ましい。これにより、研磨速度のばらつきを低減し、研磨後の平坦さを保証する。
【0019】
また、ダミーウエハは、測定対象領域がターゲットとする所望のキャリア濃度を有する領域を有することが望ましい。これにより、作製された試料で2次元キャリアの分布を測定する際に、ダミーウエハに形成されたキャリア濃度の領域を参照することによって、2次元キャリア分布が迅速かつ容易に校正できる。
【0020】
第2の側面では、上述した2次元キャリア分布測定用試料の作製方法を提供する。この方法は、以下の工程を含む。
(a)測定対象領域が形成された基板上に厚さ1μm以上の薄膜を形成する。
(b)薄膜上にダミーウエハを接着する。
(c)測定対象領域の断面が露出するように前記基板と垂直な方向に切断する。
(d)切断面を鏡面研磨する。
【0021】
薄膜の堆積は、基板へのストレス等の影響を考えた場合、アモルファス状態で低温堆積するのが好ましい。具体的には、プラズマ重合や、TEOS等の原料ガスを用いた低温酸化膜の堆積を利用することができる。
【0022】
上記の作製方法は、ダミーウエハに、あらかじめ測定領域がターゲットとする所望のキャリア濃度の領域を形成する工程をさらに含む。試料を用いて実際に2次元キャリア分布を評価する際の校正を容易にする。
【0023】
第3の側面では、2次元キャリア分布測定用試料を用いて、2次元キャリア分布を評価する方法を提供する。この評価方法は以下の工程を含む。
(a)不純物拡散領域が形成された基板と、前記基板および不純物拡散領域を覆う膜厚が1μm以上の薄膜と、前記薄膜上に接着されたダミーウエハと、積層方向に沿って不純物拡散領域の断面を平坦に露出させた研磨面とを備える2次元キャリア分布測定用の試料を準備する。
(b)走査型プローブ顕微鏡を用いて、研磨面で露出した不純物拡散領域の2次元キャリア分布を評価する。
【0024】
走査型プローブ顕微鏡は、たとえば走査型拡がり抵抗顕微鏡である。この場合、評価方法は、走査型拡がり抵抗顕微鏡を用いて前記研磨面で基板の拡がり抵抗を測定する工程と、測定した抵抗値をキャリア濃度に変換する工程とをさらに含む。
【0025】
走査型プローブ顕微鏡として、走査型容量顕微鏡を用いることもできる。この場合、評価方法は、当該走査型容量顕微鏡を用いて前記研磨面で基板の容量を測定する工程と、測定した容量をキャリア濃度に変換する工程とをさらに含む。
【0026】
測定に用いた2次元キャリア分布測定用試料は、キャリア分布の測定対象領域が平坦な鏡面上に露出するので、プローブの接触力や接触角度が一定し、基板容量や拡がり抵抗を測定領域全体にわたって正確に測定することができる。したがって、たとえば、シリコンデバイスのソース・ドレイン領域でのp/n接合の位置の確認や、エクステンションの形状をナノメーターのオーダーで正確に評価することができる。この技術は、CMOSプロセスの管理に有効に適用できる。
【0027】
試料準備工程は、前記ダミーウエハに所望のキャリア濃度の領域を形成する工程を含む。また、評価工程は、測定対象領域と所望のキャリア濃度の領域とを同時に測定する工程と、この測定結果をもとに2次元キャリア分布を校正する工程とをさらに含む。これにより、2次元キャリア分布の校正が容易になる。
【0028】
【発明の実施の形態】
以下、図面を参照して、本発明の実施形態について説明する。
【0029】
図1は、本発明の一実施形態に係る2次元キャリア分布測定用の試料の作製工程を示す図である。
【0030】
まず、図1(a)に示すように、シリコン(Si)基板11上にゲート12およびソース・ドレイン13が形成されたチップを、サンプル用に切り出し、このチップの基板11上に、膜厚1μm以上の薄膜21を形成する。薄膜21として、たとえばアモルファス層21を低温で堆積する。基板11への応力等の影響を低減するためである。アモルファス層21は、基板11と同程度の硬度を有し、低温で堆積できる層であれば、その種類は問わない。低温でのアモルファス層の堆積方法として、TEOS等を材料ガスに用いた低温酸化膜の堆積や、プラズマ重合の利用が有効である。
【0031】
なお、図1(a)では、説明の便宜上、ゲート12およびソース・ドレイン領域13上にのみアモルファス層21が堆積されているように図示されているが、アモルファス層21は、基板11の全面に堆積されるものとする。図2(a)に、基板11上にゲート絶縁膜14を介して形成されたゲート12、およびソース・ドレイン領域13を覆ってアモルファス層21を堆積した状態の断面図を示す。
【0032】
次に、図1(b)に示すように、アモルファス層21を堆積したチップに、ダミーウエハ15を接着する。接着剤として、たとえばエポキシ系のものを用いる。このとき、接着層をできるだけ薄くすることが望ましい。ダミーウエハ15は、測定対象領域がターゲットとする範囲の抵抗値を有する。図1の例における測定対象領域は、ソース・ドレイン13を含む基板領域である。
【0033】
次に、図1(c)に示すように、ダミーウエハ15を接着したチップを短冊状に切断する。以降の鏡面研磨工程を考えた場合、スライサーよりも、ダイシングソーで、レジンボンドに2000番〜3000番のダイヤモンドの粒子を埋め込んだものを用いる方が望ましい。短冊状に切断した切断面は、図2(b)に示すとおりである。
【0034】
次に、図1(d)に示すように、切断面に鏡面研磨工程を示す。鏡面研磨の最終処理として、コロイダルシリカを用いた鏡面処理を付加することが望ましい。
【0035】
このような作製工程を経た結果、図1(e)に示す2次元キャリア分布測定用の試料30が完成する。試料30は、基板11と、基板11に形成されたゲート12およびソース・ドレイン13を含む測定対象領域と、基板11と測定対象領域上に位置するアモルファス層21と、アモルファス層21上に位置するダミーウエハ15と、これらの積層方向に沿って測定対象領域の断面を平坦に露出させた研磨面とを備える。
【0036】
図1(e)に示すように、鏡面研磨の結果、接着層16の近傍のダミーウエハ15およびアモルファス層21にだれ25が生じる。しかし、測定対象領域となるソース・ドレイン13の断面領域は接着層16から離れ、だれのない平坦な鏡面で形成される。
【0037】
このようにして作製された2次元キャリア分布測定用の試料30は、SCM(走査型容量顕微鏡)やSSRM(走査型拡がり抵抗顕微鏡)などの走査型プローブ顕微鏡を用いた2次元キャリア分布の評価に適しており、高精度な2次元キャリア分布の測定を可能にする。
【0038】
また、このような試料30を用いることによって、CMOSプロセスでの工程管理を正確かつ効率的にすることができる。
【0039】
図3および4は、図1に示す工程で作製された2次元キャリア分布測定用試料30と、走査型プローブ顕微鏡を用いて、実際に2次元キャリア分布を評価する手法を示す図である。図3では、SCM(走査型容量顕微鏡)を用いた評価方法を、図4ではSSRM(走査型拡がり抵抗顕微鏡)を用いた評価方法を説明する。
【0040】
図3において、SCMは電気容量センサ50を装備した導電性プローブ40aを有する。プローブ40aに交流電圧を印加しながら、プローブ40aの先端を、断面形状が試料の鏡面に現われる測定領域に沿って走査させる。実際の測定では、鏡面に自然酸化膜(SiO 膜)18が形成されており、SiO 膜18を介してプローブ40aを走査することになる。プローブ40aと基板11との間の静電容量Csiは、基板中のキャリア濃度によって変化する。キャリア濃度が低いほど容量の変化が大きく、コントラストが大きくなる。測定された静電容量は、たとえばトランジスタの静電容量分布モデルを用いたシミュレーションにより、キャリア濃度に変換され、等高線で表わされる画像として出力される。
【0041】
本発明の実施形態により作製された試料30は、だれのない平坦な鏡面上に測定対象領域の断面形状を有するので、プローブ40aの鏡面に対する接触角度が一定し、測定精度が向上する。
【0042】
図4において、SSRMはログアンプを装備した導電性プローブ40bを有し、プローブ40bと半導体基板11の間に電圧を印加しながら、プローブ40bを鏡面に形成された測定領域上に走査する。走査時に、プローブ40bの先端を基板11に対して押圧する。測定したいのは、基板11中に局所的に拡がるサンプル抵抗R2である。一方、プローブ40bの先端と基板11との接触点に、接触抵抗R1が存在する。プローブ40bを基板11に対して押圧することにより、接触抵抗R1をターゲットであるサンプル抵抗R2よりもはるかに小さくする。たとえば、約10GPaの押し込みで、R1<<R2になる。なお、図示はしないが、図4においても、基板11上の鏡面に自然酸化膜が形成されており、この自然酸化膜を塑性変形させるように押圧する。測定された拡がり抵抗はログアンプを介して出力され、キャリア濃度に変換される。
【0043】
拡がり抵抗を測定する場合、測定領域が湾曲したり、傾斜したりすると、プローブ40bの基板11に対する接触力に影響し、正確な抵抗値を得ることができない。この点、図1の工程で作製された試料30は、測定対象領域が平坦な鏡面で構成されるため、接触力を一定に維持しながら、精度よく拡がり抵抗を測定することができる。
【0044】
なお、図3および図4に示す測定例において、ダミーウエハ15にあらかじめ、測定対象領域(たとえばゲート12およびソース・ドレイン13を含む基板領域)がターゲットとする、所望のキャリア濃度の領域を形成しておく。所望のキャリア濃度の領域は、図1に示す接着層16を挟んで基板11上の測定対象領域と対象となる位置に形成するのが望ましい。これにより、ダミーウエハ15上の所望のキャリア濃度の領域の断面も、平坦な鏡面として構成することができる。
【0045】
図3または図4の走査型プローブ顕微鏡を用いた測定時には、試料30の測定対象領域と、あらかじめダミーウエハ15に形成された所望の(ターゲットとする)キャリア濃度領域とを、同時に走査する。そして、双方の領域の測定値の一致に基づいて、2次元キャリア分布を校正する。このように、あらかじめダミーウエハ15に形成されたキャリア濃度の領域の抵抗値、あるいは静電容量値を参照することにより、シミュレーションなしで測定結果を容易に校正することができる。
(付記1) 基板と、前記基板に形成された測定対象領域と、前記基板および測定対象領域に位置する薄膜と、前記薄膜上に位置するダミーウエハと、積層方向に沿って前記測定対象領域の断面を平坦に露出させた研磨面とを備えることを特徴とする2次元キャリア分布測定用試料。
(付記2) 前記薄膜は、アモルファス層であることを特徴とする付記1に記載の2次元キャリア分布測定用試料。
(付記3) 前記薄膜の膜厚は1μm以上であることを特徴とする付記1または2に記載の2次元キャリア分布測定用試料。
(付記4) 前記薄膜は、前記基板とほぼ等しい硬度を有することを特徴とする付記1〜3のいずれかに記載の2次元キャリア分布測定用試料。
(付記5) 前記ダミーウエハは、前記測定対象領域がターゲットとする所望のキャリア濃度の領域を有することを特徴とする付記1に記載の測定用試料。
(付記6) 測定対象領域が形成された基板上に膜厚が1μm以上の薄膜を形成する工程と、前記薄膜上にダミーウエハを接着する工程と、前記測定対象領域の断面が露出するように前記基板と垂直な方向に切断する工程と、前記切断面を鏡面研磨する工程とを含むことを特徴とする2次元キャリア分布測定用試料の作製方法。
(付記7) 前記薄膜形成工程は、低温でアモルファス層を堆積する工程であることを特徴とする付記6に記載の2次元キャリア分布測定用試料の作製方法。
(付記8) 前記ダミーウエハに、あらかじめ前記測定領域がターゲットとする所望のキャリア濃度の領域を形成する工程をさらに含むことを特徴とする付記6に記載の2次元キャリア分布測定用試料の作製方法。
(付記9) 不純物拡散領域が形成された基板と、前記基板および不純物拡散領域を覆う厚さ1μm以上の薄膜と、前記薄膜上に接着されたダミーウエハと、積層方向を垂直に延び前記不純物拡散領域の断面を平坦に露出させた研磨面とを備える2次元キャリア分布測定用の試料を準備する工程と、
走査型プローブ顕微鏡を用いて、前記研磨面で露出した不純物拡散領域の2次元キャリア分布を評価する工程と
を含むことを特徴とする2次元キャリア分布の評価方法。
(付記10) 前記走査型プローブ顕微鏡は走査型拡がり抵抗顕微鏡であり、当該走査型拡がり抵抗顕微鏡を用いて前記研磨面で前記基板の拡がり抵抗を測定する工程と、
前記測定した抵抗値をキャリア濃度に変換する工程と
をさらに含むことを特徴とする付記9に記載の2次元キャリア分布の評価方法。
(付記11) 前記走査型プローブ顕微鏡は、走査型容量顕微鏡であり、当該走査型容量顕微鏡を用いて前記研磨面で前記基板の容量を測定する工程と、
前記測定した容量をキャリア濃度に変換する工程と
をさらに含むことを特徴とする付記9に記載の2次元キャリア分布の評価方法。
(付記12) 前記試料準備工程は、前記ダミーウエハに所望のキャリア濃度の領域を形成する工程を含み、前記評価工程は、測定対象領域と所望のキャリア濃度の領域とを同時に測定する工程と、この測定結果をもとに2次元キャリア分布を校正する工程とをさらに含むことを特徴とする付記10または11に記載の2次元キャリア分布の評価方法。
【0046】
【発明の効果】
以上述べたように、本発明によれば、CMOSプロセス等で、キャリアの2次元分布形状を高精度に評価することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る2次元キャリア分布測定用試料の作製工程を示す図である。
【図2】図1に示す作製工程において、アモルファス層を堆積した状態の断面形状と、ダミーウエハを重ねて切断した状態の断面形状を示す図である。
【図3】図1の工程で作製した2次元キャリア分布測定用の試料をSCM(走査型容量顕微鏡)測定に適用する評価方法を説明するための図である。
【図4】図1の工程で作成した2次元キャリア分布測定用の試料をSSRM(走査型拡がり抵抗顕微鏡)測定に適用する評価方法を説明するための図である。
【図5】従来の2次元キャリア分布測定用の試料の作製工程を示す図である。
【符号の説明】
11 シリコン基板
12 ゲート
13 ソース・ドレイン
15 ダミーウエハ
21 アモルファス層(薄膜)
30 2次元キャリア分布測定用試料
40a、40b プローブ

Claims (5)

  1. 基板と、
    前記基板に形成された測定対象領域と、
    前記基板および測定対象領域上に位置する薄膜と、
    前記薄膜上に位置するダミーウエハと、
    積層方向に沿って前記測定対象領域の断面を平坦に露出させた研磨面とを備えることを特徴とする2次元キャリア分布測定用試料。
  2. 前記薄膜は、アモルファス層であることを特徴とする請求項1に記載の2次元キャリア分布測定用試料。
  3. 測定対象領域が形成された基板上に膜厚が1μm以上の薄膜を堆積する工程と、
    前記薄膜上にダミーウエハを接着する工程と、
    前記測定対象領域の断面が露出するように前記基板と垂直な方向に切断する工程と、
    前記切断面を鏡面研磨する工程と
    を含むことを特徴とする2次元キャリア分布測定用試料の作製方法。
  4. 不純物拡散領域が形成された基板と、前記基板および不純物拡散領域を覆う膜厚が1μm以上の薄膜と、前記薄膜上に接着されたダミーウエハと、積層方向に沿って前記不純物拡散領域の断面を平坦に露出させた研磨面とを備える2次元キャリア分布測定用の試料を準備する工程と、
    走査型プローブ顕微鏡を用い、前記研磨面で露出する不純物拡散領域の2次元キャリア分布を評価する工程と
    を含むことを特徴とする2次元キャリア分布の評価方法。
  5. 前記試料準備工程は、前記ダミーウエハに所望のキャリア濃度の領域を形成する工程を含み、
    前記評価工程は、前記測定対象領域と、前記所望のキャリア濃度の領域とを同時に測定する工程と、この測定結果をもとに2次元キャリア分布を校正する工程とをさらに含むことを特徴とする請求項4に記載の評価方法。
JP2002295677A 2002-10-09 2002-10-09 2次元キャリア分布測定用試料、2次元キャリア分布測定用試料の作製方法、および2次元キャリア分布の評価方法 Withdrawn JP2004134479A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002295677A JP2004134479A (ja) 2002-10-09 2002-10-09 2次元キャリア分布測定用試料、2次元キャリア分布測定用試料の作製方法、および2次元キャリア分布の評価方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002295677A JP2004134479A (ja) 2002-10-09 2002-10-09 2次元キャリア分布測定用試料、2次元キャリア分布測定用試料の作製方法、および2次元キャリア分布の評価方法

Publications (1)

Publication Number Publication Date
JP2004134479A true JP2004134479A (ja) 2004-04-30

Family

ID=32285855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002295677A Withdrawn JP2004134479A (ja) 2002-10-09 2002-10-09 2次元キャリア分布測定用試料、2次元キャリア分布測定用試料の作製方法、および2次元キャリア分布の評価方法

Country Status (1)

Country Link
JP (1) JP2004134479A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010093086A (ja) * 2008-10-08 2010-04-22 Sharp Corp 半導体測定装置及び半導体測定方法、サンプル作製方法、並びに走査型容量顕微鏡
CN103760881A (zh) * 2014-02-20 2014-04-30 北京七星华创电子股份有限公司 一种物料使用情况的监控管理方法及系统
CN107170676A (zh) * 2017-05-26 2017-09-15 武汉新芯集成电路制造有限公司 一种提高半导体结构侧剖面平整度的方法
CN109545676A (zh) * 2018-11-22 2019-03-29 上海华力集成电路制造有限公司 半导体器件栅极高度平坦化方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010093086A (ja) * 2008-10-08 2010-04-22 Sharp Corp 半導体測定装置及び半導体測定方法、サンプル作製方法、並びに走査型容量顕微鏡
CN103760881A (zh) * 2014-02-20 2014-04-30 北京七星华创电子股份有限公司 一种物料使用情况的监控管理方法及系统
CN103760881B (zh) * 2014-02-20 2016-01-27 北京七星华创电子股份有限公司 一种物料使用情况的监控管理方法及系统
CN107170676A (zh) * 2017-05-26 2017-09-15 武汉新芯集成电路制造有限公司 一种提高半导体结构侧剖面平整度的方法
CN107170676B (zh) * 2017-05-26 2019-08-30 武汉新芯集成电路制造有限公司 一种提高半导体结构侧剖面平整度的方法
CN109545676A (zh) * 2018-11-22 2019-03-29 上海华力集成电路制造有限公司 半导体器件栅极高度平坦化方法
CN109545676B (zh) * 2018-11-22 2021-06-15 上海华力集成电路制造有限公司 半导体器件栅极高度平坦化方法

Similar Documents

Publication Publication Date Title
US6864534B2 (en) Semiconductor wafer
US6963630B2 (en) Method for evaluating an SOI substrate, evaluation processor, and method for manufacturing a semiconductor device
De Wolf Micro-Raman spectroscopy to study local mechanical stress in silicon integrated circuits
US7453571B1 (en) Dimensional calibration standards
US20080078996A1 (en) Semiconductor Device and Method of Manufacturing the Same
US20210035872A1 (en) Grinding Control Method And Device For Wafer, And Grinding Device
JP2004134479A (ja) 2次元キャリア分布測定用試料、2次元キャリア分布測定用試料の作製方法、および2次元キャリア分布の評価方法
EP2172963A1 (en) Method for measuring rotation angle of bonded wafer
JP2002246430A (ja) 半導体装置の製造方法
US6734427B1 (en) TEM/SEM sample preparation
De Wolf et al. Mechanical stress measurements using micro-Raman spectroscopy
CN111024017B (zh) 一种膜厚样片及膜厚样片的制备方法
CN112697080A (zh) 薄膜层厚度的测量方法
JP3735614B2 (ja) 透過電子顕微鏡観測用下地試料、透過電子顕微鏡測定方法、および透過電子顕微鏡装置
EP0968081A1 (en) Flattening process for bonded semiconductor substrates
JP2003322599A (ja) 走査型プローブ顕微鏡用試料の作成方法
JP4849965B2 (ja) 半導体装置の製造方法
JP2694115B2 (ja) 較正/測定用基準構造体、その形成方法及びこれを用いた測定方法
JP2988452B2 (ja) 結晶格子歪み測定用試料の作製方法、および結晶格子歪み測定方法
JPH07183477A (ja) 半導体基板の製造方法
JP6525046B1 (ja) 半導体ウェーハの製造方法
JP2682483B2 (ja) 二次イオン質量分析方法
US20040256244A1 (en) Selective electrochemical etching method for two-dimensional dopant profiling
JP2728049B2 (ja) 不純物プロファイルの分析方法
JP3287317B2 (ja) 分析試料の作成方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060110