WO2003098695A1 - Substrat stratifie, procede de fabrication de substrat, et gabarit de pressage de peripherie externe de plaquettes utilises dans ce procede - Google Patents

Substrat stratifie, procede de fabrication de substrat, et gabarit de pressage de peripherie externe de plaquettes utilises dans ce procede Download PDF

Info

Publication number
WO2003098695A1
WO2003098695A1 PCT/JP2003/005652 JP0305652W WO03098695A1 WO 2003098695 A1 WO2003098695 A1 WO 2003098695A1 JP 0305652 W JP0305652 W JP 0305652W WO 03098695 A1 WO03098695 A1 WO 03098695A1
Authority
WO
WIPO (PCT)
Prior art keywords
active layer
wafer
outer peripheral
polishing
bonding
Prior art date
Application number
PCT/JP2003/005652
Other languages
English (en)
French (fr)
Inventor
Shinichi Tomita
Kouji Yoshimaru
Original Assignee
Sumitomo Mitsubishi Silicon Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Mitsubishi Silicon Corporation filed Critical Sumitomo Mitsubishi Silicon Corporation
Priority to US10/499,028 priority Critical patent/US7378332B2/en
Priority to KR1020037014758A priority patent/KR100577627B1/ko
Priority to JP2004506089A priority patent/JP4281685B2/ja
Priority to CN03804904XA priority patent/CN1639869B/zh
Priority to EP03721027A priority patent/EP1507292B1/en
Priority to TW092127765A priority patent/TWI224356B/zh
Publication of WO2003098695A1 publication Critical patent/WO2003098695A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/27—Work carriers
    • B24B37/30—Work carriers for single side lapping of plane surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques

Definitions

  • the present invention relates to a bonded substrate and a method for manufacturing the same, and a method for using the outer peripheral pressing jigs used therein. More specifically, for example, the removal of defective bonding at the outer peripheral portion of the active layer is performed by polishing after surface grinding.
  • the present invention relates to a technology for manufacturing a bonded substrate. Background art
  • a bonded SOI (Silicon Insul a tor) substrate As a kind of bonded substrate in which two silicon wafers are bonded, a bonded SOI (Silicon Insul a tor) substrate is known. This is because a buried oxide film (silicon oxide film) with a thickness of several m is placed between the SOI layer (active layer) on which devices are formed on the surface and the supporting substrate layer 18 that supports it from the back side. It is an embedded bonded SOI substrate.
  • a bonded SII substrate manufacturing method in the outer peripheral grinding for grinding the outer peripheral portion of the active layer wafer, the outer peripheral portion of the wafer is not completely removed but a small amount is left.
  • a method is known in which the uncut portion is removed with an alkaline etchant, and then the outer peripherally ground wafer for the active layer is sequentially subjected to surface grinding and surface polishing.
  • a conventional manufacturing process of a bonded S0I substrate will be sequentially described with reference to FIGS. 23 to 27.
  • the single crystal silicon ingot pulled up by the CZ method was slid.
  • two silicon wafers (CZ wafers) 101 and 102 are prepared by polishing, polishing, and mirror finishing (Fig. 23 (a)).
  • the silicon oxide film 101a having an insulating property is formed on the entire exposed surface of the active layer wafer 101 by thermal oxidation using a thermal oxidation furnace.
  • the wafer for active layer 101 and the wafer for support substrate 102 are superposed at room temperature to produce a bonded wafer 103.
  • a buried silicon oxide film 101b appears between the two wafers 101 and 102.
  • the bonding wafer 103 is subjected to a bonding heat treatment at 800 ° C. or higher in an oxidizing atmosphere (FIG. 23 (b)).
  • a silicon oxide film 103a is formed on the entire exposed surface of the bonding wafer 103.
  • the active layer wafer 101 is previously covered with the silicon oxide film 101a. Therefore, the oxide film is further grown and thickened by the heat of the bonding heat treatment.
  • the silicon oxide films 101a and 103a are shown in different colors in FIG. 23 (similarly in FIG. 1).
  • the outer peripheral portion of the active layer wafer 101 is ground in order to remove the bonding failure area due to the outer peripheral shape of the chamfered wafers 101 and 102 ( Figure 23 (c)). If there is a defective bonding area, the defective part will be peeled and scattered in the subsequent washing and polishing steps, and will adhere to it, contaminating the surface of the SOI layer (active layer) or scattering. Depending on the material, the surface of the SOI layer may be damaged during wafer processing in a later process. This peripheral grinding is stopped to the extent that it does not reach the bonding interface. As a result, a small amount of uncut portion 101c appears on the outer peripheral portion of the active layer wafer 101.
  • the uncut portion 101c is removed by alkali etching (Fig. 23 (d)).
  • the outer peripheral portion of the bonded layer 103 comes into contact with an alkaline etching solution such as K 0 H, and the uncut portion 101 c Is melted.
  • the outer peripheral portion of the surface on the bonding side of the support substrate wafer 102 is exposed.
  • this exposed portion is referred to as a terrace portion.
  • the bonding wafer 103 is loaded into a wafer loading groove of a wafer port (not shown), and then the wafer port is placed in a thermal oxidation furnace. It was inserted and heat treated. At this time, the outer peripheral end face of the wafer 102 for the support substrate comes into contact with the inner wall of the wafer filling groove of the port 18, so that the outer peripheral end face of the wafer 102 for the support substrate is damaged. Insufficient growth of the oxide film may occur. In the state where these problems have occurred, when the uncut portion 101c is etched around the periphery, the scratches and the insufficient growth of the oxide film are selectively etched as compared with other portions, and the etch peak shown in FIG. 24 is obtained. G appeared on the outer peripheral end surface of the wafer 102 for the support substrate.
  • the silicon oxide films 101a and 103a are hardly etched by the above-described force re-etching. Therefore, after the surface grinding and polishing of the wafer 101 for the active layer, the beard-shaped silicon oxide films 101 a and 103 a are shaved on the terrace of the substrate 102 for the supporting substrate. The remaining part c is left (Fig. 26), which is peeled off and scattered, adheres to the surface of the S0I layer 101A and contaminates it, and is adhered to by post-process e-wafer processing. Sometimes, the surface of the SOI layer 101A could be damaged.
  • the outer peripheral surface of the SOI layer 101A is a multiple of 90 degrees (90 degrees, 180 degrees, 2 degrees) in the circumferential direction with respect to the orientation flat (hereinafter, orientation flat) or notch. Other than around 70 °), the crystal orientation is not uniform. For example, according to an SOI layer having a (100) plane on which a device is formed, a portion that is a multiple of 90 degrees with respect to the orientation flat or notch has a crystal orientation of [011], but other portions have a crystal orientation of [0111]. Are irregular.
  • the outer peripheral portion of the uncut portion 101c is anisotropically etched with an alkaline etching solution such as KOH, the outer peripheral surface of the S0I layer 101A has a non-uniform crystal orientation.
  • the indentation (saw toothed jagged) d shown in Fig. 27 occurred.
  • the S0I layer can be formed to have a notch.
  • the terrace was formed by peripheral grinding, but the notch was formed along the notch in one grinding. Peripheral grinding was difficult.
  • an S ⁇ I layer having a shape with an orientation flat was adopted.
  • the device formation area was smaller than that of the S ⁇ I layer having a notch.
  • a laser mark may be imprinted on the orientation or notch portion of the supporting substrate wafer in order to recognize the wafer on the bonded wafer. That is, a mark such as a bar code, a number, a symbol, or a figure specified in advance is displayed on the terrace portion exposed to the outside.
  • a soft laser mark with a groove depth of 0.1 to 5 am and a hard laser mark with a groove depth of 5 to 100 m are generally known. I have. In the device process, soft laser marks are used.
  • Kaiuranairi alignment SOI structure as compared with other S 0 I structure such as SIM 0 X, is the problem of crystal defects S i _ S i ⁇ 2 interface and thin S i layer is perforated interest.
  • the CZ wafer which is the material wafer, contains a lot of COP and BMD (Bulk Micro Defect), which degrade the device characteristics.
  • Japanese Patent Application Laid-Open No. Hei 5-212116 is known. This is because the high-temperature heat treatment in a reducing atmosphere or an inert atmosphere is performed on the active layer wafer before bonding or the bonded S ⁇ I substrate after bonding. This is a technology to remove oxygen and improve the crystal quality.
  • the inventors have found that, instead of the conventional outer peripheral grinding and outer peripheral etching of the active layer ⁇ A8, the bonding failure portion at the outer peripheral portion of the active layer ⁇ Aha is only performed by surface grinding and surface polishing.
  • the inventor has found that the above-mentioned problems (1) to (6) can be solved by removing it, and completed the present invention.
  • An object of the present invention is to provide a bonded substrate from which an active layer having a notch can be obtained and a method for manufacturing the same.
  • An object of the present invention is to provide a wafer peripheral pressing jig that can perform peripheral removal polishing on the wafer using an existing polishing apparatus.
  • the width of the laser marking portion for example, the orientation flat portion or the notch portion of the terrace portion of the support substrate layer 18 is increased, the active layer from the laser irradiation may be removed. It was found that this could suppress the generation of dust, which would solve the problem (7) described above. Completed the invention.
  • the present invention provides a bonded substrate which is less likely to generate dust from the active layer even when a laser marking is applied to a part of the outer peripheral portion of the supporting substrate wafer, a method of manufacturing the same, and a wafer removal method used in the bonded substrate.
  • the purpose is to provide a pressing jig.
  • the inventors performed surface grinding on the wafer for the active layer, and also performed outer peripheral removal polishing on the active layer to remove the outer peripheral portion and leave the central portion, so that the active layer was activated at room temperature. After bonding the wafer for the layer and the wafer for the supporting substrate, it was found that the bonded wafer can be manufactured without peeling the peripheral portion of the wafer without performing the bonding strengthening heat treatment. did. In addition, if the heat treatment is performed in a reducing atmosphere or an inert atmosphere after polishing the central part of the active layer, no crystal defects are present on the surface of the active layer. ) Was found to be solved, and the present invention was completed.
  • an object of the present invention is to provide a bonded substrate having no crystal defects on the surface of the active layer at low cost and a method for manufacturing the same. Disclosure of the invention
  • an outer peripheral surface of the active layer is an outer peripheral edge of a surface of the active layer. From the outer peripheral edge of the bonding interface from which the bonding failure of the support substrate PA 8 has been removed, or from the outer peripheral edge of the surface of the active layer to the outer peripheral edge of the support substrate PA 8.
  • the bonded substrate is an inclined surface.
  • a bonded SOI substrate for example, a bonded SOI substrate may be used. Can be. Alternatively, a substrate in which the active layer and the support substrate layer 18 are directly bonded may be used. Examples of the active layer include an SOI layer of a bonded S 0 I substrate. In this case, the oxide film exists below the active layer, and the exposed surface of the outer peripheral edge of the oxide film also becomes a polished inclined surface. Further, as the wafer for the support substrate, for example, a silicon wafer can be cited.
  • the term “the outer peripheral surface of the active layer is a slope polished from the surface of the active layer to the outer peripheral edge of the bonding interface from which the bonding failure portion of the support substrate PA 8 has been removed” means that the outer peripheral surface of the active layer Means that the polished surface has a wider skirt.
  • a skirt spread is a straight section (tapered section) or an arc section.
  • the arc-shaped cross section refers to a shape in which the center protrudes outward from both ends as viewed in cross section.
  • the bonding interface of the bonding substrate obtained by removing the bonding failure portion of the supporting substrate layer from the outer peripheral edge of the surface of the active layer is compared with the bonding layer of the active layer. From the outer periphery of the surface of the active layer to the outer periphery of the wafer for supporting substrate to the outer periphery or the outer periphery of the wafer for supporting substrate, outer periphery removal polishing is performed to leave the central portion as the active layer.
  • This makes it possible to omit the step of grinding the outer periphery of the wafer for the active layer and the step of etching the outer periphery of the active layer, which are conventionally required. As a result, the number of manufacturing steps of the bonded substrate is reduced, and accordingly, the manufacturing time of the bonded substrate is also reduced.
  • the bonded substrate is a bonded S0I substrate
  • the active layer is contaminated or flawed due to a beard-shaped unremoved portion of the silicon oxide film scattered from the outer peripheral portion of the active layer. Can be eliminated.
  • the yield rate of bonded substrates is increased.
  • the manufacturing cost of bonded substrates can be reduced.
  • a bonded substrate on which an active layer having a notch is formed which has been difficult to produce by the conventional method, can be easily produced.
  • the outer peripheral portion of the active layer is removed by polishing with a polishing cloth (periphery removal polishing) instead of alkali etching as in the related art, the outer peripheral surface of the active layer is determined based on the orientation flat or notch.
  • a polishing cloth peripheral removal polishing
  • the outer peripheral surface of the active layer can be formed smoothly over the entire periphery.
  • the bonded substrate obtained in this manner has a slope polished from the outer peripheral edge of the surface of the active layer to the outer peripheral edge of the bonded interface from which the defective bonding portion of the support substrate is removed, or the outer surface of the active layer.
  • a second invention is a bonded substrate having no crystal defects on the surface of the active layer.
  • the crystal defect refers to, for example, a crystal defect generated during growing a single crystal silicon ingot, a crystal defect generated during formation of an oxide film, and during bonding heat treatment.
  • Specific examples include COP (Crysta1OrigiNaintedPatartic1e), BMD, and OSF (OxiadatIonInducdeStStackingFault).
  • the absence of crystal defects as used herein refers to a state in which only 10 Z cm 2 or less crystal defects having a diameter of 0.1 l ⁇ m or more exist on the surface of the active layer.
  • a method for realizing a state in which no crystal defects exist on the surface of the active layer For example, a heat treatment after forming an active layer on the surface on the side of bonding of the support substrate AA8 can be employed.
  • the second invention since there are no crystal defects on the surface of the active layer, it is possible to enhance the electrical characteristics and the like of the device formed on the surface of the active layer. This is a bonded substrate whose surface width is partially different in the circumferential direction.
  • the width of the inclined surface is the length of the inclined surface in a direction orthogonal to a tangent to the outer peripheral edge of the active layer.
  • the fact that the width of the inclined surface is partially different in the circumferential direction of the wafer means that there are a wide portion and a narrow portion of the inclined surface in the circumferential direction. Since the active layer is thin, most of the inclined surface is a portion (terrace portion) on the bonding surface side of the outer peripheral portion of the supporting substrate.
  • the wide portion can be, for example, a marking region where laser marking is performed. Soft laser marking can be used as laser marking.
  • the formation position and the formation range of the wide portion in the wafer circumferential direction are not limited.
  • the orientation flat portion or the notch portion may be a wide portion.
  • the width of the narrow part is 0.5 to 4 mm, preferably 0.5 to 1.5 mm. If it is less than 0.5 mm, there is a disadvantage that an unbonded portion remains. On the other hand, if it exceeds 4 mm, the device area becomes small, and the device yield becomes poor.
  • the width of the wide part is 3-5 mm, preferably 3-4 mm. If it is less than 3 mm, there is an inconvenience that dust will contaminate the surface of the SOI layer. On the other hand, if it exceeds 5 mm, the device area becomes smaller and the device yield becomes worse.
  • the outer periphery of the active layer is formed at a wide portion of the inclined surface, for example, at a notch or orientation flat. A part of the part is removed more than the other part, and a width of A large terrace appears. Even if, for example, laser marking is performed on a wide terrace, the effect of the irradiated laser is unlikely to reach the active layer. As a result, dust generation on the active layer during laser marking can be suppressed.
  • a fourth invention is the bonded substrate, wherein a wide portion of the inclined surface is a notch portion or an orientation flat portion.
  • the wide part of the slope may be a notch or an orientation flat.
  • the bonded substrate is a bonded S ⁇ I substrate in which a buried oxide film is formed between the active layer and the wafer for a support substrate.
  • the oxide film may cover either the active layer material or the support substrate material which is the base material of the active layer.
  • both the active layer and the supporting substrate may be used.
  • the method for forming the oxide film is not limited. For example, dry oxidation, wet oxidation, and the like can be employed. Further, an n + layer or a SiGe film may be formed on the bonding surface.
  • a bonding step of bonding the active layer layer A and the support substrate layer a heat treatment step of increasing the bonding strength of the bonded wafer produced by the bonding.
  • the present invention provides a method for manufacturing a bonded substrate, comprising: an outer circumference removing polishing step of removing a defective bonding portion at an outer peripheral portion and leaving a central portion.
  • the bonding of the wafer for the active layer and the wafer for the supporting substrate is performed, for example, by laminating both wafers at room temperature and then performing a bonding heat treatment.
  • Heating temperature for bonding heat treatment is 800 ° C or more, for example, 11 0 ° C.
  • the time for the bonding heat treatment is, for example, 2 hours. Oxygen or the like is used as the atmospheric gas in the thermal oxidation furnace to be used.
  • a surface grinding wheel is used.
  • Surface grinding conditions are, for example, using a resin grinding wheel of # 360 to # 200, and grinding the surface until the remaining active layer thickness becomes 10 to 60 m.
  • the thickness of the active layer is not limited.
  • the thickness is 1 to 200 ⁇ m for a thick active layer, and 0.1 to 1.0 Oim for a thin active layer.
  • the outer periphery removal polishing step includes, for example, surface polishing in which the polishing rate of the outer peripheral portion of the active layer is higher than that of the central portion, and the supply amount of the abrasive to the outer peripheral portion of the active layer is smaller than the supply amount to the central portion.
  • Surface polishing to increase surface polishing to increase the polishing pressure at the outer periphery of the active layer higher than the polishing pressure at the center, and the material of the polishing cloth pressed against the outer periphery of the active layer is applied to the center of the active layer.
  • the surface of the bonded head is attached to the polishing head of a polishing machine, and the abrasive is supplied while the abrasive is supplied. Polish by pressing against the polishing cloth stuck on.
  • the polishing device is not limited.
  • a single wafer type polishing apparatus or a batch type polishing apparatus may be used.
  • a wax type single-side polishing apparatus or a waxless type apparatus may be used.
  • the type of polishing cloth is not limited.
  • a porous non-woven fabric type in which polyester felt is impregnated with polyurethane may be used.
  • foamed A foamable urethane type obtained by slicing a urethane block is exemplified.
  • ceramic glass may be used.
  • the abrasive contains free abrasive grains (polishing abrasive grains). While the abrasive is being supplied, the reduced abrasive surface of the active layer wafer is pressed against the polishing surface of the rotating polishing cloth, and the abrasive action of the fine abrasive particles is released. The outer periphery of the ground surface is polished.
  • the surface is directly ground on the side of the active layer of the bonded wafer, the thickness of the active layer is reduced, and then the outer circumference of the active layer is formed.
  • removal polishing a defective bonding portion on the outer peripheral portion of the wafer is removed to form an active layer.
  • an etch pit is generated on the outer peripheral surface of the supporting substrate layer 18 due to the outer peripheral etching of the active layer, and when the bonded substrate is a bonded SOI substrate, silicon is removed. It is possible to prevent the active layer from being contaminated or scratched due to the remaining portion of the oxide film having a whisker. As a result, the yield rate of bonded substrates is increased. As a result, the manufacturing cost of the bonded substrate can be reduced. Furthermore, a bonded substrate on which an active layer having a notch is formed can be easily manufactured.
  • the outer periphery of the active layer is not polished with alkali but is polished As a result, indentation caused by anisotropic etching occurs in the outer peripheral surface of the active layer, even in a region other than a multiple of 90 degrees in the circumferential direction with respect to the orientation flat or notch in the circumferential direction. do not do. Therefore, the outer peripheral surface of the active layer can be formed smoothly over the entire circumference.
  • a central polishing step for polishing a central portion of the active layer after the outer peripheral removal polishing, instead of the heat treatment after the bonding, A method for producing a bonded substrate, wherein heat treatment in an active atmosphere is performed to enhance the bonding strength of the bonded substrate A8 and to remove crystal defects from the surface of the active layer.
  • the polishing amount of the central portion of the active layer in the central polishing step is, for example, 5 to 10 m, preferably 7. If it is less than 5 m, there is an inconvenience that surface grinding damage remains. On the other hand, if it exceeds 10 m, there is a disadvantage that the polishing time becomes longer.
  • the atmosphere in the furnace during the heat treatment is a reducing or inert gas atmosphere.
  • Reducing atmosphere for example, formed from a reducing gas such as H 2.
  • the heat treatment temperature is 100 ° C. or more, preferably 115 ° C. to 125 ° C. If the temperature is lower than 100 ° C., there is a problem that the crystal defects do not shrink sufficiently. If the temperature exceeds 125 ° C., slip and metal contamination may occur in the active layer.
  • the heat treatment time is, for example, 1 to 3 hours.
  • the heat treatment is performed in a reducing atmosphere or an inert atmosphere to perform the bonding.
  • Crystal defects can be removed from the surface of the active layer without performing heat treatment in the atmosphere.
  • a bonding step of bonding a wafer for an active layer and a wafer for a supporting substrate is performed. After the bonding, the active layer is removed while leaving the bonding side portion on the supporting substrate wafer, and the active layer is formed on one surface of the supporting substrate wafer. And a polishing step of removing the outer periphery from the removal surface side of the active layer layer 18 to remove the outer periphery and leave the center portion. It is a manufacturing method.
  • a light element is ion-implanted from one surface of an active layer wafer having an oxide film formed on the entire exposed surface, and a supporting substrate wafer is bonded to the ion implanted surface. After that, this is heat-treated to increase the bonding strength of the bonding wafer, and the bonding wafer is divided into two parts in the thickness direction from the part where the light element is ion-implanted, and the activation is performed.
  • a method for forming an active layer integrated with AHA8 for support substrate by peeling off the bonding side of AHA8 for layer (Silicon Science published on June 28, 1996, Realize Inc.) Chapter 6, Section 3, 3.2 Smart Cut Technology, page 465).
  • the ELTRAN method means that a porous layer is formed on one surface of the active layer wafer by anodization, and a single crystal film is epitaxially grown on the surface of the porous layer.
  • a wafer for a supporting substrate having an oxide film formed on the entire exposed surface is bonded to the surface of the wafer for the active layer on the side of the single crystal film. Then, this is heat-treated to increase the bonding strength of the bonding layer 18, and then the active layer wafer is ground from the side opposite to the bonding side until the porous layer is exposed. Or from a porous layer with a water jet Peeled. Then, the exposed porous layer is selectively etched to form an active layer composed of a single-crystal film.
  • a Si Ge layer is formed on one surface of the active layer wafer, and a single crystal film is formed on the surface of the Si Ge layer by vapor phase growth. Then, an oxide film is formed. Next, hydrogen ions are implanted from one side of the wafer to increase the strain in the SiGe layer. Then, a wafer for a support substrate on which an oxide film is formed is bonded to the entire surface of the exposed surface, and is blown with an inert gas such as N 2 gas to be separated at the strained portion of the SiGe layer. Subsequently, the exposed Si Ge is selectively etched.
  • the wafer for the active layer is subjected to outer periphery removal polishing to remove a bonding failure portion on the outer periphery of the wafer, thereby forming an active layer.
  • an etch pit is generated on the outer peripheral surface of the supporting substrate layer 18 due to the outer peripheral etching of the active layer, and when the bonded substrate is a bonded SOI substrate, silicon is removed. It is possible to prevent the active layer from being contaminated or scratched due to the remaining portion of the oxide film having a whisker. As a result, the yield rate of bonded substrates is increased. As a result, the manufacturing cost of the bonded substrate can be reduced.
  • a ninth invention is a method of manufacturing a bonded substrate, wherein in the outer peripheral removal polishing step, a polishing rate at an outer peripheral portion of the active layer is higher than a polishing rate at a central portion thereof.
  • polishing rates at the outer peripheral portion and the central portion of the active layer are not specifically limited. The point is that the polishing rate may be such that when the central portion of the active layer is polished to a target thickness (but may not be polished), the defective bonding at the outer peripheral portion of the active layer disappears by polishing.
  • the polishing rate is, for example, about 5.0 to 10.0 m / min in the peripheral portion of the wafer and about 0 to 2.0 m / min in the central portion of the wafer.
  • a tenth invention is a method for manufacturing a bonded substrate, wherein a polishing pressure at an outer peripheral portion of the active layer is larger than a polishing pressure at a central portion thereof.
  • a polishing pressure that is such that the outer peripheral portion of the active layer disappears by polishing acts on the bonding wafer.
  • the polishing pressure at the periphery of the wafer is about 100 to 2500 gZ cm2, and the polishing pressure at the center of the wafer is about 0 to 500 g / cm2.
  • the eleventh invention is a method of manufacturing a bonded substrate, wherein the outer peripheral removal polishing step is performed using an outer peripheral pressing jig that protrudes and deforms the outer peripheral portion of the active layer from its central portion to the polishing surface side. Is the way.
  • the outer peripheral pressurizing jig will be described later.
  • the outer peripheral portion of the reduced active layer wafer 18 is placed on the polishing surface side (toward the polishing cloth) from the center portion thereof by using the wafer outer peripheral pressing jig. Since the outer periphery is removed and polished by protruding deformation, it is possible to remove the outer periphery, which is a feature of the present invention, with an existing polishing apparatus only by attaching a wafer outer peripheral pressing jig. Polishing can be performed.
  • a twelfth aspect of the present invention after the outer peripheral removal polishing, only a part of the outer peripheral portion of the bonding layer 18 in the peripheral direction is polished again, and an outer peripheral portion removing polishing step of removing the active layer at that portion.
  • the polishing amount of the portion to be polished is not limited. For example, it is 1 to 20 m.
  • the pressing jig used for the outer peripheral portion removal polishing for example, an abrasion portion removing and pressing jig that protrudes and deforms only the portion to be removed of the outer peripheral portion of the bonding plate 18 toward the polishing surface side is employed. can do.
  • the pressurizing jig for 18 parts will be described later. '
  • a portion of the active layer is largely removed in a part of the outer peripheral portion of the wafer in a peripheral direction, for example, an orientation flat portion or a notch portion.
  • a wide terrace portion is formed on the outer peripheral portion of the supporting substrate layer 18. Therefore, even when, for example, laser masking is performed on this wide terrace portion, the influence of the irradiated laser is unlikely to reach the active layer. As a result, dust generation on the active layer during laser marking can be suppressed.
  • the outer peripheral portion removing and polishing step comprises projecting only a portion to be removed of the outer peripheral portion of the active layer to the polishing surface side. This is a method for manufacturing a substrate.
  • a fourteenth invention is a wafer outer peripheral pressing jig interposed between a polishing head for holding a semiconductor wafer on a surface facing a polishing cloth and the semiconductor wafer, and the jig body And an annular ridge formed on the surface of the jig body on the holding side of the semiconductor wafer, which protrudes and deforms the outer periphery of the semiconductor wafer from the center toward the polishing surface. It is a pressing jig.
  • the semiconductor wafer for example, a silicon wafer or a gallium arsenide wafer can be employed.
  • the semiconductor wafer may be a single unit or a bonded substrate obtained by bonding two semiconductor wafers (including a bonded S 0 I substrate).
  • the material of the outer peripheral pressure jig for example, hard resins such as Zyuracon (trade name of polyacetal), PEEK (polyetheretherketone), polycarbonate, metals such as SUS, or ceramics are used. can do.
  • hard resins such as Zyuracon (trade name of polyacetal), PEEK (polyetheretherketone), polycarbonate, metals such as SUS, or ceramics are used. can do.
  • the ridge can be formed integrally with the jig body. Alternatively, they may be provided separately.
  • the shape of the wafer outer peripheral pressing jig is changed according to the external shape of the bonding (8).
  • the size of the wafer outer peripheral pressing jig is also changed according to the size of the bonded wafer to be polished.
  • the shape of the jig body is not limited.
  • the shape may be a disc shape or a cylindrical shape.
  • the external shape of the ridge portion is appropriately changed according to the shape, for example, a semiconductor wafer having a notch or a semiconductor wafer 18 having an orientation.
  • the ridge portions may be formed continuously or intermittently.
  • a central portion of the semiconductor wafer excluding the outer periphery is pressurized by an area of the jig body inside the ridge portion.
  • the central portion may be pressurized using a flat surface on the wafer holding side of the polishing head. However, it is not always necessary to pressurize the center of the semiconductor wafer 18.
  • the wafer outer peripheral pressing jig may have a ring-shaped jig main body.
  • the size of the pressure surface is changed according to the size of the semiconductor wafer.
  • vacuum suction or template holding can be adopted for holding the semiconductor wafer 8 on the wafer outer peripheral pressing jig.
  • the tip surface of the ridge can be an inclined surface whose height gradually decreases toward the center of the jig body.
  • the inclination angle of the inclined surface is 5652
  • the inclined surface may not be a straight line in cross section, but may be a curved surface such as a chamfered shape of an A-eight.
  • the outer peripheral portion of the semiconductor wafer 18 is deformed so as to protrude from the central portion thereof toward the polishing surface side by using the outer peripheral pressurizing jig and the outer peripheral portion is polished.
  • the conventionally required outer periphery grinding step and active layer outer periphery etching step of the active layer for the active layer are omitted. be able to.
  • the number of manufacturing steps of the bonded substrate is reduced, and accordingly, the manufacturing time of the bonded substrate is also reduced.
  • the outer peripheral surface of the supporting substrate wafer is etched by the outer periphery of the active layer. It is possible to eliminate the occurrence of etch pits and the occurrence of contamination or scratches on the active layer due to the beard-shaped uncut portion of the silicon oxide film. This increases the yield rate of bonded substrates. As a result, the manufacturing cost of the bonded substrate can be reduced. Furthermore, a bonded substrate on which an active layer having a notch is formed can be easily manufactured.
  • the outer peripheral surface of the active layer is 90 ° in the circumferential direction with respect to the orientation flat or the notch. Indentation due to anisotropic etching does not occur in regions other than multiples. Therefore, the outer peripheral surface of the active layer can be formed smoothly over the entire periphery.
  • the active layer reduced in thickness by using the wafer peripheral pressing jig The outer peripheral portion of the tool is deformed so as to protrude from the center to the polishing surface side, and the outer peripheral portion is polished. Therefore, even with existing polishing equipment, the outer peripheral portion can be polished by attaching the outer peripheral pressing jig. Can be implemented.
  • the notch formed on the ridge portion is formed by projecting a notch portion formed on an outer peripheral portion of the semiconductor gap from the center of the semiconductor gap to a polishing surface side.
  • This is an A-8 outer circumference pressing jig in which a pressure portion is formed.
  • the notch pressing portion is a projection portion provided on a part of the inner peripheral edge of the protrusion and pressed against the notch forming portion of the semiconductor wafer.
  • the notch pressing portion has a shape similar to the notch shape of the semiconductor device 8, and is larger than the notch by 0.1 to 0.5 mm.
  • the notch portion of the semiconductor wafer is deformed by the notch presser portion toward the polishing surface side from the center portion of the wafer. Therefore, outer peripheral removal polishing accompanied by polishing of the notch portion can be performed.
  • the sixteenth invention is characterized in that, in the ridge portion, an orientation flat pressing portion for projecting and deforming an orientation flat portion formed on an outer peripheral portion of the semiconductor device 8 toward a polishing surface side from a central portion of the semiconductor device 8 is provided. This is the formed AA Hachi outer circumference pressing jig.
  • the orientation flat pressing portion is a half-moon-shaped projection provided on a part of the inner peripheral edge of the protrusion and pressed against the orientation flat forming portion of the semiconductor wafer.
  • the orifice pressurizing section has a shape similar to the orifice shape of the semiconductor wafer, and is smaller than the orifice by 0.1 to 0.5 mm.
  • the orientation flat portion of the semiconductor wafer is projected and deformed toward the polishing surface side from the center of the wafer by the orifice pressing portion. Peripheral removal polishing accompanying polishing of the station flat part can be performed.
  • a bonding head in which the active layer and the support substrate adhesive are bonded to each other comprises: a polishing head which holds the active layer side toward a polishing cloth; A jig part removing pressure jig interposed between the jig main body and the jig main body, the jig main body being bonded to the jig main body; This is a partly-partial pressing jig provided with a part protruding part that protrudes and deforms only a part to be removed from the outer peripheral part of the active layer toward the polishing surface.
  • the material of the pressure-removal jig for removing the evaporator for example, hard resins such as Zyuracon, PEEK, polycarbonate, etc., metals such as SUS, or ceramics can be used.
  • hard resins such as Zyuracon, PEEK, polycarbonate, etc.
  • metals such as SUS, or ceramics
  • the partial protrusion can be formed integrally with the jig body. Alternatively, they may be provided separately.
  • the shape of the wafer part removal pressurizing jig is changed according to the external shape of the bonding machine A8.
  • the size of the pressurizing jig for removing part of the wafer is also changed according to the size of the bonded wafer to be polished.
  • the shape of the jig body is not limited.
  • the shape may be a disc shape or a cylindrical shape.
  • the external shape of the partial protruding portion is appropriately changed according to the shape of the portion to be removed from the outer peripheral portion of the bonding member A, for example, a half-moon shape sized to cover the notch portion or the orientation flat portion.
  • the bonding machine not only the central part of the bonding machine A but also the outer peripheral part of the wafer except for the part to be removed is pressed by the area of the jig body inside the partial protrusion. .
  • the center of the bonding head may be pressurized using a flat surface of the polishing head on the wafer holding side. ⁇ Attaching to the Eagle Part Removal Pressing Jig ⁇
  • the holding of the wafer can be performed, for example, by vacuum suction or template holding.
  • the tip surface of the partial protrusion gradually decreases in height toward the center of the jig body. It can be an inclined surface that becomes.
  • the inclination angle of the inclined surface is appropriately changed in the range of 0.1 to 90 degrees according to the amount of polishing of the outer peripheral portion of the bonding layer 8. ⁇ Increase the inclination angle when increasing the polishing amount of the 18 outer peripheral portion.
  • the inclined surface may not be a straight line in cross section, but may be a curved surface such as a chamfered shape of A-8.
  • the outer periphery is polished beforehand. Only the portion to be removed of the outer periphery of the A-8 is deformed to the polishing surface side by the partially projecting portion of the evaporator jig. Then, only the protruding portion is pressed against the polishing cloth to remove and polish the outer peripheral portion.
  • a portion of the outer peripheral portion of the active layer is largely removed at a portion in the circumferential direction of the outer peripheral portion, for example, an orientation flat portion or a notch portion, and a portion having a wide inclined surface appears. Therefore, even if laser marking is performed on a wide portion, the influence of the irradiated laser is unlikely to reach the active layer. As a result, dust generation from the active layer during laser marking can be suppressed.
  • the eighteenth invention provides a method for removing and pressing a part of the jig main body and / or the partial projecting part, wherein at least a part of the jig body and / or the part which is in contact with the polishing pad is formed of a material which is less polished than other parts. It is a jig.
  • the type of material that is difficult to polish is not limited.
  • a hard resin such as Zyuracon, PEEK :, or Polycarbonate, or ceramic can be used.
  • the portion that uses a material that is difficult to be polished may be only the jig body or only the partially projecting portion. Alternatively, both the jig body and the partially projecting portion may be used.
  • the partial protrusion can be formed integrally with the jig body. Alternatively, they may be provided separately. According to the eighteenth aspect, even when the jig body and / or the-part of the partially projecting portion comes into contact with the polishing cloth during polishing, the contacting portion is formed of a material that is difficult to be polished.
  • the main body and / or partial protrusions are Hard to be scratched. BRIEF DESCRIPTION OF THE FIGURES
  • FIG. 1 is a flow sheet showing a method for manufacturing a bonded substrate according to a first embodiment of the present invention.
  • FIG. 2 is a longitudinal sectional view showing a use state of an outer peripheral removal polishing step in the method for manufacturing a bonded substrate according to the first embodiment of the present invention.
  • FIG. 3 is a perspective view showing a step of attaching the bonded wafer to a wafer outer peripheral pressing jig applied to the method for manufacturing a bonded substrate according to the first embodiment of the present invention.
  • FIG. 4 is a cross-sectional view showing a usage state of a wafer outer peripheral pressing jig for a wafer 18 with an orientation flat according to another embodiment of the present invention.
  • FIG. 5 is a perspective view showing a process of attaching a wafer to a wafer outer peripheral pressing jig according to another embodiment.
  • FIG. 6 is a cross-sectional view showing a use state of a wafer outer peripheral pressing jig for a wafer with an orientation flat according to still another embodiment of the present invention.
  • FIG. 7 is a perspective view showing a wafer mounting process to a wafer outer peripheral pressing jig according to yet another embodiment.
  • FIG. 8 is a cross-sectional view showing a usage state of a wafer outer peripheral pressing jig for a notched wafer according to still another embodiment of the present invention.
  • FIG. 9 is a perspective view showing a wafer mounting process to a wafer outer peripheral pressing jig according to yet another embodiment.
  • FIG. 10 is a sectional view showing a use state of a wafer-eight-periphery pressing jig for a wafer with an orientation flat according to another embodiment of the present invention.
  • FIG. 11 is a perspective view showing a wafer mounting process to a wafer outer peripheral pressing jig according to another embodiment.
  • FIG. 12 is a cross-sectional view showing a use state of an A-8 outer circumference pressing jig for a notched AHA according to still another embodiment of the present invention.
  • FIG. 13 is a perspective view showing a process of attaching the A-E8 to the E-aperture pressurizing jig according to another embodiment.
  • FIG. 14 is a cross-sectional view showing a wafer peripheral pressing jig according to still another embodiment of the present invention.
  • FIG. 15 is a cross-sectional view showing a relevant part of a wafer removal pressure jig applied to the method for manufacturing a bonded substrate according to the first embodiment of the present invention.
  • FIG. 16 is a cross-sectional view showing a main part of another wafer-part removing pressure jig applied to the method for manufacturing a bonded substrate according to the first embodiment of the present invention.
  • FIG. 17 is a perspective view of a wafer bonded to a wafer removing pressurizing jig for a wafer with an orientation flat applied to the method for manufacturing a bonded substrate according to the second embodiment of the present invention.
  • FIG. 18 is a cross-sectional view showing a mounting process of Eighth Embodiment.
  • FIG. 18 is a bottom view of a wafer-part removing pressurizing jig according to a second embodiment of the present invention.
  • FIG. 19 is a plan view of a bonded AA 8 manufactured using a A8 partial removal pressurizing jig according to the second embodiment of the present invention.
  • FIG. 20 is a cross-sectional view showing a process of attaching a wafer to a wafer-part removing pressure jig applied to a method of manufacturing a bonded substrate according to another embodiment of the present invention. It is.
  • FIG. 21 is a plan view of a pressurizing jig for removing part A, which is applied to a method of manufacturing a bonded substrate according to another embodiment of the present invention.
  • FIG. 22 is a plan view of a bonding wafer 18 manufactured by using a wafer-part removing pressure jig according to another embodiment of the present invention.
  • FIG. 23 is a flowchart showing a method of manufacturing a bonded substrate according to a conventional method. It is a sheet.
  • FIG. 24 is an enlarged front view of an etch pit generated on the outer peripheral end surface of the support substrate PA 8 according to the conventional means.
  • FIG. 25 is an enlarged plan view of the etch pit generated on the terrace portion of the support substrate AA8 according to the conventional means.
  • FIG. 26 is an enlarged front view of an uncut portion of the silicon oxide film generated on the outer peripheral portion of the supporting substrate PA 8 according to the conventional means.
  • FIG. 27 is an enlarged plan view of the indent generated on a part of the outer peripheral surface of the active layer according to the conventional means.
  • the single crystal silicon ingot was first pulled up by the CZ method, and then the obtained single crystal silicon ingot was cut into blocks, notched, sliced, chamfered, wrapped, etched, and mirrored. Polishing or the like is performed to prepare an active layer wafer 10 having a mirror-finished notch having a thickness of 725 m and a diameter of 200 mm.
  • a wafer 20 for a supporting substrate having the same thickness and the same diameter as the mirror-finished notch is prepared (FIG. 1 (a)).
  • the wafer 10 for the active layer and the wafer 20 for the support substrate do not have to have the same thickness.
  • the active layer wafer 10 is introduced into a thermal oxidation furnace and subjected to thermal oxidation treatment, and the entire exposed surface is covered with an insulating silicon oxide film 10a. Further, only the wafer 20 for the supporting substrate may be oxidized, or both the wafers 180 and 20 may be oxidized. Then, the mirror surfaces of the two wafers 10 and 20 are superimposed at room temperature in a clean room (Fig. 1 (b)). Thereby, the bonded wafer 30 is formed. By this bonding, the portion of the silicon oxide film 10a interposed between the wafer 10 for the active layer and the wafer 20 for the support substrate becomes a buried silicon oxide film 10b.
  • the bonding wafer 30 is inserted into a thermal oxidation furnace for bonding, and the bonding heat treatment is performed in an oxidizing atmosphere.
  • the bonding temperature is 110 ° C. and the heat treatment time is 2 hours (also FIG. 1 (b)).
  • the bonding heat treatment was not indispensable in forming the bonding layer A 30 because the surface of the active layer layer 180 was later ground and the SOI layer 1 was formed. This is because only outer periphery removal polishing is performed on 0 A. Because grinding and etching of the outer periphery are not performed, the bonding strength can be sufficiently maintained even at the bonding state at room temperature.
  • the void is a void defect caused by a bonding failure between the bonding interface between the active layer wafer 10 and the supporting substrate wafer 20.
  • the active layer wafer 10 is ground from the surface side thereof with a # 300 to # 200 00 resinoid grinding wheel (Fig. 1 (c )). At this time, the surface grinding amount is about 700 m, and the thickness of the active layer wafer 10 reduced by processing is about 20 m.
  • the TTV of the bonded wafer 30 should be 1 / zm or less.
  • the outer peripheral portion bonding defect generated at the time of bonding is applied to the ground surface of the reduced active layer wafer 10 at the time of bonding.
  • the outer periphery is polished to remove the part and leave the central part to form the S ⁇ I layer 10A (Fig. 1 (d)).
  • the wafer outer peripheral pressing jig 50 is formed integrally with the jig main body 51 and the lower surface side of the outer peripheral portion of the jig main body 51, and the wafer 10 for the active layer wafer 10 after surface grinding is formed.
  • An annular ridge 51 a for deforming the outer peripheral portion so as to protrude toward the polishing surface from the central portion, and a double-sided tape 52 attached to the upper surface of the jig body 51 are provided.
  • the jig body 51 is made of a hard resin such as PEEK and has a thick disk shape.
  • One surface of a double-sided tape 52 is adhered to the upper surface of the jig body 51.
  • the area inside the protruding ridge 51 a of the jig body 51 is a wafer pressurizing portion that presses the entire area of the central portion of the wafer 30 from behind.
  • the size of this area that is, the size of the pressurized surface 51b of the bonding wafer 30 is such that the outer periphery of the wafer is 1.0 mm with respect to the bonding wafer 30 having a diameter of 200 mm.
  • the outer circumference is polished with the notch part being about 3.0 mm, the diameter of the notch part is about 197 mm, and the other parts are about 199 mm.
  • the bonding layer 180 is held on the pressing surface 51 by vacuum suction.
  • the notch of the active layer wafer 10 and the active layer wafer 10 are formed on a part of the inner peripheral surface of the ridge 51 a through the notch of the support substrate 20.
  • a notch pressing portion 51c is formed to protrude and deform from the central portion to the polishing surface side.
  • the inner peripheral portion of the distal end surface of the ridge portion 51 a is a tapered surface 51 d whose height gradually decreases toward the center of the jig body 51.
  • the inclination angle 0 of the taper surface 51 d is 30 °. However, the inclination angle is set as appropriate between 0.1 ° and 90 °.
  • the wafer outer peripheral pressing jig 50 is attached to the lower surface of the polishing head 41 of the single-wafer polishing apparatus 40 by a double-sided tape 52. After that, the bonded wafer 30 after surface grinding is held via the wafer outer circumference pressing jig 50 with the active layer wafer 10 side facing downward.
  • the polishing cloth 43 is a soft non-woven pad manufactured by Kuchidale Co., Ltd., Suba 600 (Asker hardness of 80 °).
  • the rotation speed of the polishing head 41 is 60 rpm, and the rotation speed of the polishing platen 42 is 120 rpm.
  • the polishing pressure at the center of the active layer wafer 10 against the polishing cloth 43 via the wafer outer peripheral pressing jig 50 is about 0 kgZ cm 2
  • the polishing pressure of the part is about 500 kgZ cms.
  • the polishing amount is about 0 m at the center of the active layer wafer 10, and about 20 zm at the outer periphery of the wafer, where the active layer wafer 10 disappears at this portion.
  • the supply amount of the abrasive (colloidal silica) containing abrasive grains is 180 ml / min.
  • the surface of the active layer 10 of the bonded wafer 30 that has been subjected to the bonding heat treatment is directly ground without the outer periphery grinding, and the active layer wafer 10 is reduced in thickness.
  • the wafer 10 for the active layer is subjected to the outer peripheral removal polishing to remove the defective bonding at the outer peripheral portion generated at the time of bonding and leave the central portion as the SI layer 10A. Therefore, the outer periphery grinding and the outer periphery etching, which are conventionally required, can be omitted.
  • the number of manufacturing steps for bonded SOI substrates is reduced, The manufacturing time of the SII substrate is also reduced.
  • the thickness of the obtained SOI layer 1 OA is about 15 to 20/2111, and its thickness is also about 1 to 5 m.
  • the outer peripheral surface of the wafer for the supporting substrate caused by the outer peripheral etching of the SOI layer which is a problem in wafer quality in the conventional technology, is considered.
  • the yield of bonded S 0 I substrates is increased.
  • the manufacturing cost of the bonded SOI substrate can be reduced. Furthermore, a bonded S 0 I substrate having a S 0 I layer having a notch, which has been difficult to manufacture by the conventional method, can be easily manufactured. Thereby, the device formation area of the SOI layer 10A can be increased as compared with the case of the S0I layer having the orientation flat.
  • the outer peripheral portion of the SOI layer 10A is removed by mechanical polishing (periphery removal polishing) instead of alkali etching as in the past, the notch on the outer peripheral surface of the SOI layer 1OA is removed. Indentation caused by anisotropic etching does not occur even in a region other than a multiple of 90 degrees in the circumferential direction, that is, in a region where the crystal orientation is not uniform. Therefore, the outer peripheral surface of the SOI layer 1OA can be made smooth over its entire circumference.
  • the bonded SOI substrate thus obtained has an outer peripheral surface of the S0I layer 10A from an outer peripheral edge of the surface of the S ⁇ I layer 10A.
  • the support substrate wafer 20 has a tapered surface polished to the outer peripheral edge of the bonding interface from which the bonding failure portion has been removed.
  • a notch is formed in a part of the outer peripheral portion of the SOI layer 10A.
  • the silicon oxide film 30 a around the wafer 20 for the support substrate is formed. May be polished.
  • the outer peripheral portion of the reduced active layer material 80 is projected from the central portion toward the polishing surface side to perform outer peripheral removal polishing. Therefore, by simply fixing the outer peripheral pressing jig 50 to the lower surface of the polishing head 41 of the existing polishing apparatus 40, the outer peripheral removal polishing characteristic of the first embodiment is performed. be able to.
  • the bonded SOI substrate thus manufactured is then subjected to high-precision, low-damage surface grinding or high-precision polishing using a double-side polishing machine (not shown) to reduce the TTV of the SOI layer 1 OA to 1 m or less.
  • Predetermined processing is performed until the layer thickness of 10 A becomes about 5 to 10 m.
  • the thickness of the SOI layer 10A is finished to a final target value of 3 m by a single-wafer polishing apparatus (not shown).
  • the bonding strength of the bonding wafer 30 is increased, and a heat treatment for removing crystal defects such as C0P, oxygen precipitates, and ⁇ SP from the surface of the SOI layer 10A (hereinafter referred to as “no Defect heat treatment). Specifically, heat treatment is performed at 1200 ° C. in an H 2 gas atmosphere for 1 hour. As described above, since the heat treatment is performed after the polishing of the central part of the SOI layer 10A, the surface of the SOI layer 10A can be actually a defect-free surface having no crystal defects. In addition, the bonding strength of the bonding wafer 30 is also enhanced.
  • the obtained bonded SII substrate is washed, packed in an AA case, etc., and then shipped to a device manufacturer.
  • the wafer outer peripheral pressing jig 50 A shown in FIGS. 4 and 5 has a configuration capable of removing and polishing the outer periphery of the bonded wafer 30 having the orientation flat. This is an example.
  • a part of the tapered surface 51 d of the ridge portion 51 a is provided with an orifice portion of the active layer wafer 10 through a support substrate wafer 20, and an active layer wafer 10 of the active layer wafer 10.
  • An orientation flat pressurizing portion 51 e that protrudes and deforms from the center toward the polishing surface is protruded toward the center of the pressurizing surface 51 b.
  • Other configurations, operations, and effects are substantially the same as those of the outer peripheral pressing jig 50 of the first embodiment.
  • the wafer outer peripheral pressing jig 50B shown in FIGS. 6 and 7 has an orientation flat pressing portion 51e formed on a part of the taper surface 51d, and has a bonding wafer having an orientation flat.
  • a jig for removing the outer periphery of 30 and polishing, and furthermore, the tapered surface 51 d of the ridge 51 a is moved from the outer peripheral edge of the tip of the ridge 51 a to the base of the ridge 51 a. It has a wide taper surface that reaches the inner peripheral edge of the portion. ⁇ Other configurations, operations, and effects are substantially the same as those of the wafer outer peripheral pressing jig 50 of the first embodiment.
  • the jig main body 51 is thickened, and the jig main body 51 is polished with a double-sided tape 52.
  • an annular template 51 f is provided, which is adhered to 41 and is provided on the outer peripheral side of the ridge portion 51 a for accommodating and holding a notch-supporting base plate 180.
  • the jig body 51, the ridge 51a and the template 51f are integrally formed of the same material.
  • the bonding wafer 30 in the template 51 f is used. It is preferable to make the play amount of 0 as small as possible. By doing so, the removal width in the radial direction of the adhesive layer A can be made uniform over the entire outer peripheral portion of the bonded adhesive layer.
  • the wafer outer peripheral pressing jig 50 D shown in FIG. 10 and FIG. 11 is a jig for a bonding wafer 30 having an orientation flat, and the template 51 f This is an example in which is provided.
  • Other configurations, operations and effects are substantially the same as those of the wafer outer peripheral pressing jig 50.
  • the outer peripheral pressing jig 50E shown in FIGS. 12 and 13 has a tapered surface 51d of the ridge 51a, and a tapered surface 51d of the ridge 51a.
  • the wafer outer peripheral pressing jig 50 F shown in FIG. 14 fits the jig body 51 into an annular groove 41 a formed in the lower portion of the polishing head 41.
  • the plate 51 f is also used.
  • the template 51 f is of a type for holding and holding a support substrate wafer 20 having a notch, similarly to the wafer outer peripheral pressing jig 50 C.
  • the ridge 51a and the template 51f are integrally formed of the same material.
  • ⁇ indicates the inclination angle of the tapered surface 51 d of the ridge 51 a.
  • the lower part of the polishing head 41 is a wafer pressurizing portion.
  • the bonded wafer 30 is directly vacuum-adsorbed to the lower surface of the polishing head 41.
  • FIGS. 15 and 16 show the inclination angle 0 of the tapered surface 51 d of the ridge 51 a in the wafer outer peripheral pressing jigs 50, 50 A to 50 E.
  • FIG. 15 shows the taper surface 5Id of the same type as the wafer outer peripheral pressing jigs 50, 5OA, 50C, 50D, and the inclination angle 0 thereof.
  • Figure 16 Indicates the inclination angle S of the tapered surface 51 d of the same type as the wafer outer peripheral pressing jigs 50 B and 50 E.
  • the feature of the second embodiment is that after the outer periphery removal polishing in the first embodiment, only a part of the outer peripheral portion of the bonding portion 180 in the circumferential direction is polished again (second polishing), The point is that peripheral portion removal polishing for removing the active layer 10A in that portion is performed.
  • the specific portion of the bonded wafer 30 to be polished is near the orientation flat.
  • the width d of the terrace portion near the orientation flat of the support substrate 180 is increased, and a hard laser mark M is engraved there (FIG. 19).
  • an aerial portion removal pressure jig 60 is used for the outer peripheral portion removal polishing.
  • the wafer partial removal pressurizing jig 60 is bonded to the jig main body 61 and the jig main body 61.
  • the jig main body 61 is integrally formed on the surface on the holding side of the wafer 30, and the outer peripheral portion of the active layer 10A is formed.
  • a partial projecting portion 62 is provided for projecting and deforming only the portion to be removed toward the polishing surface.
  • the jig body 61 is made of a hard resin such as PEEK and has a thick disk shape.
  • One surface of a double-sided tape 52 is attached to the upper surface of the jig body 61.
  • an annular ridge 61a is formed over the entire circumference.
  • a portion of the outer periphery of the jig body 61 other than the vicinity of the orientation flat is fixed with an abrasion prevention frame 61 b made of ceramics having a substantially C shape.
  • the orifice portion 6 la that guides the orifice portion of the bonded wafer 30 from the outside is formed in the orifice portion of the ridge portion 6 la by thickening this portion. Formed ing.
  • a region inside the ridge portion 61 a is a pressurized portion that presses the entire area of the central portion of the bonded wafer 30 from behind.
  • the size of this area, that is, the size of the pressurized surface 61 d of the bonding wafer 30, is as follows. It is a size that can be removed and polished.
  • a partial protruding portion 62 for increasing the width d of the terrace portion of the wafer 20 for the supporting substrate to 4 mm is formed in the orientation flat portion of the pressing surface 61 d.
  • the partial protrusion 62 is a flat ridge having a height of 0.2 mm formed adjacent to the orientation flag 61c.
  • the orifice portion of the bonding wafer 30 is polished from the center of the active layer wafer 10 by the partially projecting portion 62. It protrudes to the surface side and slightly protrudes from the lower end surface of the ridge 61a.
  • five spaced suction ports 61 e which communicate with the air supply section of the negative pressure generating device (not shown), are formed.
  • the polishing head 41 is rotated at 60 rpm, and the polishing platen 42 is rotated at 60 rpm.
  • the polishing pressure at the center of the active layer layer 10 against the polishing cloth 43 via the part 18 pressure removing jig 60 is about 0 kg Z cm2, and the active layer layer
  • the polishing pressure at the orientation flat of 10 is about 500 kg / cm2.
  • the polishing rate of the orientation flat portion is 5 to: L0 ⁇ m / min, and the polishing rate of the central portion of the wafer is 0 ⁇ mZ.
  • the polishing amount is about 0 at the center of the active layer wafer 10, and at the outer periphery of the wafer, the active layer wafer 10 in the orientation flat part disappears by the width d (4 mm) 2 0 // m It is about.
  • the supply amount of the abrasive (colloidal silica) containing the abrasive grains is 180 ml / min.
  • the wafer-part removing pressure jig 60A shown in FIGS. 20 to 22 is an example in which a bonded wafer 30 having a notch is configured to be capable of removing and polishing an outer peripheral part. is there.
  • the notch part of the ridge part 6 1a is thickened in a semicircular shape when viewed from the bottom, so that the notch part of the bonding face 180 is guided from the outside.
  • Notch guide 61 f is formed.
  • a notch portion of the pressing surface 61 d is formed with a partial protrusion 62 A that enlarges the width d 1 of the terrace portion of the support substrate wafer 20 to 4 mm.
  • the partial protrusion 62A is a flat ridge having a height of 0.2 mm formed adjacent to the notch guide 61f.
  • Other configurations, operations, and effects are substantially the same as those of the wafer outer peripheral pressing jig 50 of the first embodiment.
  • the bonding inside the wafer outer peripheral pressing jig or the inside of the wafer removing and pressing jig is performed in order to reduce the play amount of the wafer.
  • the wafer may be clamped in the wafer outer peripheral pressing jig.
  • the active layer layer 8 and the support substrate layer 18 are bonded together, and then the active layer layer is reduced by surface grinding or the like to form an active layer.
  • the combined S 0 I substrate has been described as an example.
  • the present invention is not limited to this, and may be applied to, for example, a bonded substrate manufactured by a smart cut method. Or, it can be applied to bonded substrates manufactured by ELTRAN method or SiGen method. can do.
  • the bonded substrate is manufactured by the smart cut method, the ELTRAN method, or the SiGen method
  • the active layer layer A and the supporting substrate layer are bonded, a portion on the bonded side is formed.
  • the wafer for the active layer is removed while leaving the layer for the supporting substrate, and the active layer is formed on one side of the supporting substrate.
  • the active layer is polished from the removal surface side of the active layer layer 18 to remove the outer peripheral portion and leave the central portion (outer peripheral removal polishing).
  • the present invention can be appropriately applied not only to the bonding method but also to polishing the peripheral portion of various substrates.
  • the polishing after the surface grinding the outer peripheral removal polishing that removes the defective bonding at the outer peripheral portion of the active layer AA 8 and leaves the central portion is adopted.
  • the outer peripheral grinding of the active layer layer 18 and the outer peripheral etching of the active layer can be omitted. Thereby, the number of manufacturing steps of the bonded substrate can be reduced, and the manufacturing time of the bonded substrate can be shortened.
  • the outer peripheral surface of the active layer can be made smooth over its entire circumference. Since the outer periphery removal polishing is performed using the wafer outer periphery pressing jig, the outer periphery removal polishing of the present invention can be easily performed even with an existing polishing apparatus.
  • a part of the outer periphery in the peripheral direction for example, an orientation flat portion or a notch portion
  • a part of the active layer is largely removed, and a wide part is formed on the inclined surface. Therefore, even if laser marking is performed on this wide portion, the effect of the irradiated laser is unlikely to reach the active layer. As a result, dust generation from the active layer during laser marking can be controlled.
  • the surface of the active layer wafer is subjected to surface grinding, and the outer peripheral portion of the active layer is polished to remove the outer periphery, so that the active employment layer 18 and the support substrate layer 18 are bonded at room temperature.
  • the bonding wafer can be formed without peeling the peripheral portion of the wafer without performing the bonding strengthening heat treatment.
  • the surface of the active layer can be treated independently of the bonding heat treatment without performing heat treatment in these atmospheres. Crystal defects can be removed from the surface. That is, the surface of the active layer can be a defect-free surface.
  • the bonded substrate according to the present invention, the method for manufacturing the same, and the wafer outer peripheral pressing jigs used for the same are used for a bonded substrate in which the active layer and the wafer for supporting substrate are bonded. It is also useful for bonded substrates with SII structures and for bonded substrates by the smart cut method, ELTRAN method, or SiGen method. o

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

明 細 書 貼り合わせ基板およびその製造方法ならびにそれに使用されるゥエーハ 外周加圧用治具類 技術分野
この発明は貼り合わせ基板およびその製造方法ならびにそれに使用さ れるゥ工一ハ外周加圧治具類、 詳しくは例えば活性層の外周部の貼り合 わせ不良部分の除去を、 表面研削後の研磨で行う貼り合わせ基板の製造 技術に関する。 背景技術
2枚のシリコンゥェ一ハを貼り合わせた貼り合わせ基板の一種として, 貼り合わせ S O I (S i l i c o n o n I n s u l a t o r ) 基板 が知られている。 これは、 表面にデバイスが形成される S O I層 （活性 層） と、 これを裏側から支持する支持基板用ゥェ一八との間に、 厚さ数 mの埋め込み酸化膜 （シリコン酸化膜） が埋め込まれた貼り合わせ S O I基板である。
このような貼り合わせ S〇 I基板の製造方法において、 活性層用ゥェ —八の外周部を研削する外周研削時に、 そのゥエーハ外周部を完全には 削り取らず若干量を残しておき、 その後、 この削り残し部分をアルカリ 性エッチング液によって除去し、 次いでこの外周研削された活性層用ゥ エーハに、 順次、 表面研削および表面研磨を施す方法が知られている。 以下、 第 2 3図〜第 2 7図に基づき、 従来の貼り合わせ S 0 I基板の 製造工程を順次説明する。
まず C Z法により引き上げられた単結晶シリコンインゴッ トをスライ スし、 研磨して、 鏡面に仕上げられた 2枚のシリコンゥエーハ （C Zゥ エーハ） 1 0 1 , 1 0 2を用意する （第 2 3図 （ a))。 このうち、 活性 層用ゥエーハ 1 0 1には、 熱酸化炉を用いた熱酸化処理により、 その露 出面の全体に絶縁性のシリコン酸化膜 1 0 1 aが形成されている。
次いで、 活性層用ゥエーハ 1 0 1 と、 支持基板用ゥェ一ハ 1 0 2 とを 常温で重ね合わせ、貼り合わせゥエーハ 1 0 3を作製する。これにより、 2枚のゥェ一ハ 1 0 1 , 1 0 2の間に埋め込みシリコン酸化膜 1 0 1 b が現出される。 その後、 貼り合わせゥエーハ 1 0 3に、 酸化性雰囲気下 で 8 0 0 °C以上の貼り合わせ熱処理を施す（第 2 3図（b))。 こうして、 貼り合わせゥェ一ハ 1 0 3の露出面全体にシリコン酸化膜 1 0 3 aが形 成される。 このとき、 活性層用ゥエーハ 1 0 1は、 あらかじめシリコン 酸化膜 1 0 1 aにより覆われている。 このため、 貼り合わせ熱処理の熱 により酸化膜がさらに成長し、 厚くなる。 便宜上、 第 2 3図ではシリコ ン酸化膜 1 0 1 a， 1 0 3 aを異なる色で表示している（第 1図も同様）。 次に、 面取りされた両ゥェ一ハ 1 0 1， 1 0 2の外周部形状に起因し た貼り合わせ不良領域を除去するため、 活性層用ゥエーハ 1 0 1 の外周 部が研削される （第 2 3図 （ c ))。 貼り合わせ不良領域が存在すれば、 その後の洗浄工程、 研磨工程などにおいて、 この不良部分が剥がれて飛 散し、 それが付着して S O I 層 （活性層） の表面が汚染されたり、 付着 した飛散物により、 後工程のゥェ一ハ加工時に S 0 I層の表面を傷つけ るおそれがある。 この外周研削は、 貼り合わせ界面に達しない程度に止 められる。 その結果、 活性層用ゥエーハ 1 0 1の外周部に若干量の削り 残し部分 1 0 1 cが現出する。
続いて、 削り残し部分 1 0 1 cが、 アルカリエッチにより除去される (第 2 3図 （ d))。 すなわち、 貼り合わせゥェ一八 1 0 3の外周部が、 K 0 Hなどのアルカリ性エッチング液と接触し、 削り残し部分 1 0 1 c が溶かされる。 こうして、 支持基板用ゥェ一ハ 1 0 2の貼り合わせ側の 面の外周部が露出される。 以下、 この露出部分をテラス部という。
次に、 活性層用ゥエーハ 1 0 1 を表面研削し、 さらに鏡面研磨するこ とで、 薄い S 0 I層 1 0 1 Aがその裏面側から支持基板用ゥエーハ 1 0 2により支持された貼り合わせ S O I基板が作製される（第 2 3図（ e ) ) c ところで、 従来の貼り合わせ S 0 I基板の製造方法にあっては、 以下 に示す欠点があった。
(1) 従来法による S O I層 1 0 1 Aの作製にあっては、 活性層用ゥェ —ハ 1 0 1を外周研削し、 このときその外周部を完全には削り取らず、 次いでこの削り残し部分 1 0 1 c を外周エッチングにより除去し、 その 後、 活性層用ゥエーハ 1 0 1 に対する表面研削および表面研磨を施す、 という煩雑な工程を経ていた。 そのため、 貼り合わせ基板の製造工程数 が増加し、 その製造に長い時間を要していた。
(2) 前記貼り合わせ熱処理工程にあっては、 貼り合わせゥェ一ハ 1 0 3を図示しないゥェ一ハポートのゥエーハ揷填溝に揷填し、 その後、 ゥ ェ一ハポートを熱酸化炉に挿入して熱処理していた。 このとき、 支持基 板用ゥエーハ 1 0 2の外周端面がゥェ一八ポートのゥェ一ハ揷填溝内壁 に接触するため、 支持基板用ゥェ一八 1 0 2の外周端面に傷および酸化 膜の成長不足が発生するおそれがあった。 これらの不具合が生じた状態 で、 削り残し部分 1 0 1 cを外周エッチングすると、 その傷および酸化 膜の成長不足部分が他の部分に比べて選択的にエッチングされ、 第 2 4 図に示すエッチピッ ト aが、 支持基板用ゥェ一ハ 1 0 2の外周端面に現 出されていた。
(3) 活性層用ゥェ一ハ 1 0 1 の外周研削時にも、 支持基板用ゥェ一ハ 1 0 2の外周面に傷が生じたり、 局所的に両ゥェ一ハ 1 0 1 ， 1 0 2の 外周部に接着剥がれが生じ、 その部分が選択エッチングされ、 第 2 5図 に示すエッチピッ ト bが現出する懸念があった。
(4) 上記アル力リエッチングでは、 シリコン酸化膜 1 0 1 a , 1 0 3 aは、 ほとんどエッチングされない。 そのため、 活性層用ゥェ一ハ 1 0 1の表面研削および表面研磨後、 支持基板用ゥエー八 1 0 2のテラス部 分に髭形状のシリコン酸化膜 1 0 1 a， 1 0 3 aの削り残し部分 cが残 つてしまい （第 2 6図）、 それが剥がれて飛散し、 S 0 I層 1 0 1 Aの表 面に付着して汚染したり、 その付着物により、 後工程のゥエーハ加工時 に S 0 I層 1 0 1 Aの表面を傷つけるおそれがあつた。
(5) S O I層 1 0 1 Aの外周縁面は、 オリエンテーションフラッ ト (以下、 オリフラ） またはノッチを基準にして周方向に向かって 9 0度 の倍数 （ 9 0度、 1 8 0度、 2 7 0度） の付近以外、 結晶方位は均一で ない。 例えばデバイス形成面が （ 1 0 0 ) 面の S O I層によると、 オリ フラまたはノツチに対して 9 0度の倍数の部分は [ 0 1 1 ] の結晶方位 となるものの、 その他の部分は結晶方位が不揃いである。 そのため、 削 り残し部分 1 0 1 cの外周部を、 KOHなどのアルカリ性エッチング液 で異方性エッチングすると、 S 0 I層 1 0 1 Aの外周縁面のうち、 その 結晶方位が均一でない領域に、 第 2 7図に示すインデント （ノコギリ歯 状のギザギザ） dが発生していた。
(6) 例えばスマートカッ ト法などによって製造された S 0 I基板に よれば、 S 0 I層をノッチを有する形状にすることが可能である。 しか しながら、 S 0 I層 1 0 1 Aの表面が研磨により仕上げられる前記貼り 合わせ S O I基板の場合、 テラス形成を周辺研削で行っていたが、 1回 の研削でノ ッチに沿つ た周辺研削を行う こ とは困難であった。 これにより、 オリフラを有する形状の S〇 I層が採用されていた。 その 結果、 ノッチを有する S〇 I層の場合よりもデバイスの形成面積が小さ くなつていた。 以上、 （2) 〜（6) の課題の対策として、 実際のゥエーハ製造にあって は、 さらに複雑な工程を追加し、 貼り合わせ S O I基板の品質を確保し ていた。 そのことが製造コストを高騰させる要因となっていた。
(7) 貼り合わせゥエーハには、 ゥェ一八を認識するため、 支持基板用 ゥエーハのォリフラ部分またはノッチ部分に、 レーザマークを刻印する 場合がある。 すなわち、 外部に露出したテラス部分に、 あらかじめ指定 されたバーコード、 数字、 記号、 図形などのマ一クを表示する。 レーザ マークの種類には、 この溝の深さが 0. 1〜 5 a mのソフ トレーザマ一 クと、 溝の深さが 5〜 1 0 0 0 mのハードレーザマークとが一般的に 知られている。デバイス工程では、ソフ トレーザーマークが使用される。
S O I層厚が 5 m以下の S O I ゥエーハの S O I層表面にソフトレー ザ一マークを印字すると埋め込み酸化膜までレーザ一光線が到達し、 発 塵し、 活性層の表面を汚染し、 デバイスの歩留りを低下させていた。
また、 貝占り合わせ S O I構造は、 S I M 0 Xなどの他の S 0 I構造に 比べて、 S i _ S i 〇2界面および薄膜 S i層の結晶欠陥の問題には有 利である。 しかしながら、 材料ゥエーハとなる C Zゥエーハは、 デバイ ス特性を悪化させる C O Pや BMD (B u l k M i c r o D e f e c t ) を多く含んでいる。
そこで、 これを解消する従来技術として、 日本国特開平 5— 2 1 1 6 1 6号公報が知られている。これは、貼り合わせ前の活性層用ゥエーハ、 または、 貼り合わせ後の貼り合わせ S〇 I基板に対して、 還元性雰囲気 または不活性雰囲気での高温熱処理を行い、 S 0 I層の表面に存在する 酸素を除去して結晶品質を高める技術である。
(8) しかしながら、 貼り合わせ前の活性層用ゥェ一八に対して、 還元 性雰囲気または不活性雰囲気による高温熱処理を行った際には、 活性層 用ゥエーハを減厚して得られた S O I層の表面が露出面となる。 そのた め、 単結晶シリコンインゴッ トの育成時に発生した結晶欠陥、 酸化膜形 成時および貼り合わせ熱処理時に発生した結晶欠陥が S 0 I層の表面に 露出していた。 よって、 貼り合わせ前の活性層用ゥエーハに対して前記 高温熱処理を施しても、 S〇 I層の表面には欠陥が存在し、 現実的には 結晶品質を改善する対策とはならなかった。
(9) 貼り合わせ後の活性層用ゥエーハに対して、 還元性雰囲気または 不活性雰囲気による熱処理を行ったときには、 貼り合わせ熱処理とは別 に熱処理を施さなければならず、 貼り合わせ基板の製造コストが高くな つていた。
そこで、 発明者らは、 鋭意研究の結果、 従来の活性層用ゥエー八の外 周研削および外周エッチングに代わり、 表面研削および表面研磨だけに より活性層用ゥエーハの外周部の貼り合わせ不良部分を除去すれば、 上 述した（1) 〜（6) の課題は解消されることを知見し、 この発明を完成さ せた。
この発明は、 貼り合わせ基板の製造工程数の削減および製造時間の短 縮が図れ、 また貼り合わせ基板の良品率を高めることができ、 しかも貼 り合わせ基板を廉価に製造することができ、 さらにはノッチを有する活 性層も得られる貼り合わせ基板およびその製造方法を提供することを目 的としている。
そして、 この発明は、 既存の研磨装置を利用し、 ゥエー Λに外周除去 研磨を施すことができるゥエーハ外周加圧治具を提供することを目的と している。
また、 発明者らは、 支持基板用ゥェ一八のテラス部分のうち、 レーザ マーキングが施される部分、 例えばオリエンテーションフラッ ト部また はノッチ部の幅を広げれば、 レーザの照射による活性層からの発麈を抑 制でき、 これにより上述した（7) の課題は解消されることを知見し、 こ の発明を完成させた。
すなわち、 この発明は、 支持基板用ゥェ一八の外周部の一部分にレー ザ一マーキングを施しても活性層から発塵しにくい貼り合わせ基板およ びその製造方法ならびにそれに使用されるゥエーハ部分除去加圧治具を 提供することを目的としている。
さらに、 発明者らは、 活性層用ゥエーハに対して表面研削を施すとと もに、 活性層に対してその外周部を除去して中央部を残す外周除去研磨 を施すことで、 室温による活性層用ゥエー八と支持基板用ゥェ一ハとの 貼り合わせ後、 貼り合わせ強化熱処理を行わなくても、 ゥエーハ周辺部 分が剥がれることなく貼り合わせゥェ一八を作製することができること を知見した。 しかも、 これにより活性層の中央部の研磨後に還元性雰囲 気または不活性雰囲気で熱処理を施せば、 活性層の表面に結晶欠陥が存 在しなくなり、 これにより上述した（8) , (9) の課題は解消されること を知見し、 この発明を完成させた。
すなわち、 この発明は、 低コストで、 活性層の表面に結晶欠陥が存在 しない貼り合わせ基板およびその製造方法を提供することを目的として いる。 発明の開示
第 1の発明は、 活性層と、 これを裏面側から支持する支持基板用ゥェ ーハとが貼り合わされた貼り合わせ基板において、 前記活性層の外周面 が、 この活性層の表面の外周縁から、 前記支持基板用ゥエー八の貼り合 わせ不良部分を除去した貼り合わせ界面の外周縁まで、 または、 前記活 性層の表面の外周縁から支持基板用ゥエー八の外周縁まで、 研磨された 傾斜面である貼り合わせ基板である。
貼り合わせ基板としては、 例えば貼り合わせ S O I基板を採用するこ とができる。 その他、 活性層と支持基板用ゥェ一八とを、 直接、 貼り合 わせた基板でもよい。 活性層としては、 例えば貼り合わせ S 0 I基板の S O I層が挙げられる。 この場合、 酸化膜が活性層の下に存在し、 酸化 膜の外周縁の露出面も研磨された傾斜面になる。 また、 支持基板用ゥェ ーハとしては、 例えばシリコンゥェ一ハが挙げられる。
ここで、 活性層の外周面が、 活性層の表面から支持基板用ゥエー八の 貼り合わせ不良部分を除去した貼り合わせ界面の外周縁まで研磨された 傾斜面であるとは、 活性層の外周面が、 裾広がりの研磨面であることを いう。裾広がりとは、 断面直線状（テーパ状） または断面円弧状である。 また、 断面円弧状とは、 断面視して中央が両端よりも外方に突出した形 状をいう。
第 1の発明によれば、 貼り合わせゥエー八の活性層用ゥエー八に対し て、 活性層の表面の外周縁から支持基板用ゥェ一八の貼り合わせ不良部 分を除去した貼り合わせ界面の外周縁まで、 または、 活性層の表面の外 周縁から支持基板用ゥエーハの外周縁まで、 その中央部を残して活性層 とする外周除去研磨を施す。 これにより、 従来、 必要とされた活性層用 ゥエーハの外周研削工程、 および、 活性層の外周エッチング工程を省略 することができる。その結果、貼り合わせ基板の製造工程数が削減され、 これに伴って貼り合わせ基板の製造時間も短縮される。
また、 外周除去研磨を施すことで、 従来手段におけるゥエー八品質上 の課題であった、 活性層の外周エッチングを原因とした支持基板用ゥェ ーハの外周面へのエッチピッ トの発生、 および、 貼り合わせ基板が貼り 合わせ S 0 I基板の場合において、 外周エッチング後、 活性層の外周部 から飛散したシリコン酸化膜の髭状の削り残し部分を原因とした活性層 の汚染または傷などの発生をなくすことができる。 これにより、 貼り合 わせ基板の良品率が高まる。 その結果、 貼り合わせ基板の製造コストを 低減することができる。 さらに、 従来法では作製が困難とされた、 ノッ チを有する活性層が形成された貼り合わせ基板を、 簡単に作製すること ができる。
さらにまた、 活性層の外周部は、 従来のようにアルカリエッチングで はなく、 研磨布による研磨 （外周除去研磨） によって除去されるので、 活性層の外周縁面のうち、 オリフラまたはノッチを基準にして、 その周 方向に向かって 9 0度の倍数以外の領域、 すなわち結晶方位が均一では ない領域でも、 異方性エッチングに起因するィンデントが発生しない。 そのため、 活性層の外周縁面をその全周にわたってなめらかに形成する ことができる。
こうして得られた貼り合わせ基板は、 活性層の表面の外周縁から支持 基板用ゥエー八の貼り合わせ不良部分を除去した貼り合わせ界面の外周 縁まで研磨された斜面、 または、 活性層の表面の外周縁から支持基板用 ゥエー八の外周縁まで研磨された傾斜面となる。
第 2の発明は、 前記活性層の表面に、 結晶欠陥が存在しない貼り合わ せ基板である。
結晶欠陥とは、 例えば単結晶シリコンインゴッ トの育成時に発生した 結晶欠陥、 酸化膜形成時および貼り合わせ熱処理時に発生した結晶欠陥 などをいう。 具体的には、 C O P ( C r y s t a 1 O r i g i n a t e d P a r t i c 1 e ), BMD, O S F (O x i d a t i o n I n d u c e d S t a c k i n g F a u l t ) などが挙げられる。
ここでいう結晶欠陥が存在しないとは、 直径 0. l ^m以上の結晶欠 陥が活性層の表面に 1 0個 Z c m2以下しか存在しない状態をいう。 活性層の表面に結晶欠陥が存在しない状態を具現化する方法は限定さ れない。 例えば、 支持基板用ゥエー八の貼り合わせ側の面に活性層を形 成した後の熱処理などを採用することができる。 第 2の発明によれば、 活性層の表面に結晶欠陥が存在しないので、 活 性層の表面に形成されたデバイスの電気特性などを高めることができる 第 3の発明は、 前記研磨された傾斜面の幅が、 ゥェ一八周方向で部分 的に異なる貼り合わせ基板である。
傾斜面の幅とは、 活性層の外周縁の接線と直交する方向における傾斜 面の長さである。 この傾斜面の幅がゥエーハ周方向で部分的に異なると は、 ゥェ一八周方向において、 傾斜面の幅が広い部分と狭い部分とが存 在することを意味する。 活性層は薄いので、 傾斜面のほとんどは、 支持 基板用ゥエー八の外周部の貼り合わせ面側の部分 （テラス部） となる。 このうち、 幅の広い部分を、 例えばレーザマ一キングが施されるマーキ ング領域とすることができる。 レーザマ一キングとしては、 ソフ トレー ザマ一キングを採用することができる。 ゥェ一ハ周方向における幅の広 い部分の形成位置、 その形成範囲は限定されない。 例えば、 オリエンテ ーシヨンフラッ ト部またはノッチ部を、その幅の広い部分としてもよい。
幅狭な部分の幅は 0 . 5〜 4 m m、 好ましくは 0 . 5〜 1 . 5 m mで ある。 0 . 5 m m未満では、 未接着部分が残存するという不都合が生じ る。 また、 4 m mを超えるとデバイス領域が小さくなり、 デバイス収率 が悪くなるという不都合が生じる。
幅広の部分の幅は 3〜 5 m m、 好ましくは 3〜 4 m mである。 3 m m 未満では、発塵が S 0 I層表面を汚染するという不都合が生じる。また、 5 m mを超えるとデバイス領域が小さくなり、 デバイス収率が悪くなる という不都合が生じる。
第 3の発明によれば、 傾斜面の幅をゥエーハ周方向で部分的に異なる ように研磨すると、 傾斜面の幅が広い部分、 例えばノッチ部またはオリ ェンテ一シヨンフラッ ト部において、 活性層の外周部の一部分が他の部 分より大きく除去されるとともに、 支持基板用ゥエー八の外周部に幅の 広いテラス部が現出される。 広いテラス部に、 例えばレーザマーキング を施しても、 照射されたレーザの影響が活性層にまでおよびにくい。 そ の結果、 レーザマーキング時における活性層への発塵を抑制することが できる。
第 4の発明は、 前記傾斜面のうち、 幅の広い部分がノッチ部またはォ リエンテーシヨンフラッ ト部である貼り合わせ基板である。
傾斜面の幅の広い部分は、 ノッチ部でもよいし、 オリエンテーション フラッ ト部でもよい。
第 5の発明は、 前記貼り合わせ基板が、 前記活性層と支持基板用ゥェ ーハとの間に埋め込み酸化膜が形成された貼り合わせ S〇 I基板である t 貼り合わせ S〇 I基板において、 酸化膜により覆われるのは活性層の 基材である活性層用ゥエー八、 または支持基板用ゥエー八のいずれでも よい。 または、 活性層用ゥエー八と支持基板用ゥエー八との両方でもよ い。 酸化膜の形成方法は限定されない。 例えば、 ドライ酸化、 ウエッ ト 酸化などを採用することができる。 また、 貼り合わせ面に n +層や S i G e膜が形成されていてもよい。
第 6の発明は、 活性層用ゥエー八と支持基板用ゥエーハとを貼り合わ せる貼り合わせ工程と、 この貼り合わせにより作製された貼り合わせゥ ェ一ハの貼り合わせ強度を増強する熱処理工程と、 この貼り合わせゥェ —八の活性層用ゥエーハ側を表面研削し、 この活性層用ゥェ一ハを減厚 して活性層とする表面研削工程と、 この活性層に、 その表面研削面側か ら、 外周部の貼り合わせ不良部分を除去し、 中央部を残す研磨を行う外 周除去研磨工程とを備えた貼り合わせ基板の製造方法である。
活性層用ゥエーハおよび支持基板用ゥエーハの貼り合わせは、 例えば 常温において両ゥエーハを重ね合わせた後、 貼り合わせ熱処理すること で行われる。 貼り合わせ熱処理の加熱温度は 8 0 0 °C以上、 例えば 1 1 0 0 °Cである。 貼り合わせ熱処理の時間は、 例えば 2時間である。 使用 する熱酸化炉内の雰囲気ガスには酸素などが用いられる。
また、 活性層用ゥエーハを表面研削する際には、 例えば表面研削砥石 による研削が行われる。 表面研削の条件は、 例えば、 # 3 6 0 〜 # 2 0 0 0のレジノィ ド研削砥石を使用し、 活性層残厚が 1 0 〜 6 0 mにな るまで表面研削する。
活性層の厚さは限定されない。 例えば厚膜の活性層では 1 〜 2 0 0 ^ m、 また薄膜の活性層では 0 . 1 〜 1 . O i mである。
外周除去研磨工程としては、 例えば、 活性層の外周部の研磨レートを 中央部の研磨レートより大きくする表面研磨、 活性層の外周部への研磨 剤の供給量を中央部への供給量よりも増加させる表面研磨、 活性層の外 周部の研磨圧を中央部の研磨圧よりも増加させる表面研磨、 活性層の外 周部に押し付けられる研磨布の部分の素材を、 活性層の中央部に押し付 けられる研磨布の部分の素材よりも研磨しやすいものを用いて行う表面 研磨、または、活性層の外周部に押し付けられる研磨布の部分の温度を、 活性層の中央部に押し付けられる研磨布の部分の温度よりも高める表面 研磨などによって実現することができる。
いずれの研磨の場合でも、 例えば研磨装置の研磨へッ ドに表面研削さ れた貼り合わせゥエーハを装着し、 研磨剤を供給しながら、 活性層用ゥ エー八の研削面を、 研磨定盤上に貼り付けられた研磨布に押しつけて研 磨する。
研磨装置は限定されない。 枚葉式の研磨装置でも、 バッチ式の研磨装 置でもよい。 さらにはワックスタイプの片面研磨装置でも、 ワックスレ スタイプの装置でもよい。
研磨布の種類は限定されない。 例えば、 ポリエステルフェルトにポリ ウレタンを含浸させた多孔性の不織布タイプでもよい。 また、 発泡した ウレタンのブロックをスライスした発泡性ウレタンタイプが挙げられる。 さらには、 ポリエステルフェルトにポリゥレタンが含浸された基材の表 面に発泡ポリウレタンを積層し、 ポリウレタンの表層部分を除去して発 泡層に開口部を形成したスエードタイプでもよい。 さらには、 セラミツ クゃガラスでもよい。
前記研磨剤中には遊離砥粒 （研磨砥粒） が含まれる。 研磨剤を供給し ながら、 回転中の研磨布の研磨作用面に、 減厚された活性層用ゥエーハ の研削面を押し付けることによって、 微粒子である遊離砥粒の研削作用 により、 活性層用ゥエーハの研削面を外周除去研磨する。
第 6の発明によれば、 貼り合わせ熱処理後、 貼り合わせゥエーハの活 性層用ゥエー Λ側に、 直接、 表面研削して活性層用ゥエー八を減厚した 後、 活性層用ゥエー八に外周除去研磨を施してゥェ一ハ外周部の貼り合 わせ不良部分を除去し、 活性層とする。
このような外周除去研磨を採用したことで、 従来、 必要とされた活性 層用ゥェ一ハの外周研削工程、 および、 活性層の外周エッチング工程を 省略することができる。 その結果、 貼り合わせ基板の製造工程数が削減 され、 これに伴い貼り合わせ基板の製造時間も短縮される。
また、 外周除去研磨を施すことで、 活性層の外周エッチングによる支 持基板用ゥェ一八の外周面へのエッチピッ トの発生、 および、 貼り合わ せ基板が貼り合わせ S O I基板の場合において、 シリコン酸化膜の髭状 の削り残し部分を原因とした活性層の汚染または傷などの発生をなくす ことができる。 これにより、 貼り合わせ基板の良品率が高まる。 その結 果、 貼り合わせ基板の製造コストを低減することができる。 さらには、 ノツチを有する活性層が形成された貼り合わせ基板を、 簡単に作製する ことができる。
さらにまた、 活性層の外周部はアルカリエッチングではなく、 研磨に よって除去されるので、 活性層の外周縁面のうち、 オリフラまたはノッ チを基準にして、 その周方向に向かって 9 0度の倍数以外の領域でも、 異方性エッチングに起因するインデントが発生しない。 そのため、 活性 層の外周縁面をその全周にわたってなめらかに形成することができる。 第 7の発明は、 前記貼り合わせ後の熱処理に代えて、 前記外周除去研 磨後、 前記活性層の中央部を研磨する中央研磨工程と、 この中央部の研 磨後、 還元性雰囲気または不活性雰囲気での熱処理を施し、 前記貼り合 わせゥエー八の貼り合わせ強度を増強するとともに、 前記活性層の表面 から結晶欠陥を除去する貼り合わせ基板の製造方法である。
中央研磨工程における活性層の中央部の研磨量は、 例えば 5〜 1 0 m、 好ましくは 7 である。 5 m未満では、 平面研削のダメージが 残存するという不都合が生じる。 また、 1 0 mを超えると研磨時間が 長くなるという不都合が生じる。
熱処理時の炉内雰囲気は、 還元性または不活性ガス雰囲気である。 還元性雰囲気は、 例えば H 2などの還元性ガスから形成される。
不活性雰囲気は、 例えば H e 、 N e 、 A r、 K r 、 X eなどの不活性 ガスから形成される。 また、 例えば H 2 : A r = 5 ： 1などのような還元 性ガスと不活性ガスとの混合ガスを採用してもよい。
熱処理温度は 1 0 0 0 °C以上、 好ましくは 1 1 5 0〜 1 2 5 0 °Cであ る。 1 0 0 0 °C未満では結晶欠陥が十分にシュリンクしないという不都 合が生じる。 1 2 5 0 °Cを超えると、 活性層にスリップおよび金属汚染 が発生するおそれがある。
熱処理時間は、 例えば 1 〜 3時間である。
第 7の発明によれば、 活性層の中央部の研磨後の活性層と支持基板用 ゥエーハとの貼り合わせ強度を高める熱処理時に、 還元性雰囲気または 不活性雰囲気で熱処理を施すことで、 貼り合わせ熱処理とは別にこれら の雰囲気による熱処理を施さなくても、 活性層の表面から結晶欠陥を除 去することができる。
第 8の発明は、 スマートカッ ト法または E L T R A N法または S i G e n法による貼り合わせ基板の製造方法において、 活性層用ゥヱーハと 支持基板用ゥェ一八とを貼り合わせる貼り合わせ工程と、 この貼り合わ せ後、 貼り合わせ側の部分を支持基板用ゥエー八に残して活性層用ゥェ 一八を除去し、 前記支持基板用ゥエーハの一方の面に活性層を形成する 活性層用ゥエーハ除去工程と、 この活性層に対して、 その活性層用ゥェ 一八の除去面側から、 外周部を除去して中央部を残す研磨を行う外周除 去研磨工程とを備えた貼り合わせ基板の製造方法である。
スマートカッ ト法とは、 まず、 露出面全域に酸化膜が形成された活性 層用ゥエーハの一方の面から軽元素をイオン注入し、 イオン注入面に支 持基板用ゥエーハを貼り合わせる。 その後、 これを熱処理して、 貼り合 わせゥェ一八の貼り合わせ強度を増強するとともに、 軽元素がイオン注 入された部分から貼り合わせゥェ一ハを厚さ方向に 2分割し、 活性層用 ゥエー八の貼り合わせ側の部分を剥離して支持基板用ゥエー八と一体化 した活性層を形成する方法 （株式会社リアライズ社 1 9 9 6年 6月 2 8 日付発行の「シリコン科学」、第 6章第 3節 3 . 2スマートカッ ト技術、 4 6 5頁参照） である。
また、 E L T R A N法とは、 まず、 活性層用ゥエーハの一方の面に陽 極化成により多孔質層を形成し、 多孔質層の表面に単結晶膜をェピ夕キ シャル成長させ、 次に、 活性層用ゥエーハの単結晶膜側の面に、 露出面 全域に酸化膜が形成された支持基板用ゥエーハを貼り合わせる。 それか ら、 これを熱処理し、 貼り合わせゥェ一八の貼り合わせ強度を高め、 次 いで活性層用ゥエーハをその貼り合わせ側とは反対側の面から多孔質層 が露出するまで研削する。 または、 ウォータ一ジェッ トで多孔質層から 剥離している。 続いて、 露出した多孔質層を選択エッチングし、 単結晶 膜からなる活性層を形成する方法である （株式会社リァライズ社 1 9 9 6年 6月 2 8 日付発行の 「シリコン科学」、 第 6章第 4節 E L T R A N、 4 6 7頁参照）。
S i G e n法とは、 まず活性層用ゥエーハの一方の面に S i G e層を 形成し、 この S i G e層の表面に気相成長により単結晶膜を成膜させ、 その面に酸化膜を形成する。 次に、 該ゥエーハの一方の面から水素ィォ ンを注入することにより S i G e層内の歪みを増長する。 そして、 露出 全面域に酸化膜が形成された支持基板用ゥエーハを貼り合わせ、 N 2ガ ス等の不活性ガスを吹き付けることにより、 S i G e層の歪み部分で剥 離する。 続いて露出した S i G eを選択エッチングする。
第 8の発明によれば、 剥離後、 この活性層用ゥェ一ハに外周除去研磨 を施してゥェ一ハ外周部の貼り合わせ不良部分を除去し、活性層とする。
このような外周除去研磨を採用したことで、 従来、 必要とされた活性 層の外周エッチング工程を省略することができる。 その結果、 貼り合わ せ基板の製造工程数が削減され、 これに伴い貼り合わせ基板の製造時間 も短縮される。
また、 外周除去研磨を施すことで、 活性層の外周エッチングによる支 持基板用ゥェ一八の外周面へのエッチピッ トの発生、 および、 貼り合わ せ基板が貼り合わせ S O I基板の場合において、 シリコン酸化膜の髭状 の削り残し部分を原因とした活性層の汚染または傷などの発生をなくす ことができる。 これにより、 貼り合わせ基板の良品率が高まる。 その結 果、 貼り合わせ基板の製造コストを低減することができる。
さらにまた、 活性層の外周部はアルカリエッチングではなく、 研磨に よって除去されるので、 活性層の外周縁面のうち、 オリフラまたはノッ チを基準にして、 その周方向に向かって 9 0度の倍数以外の領域でも、 異方性エッチングに起因するインデントが発生しない。 そのため、 活性 層の外周縁面をその全周にわたってなめらかに形成することができる。 第 9の発明は、 前記外周除去研磨工程では、 前記活性層の外周部の研 磨レ一トが、 その中央部の研磨レートより大きい貼り合わせ基板の製造 方法である。
活性層の外周部および中央部の各研磨レートは具体的に限定されるも のではない。 要は、 活性層の中央部が目標の厚さまで研磨された時 （た だし、 研磨されない場合もある）、 活性層の外周部の貼り合わせ不良部分 が研磨により消失する研磨レートであればよい。
具体的な研磨レートは、 例えばゥェ一ハ外周部が 5. 0〜 1 0. 0 m/分、 ゥエー八中央部が 0〜 2. 0 m/分程度である。
第 1 0の発明は、 前記活性層の外周部の研磨圧力は、 その中央部の研 磨圧力より大きい貼り合わせ基板の製造方法である。
ここでは、 活性層の中央部が目標の厚さまで研磨された時、 活性層の 外周部が研磨により消失する大きさの研磨圧力が、 貼り合わせゥエーハ に作用する。
具体的には、 ゥエーハ外周部の研磨圧力が 1 0 0 0〜 2 5 0 0 gZ c m2、 ゥェ一ハ中央部の研磨圧力が 0〜 5 0 0 g/c m2程度である。 第 1 1の発明は、 前記外周除去研磨工程が、 前記活性層の外周部をそ の中央部より研磨面側に突出変形させるゥエー Λ外周加圧治具を用いて 行われる貼り合わせ基板の製造方法である。 ゥェ一八外周加圧治具につ いては後述する。
第 1 1の発明によれば、 ゥエーハ外周加圧治具を利用し、 減厚された 活性層用ゥェ一八の外周部をその中央部より研磨面側 （研磨布に向かつ て） に突出変形させて外周除去研磨するので、 既存の研磨装置でも、 ゥ ェ一ハ外周加圧治具を装着するだけで、 この発明の特徴である外周除去 研磨を実施することができる。
第 1 2の発明は、 前記外周除去研磨後、 前記貼り合わせゥェ一八の外 周部のうちの周方向の一部分だけを再研磨し、 その部分の活性層を除去 する外周部分除去研磨工程を有する貼り合わせ基板の製造方法である。 再研磨される部分の研磨量は限定されない。 例えば 1 〜 2 0 mであ る。
外周部分除去研磨に用いられる加圧治具としては、 例えば、 貼り合わ せゥェ一八の外周部のうち、 除去したい部分だけを研磨面側に突出変形 させるゥエーハ部分除去加圧治具を採用することができる。 ゥェ一八部 分除去加圧治具については後述する。 '
第 1 2の発明によれば、 このような外周部分除去研磨を施すことで、 ゥエーハ外周部のうち、 その周方向の一部分、 例えばオリエンテーショ ンフラッ 卜部またはノツチ部などに、 活性層の一部分が大きく除去され て支持基板用ゥェ一八の外周部に幅の広いテラス部が形成される。 その ため、 この広いテラス部に例えばレーザマ一キングを施したときでも、 照射されたレーザの影響が活性層にまでおよびにくい。 その結果、 レー ザマーキング時の活性層への発塵を抑制することができる。
第 1 3の発明は、 前記外周部分除去研磨工程が、 前記活性層の外周部 のうち、 除去したい部分だけを研磨面側に突出変形させるゥエーハ部分 除去加圧治具を用いて行われる貼り合わせ基板の製造方法である。
ゥエー八部分除去加圧治具については後述する。
第 1 4の発明は、 研磨布との対向面に半導体ゥエーハが保持される研 磨へッ ドと前記半導体ゥエー八との間に介在されたゥエーハ外周加圧治 具であって、 治具本体と、 この治具本体の半導体ゥエー八の保持側の面 に形成され、 前記半導体ゥエーハの外周部を中央部より研磨面側に突出 変形させる環状の突条部とを備えたゥェ一八外周加圧治具である。 半導体ゥエーハとしては、 例えばシリコンゥエーハ、 ガリウム砒素ゥ ェ一ハを採用することができる。 半導体ゥエーハは単体でもよいし、 2 枚の半導体ゥェ一ハを貼り合わせた貼り合わせ基板 （貼り合わせ S 0 I 基板を含む） でもよい。
ゥエーハ外周加圧治具の素材としては、 例えば、 ジユラコン （ポリア セタールの商品名）、 P E E K (ポリエーテルエーテルケトン）、 ポリ力 ーポネートなどの硬い樹脂類、 S U Sなどの金属類、 またはセラミック 類を採用することができる。 突条部の素材も同様である。 突条部は、 治 具本体と一体形成することができる。 または別体で設けてもよい。
ゥエーハ外周加圧治具の形状は、 貼り合わせゥエー八の外観形状に応 じて変更される。 また、 ゥエーハ外周加圧治具の大きさも、 研磨される 貼り合わせゥエーハの大きさに応じて変更される。
治具本体の形状は限定されない。 例えば、 円板状、 筒形状でもよい。 突条部の外観形状は、 例えばノツチを有する半導体ゥエーハまたはォ リフラを有する半導体ゥェ一八など、その形状に応じて適宜変更される。 また、 突条部は、 連続的に形成されても、 間欠的に形成されてもよい。 外周除去研磨時、 突条部より内側の治具本体の領域により、 半導体ゥ エーハの外周部を除いた中央部を加圧する。 この中央部は研磨へッ ドの ゥエーハ保持側の平面を利用して加圧してもよい。 ただし、 半導体ゥェ 一八の中央部は、 必ずしも加圧しなくてもよい。 したがって、 ゥエーハ 外周加圧治具は、 リング状の治具本体を有してもよい。 ゥエー八加圧面 の大きさは、 半導体ゥエーハの大きさに応じて変更される。 ゥェ一ハ外 周加圧治具への半導体ゥエー八の保持は、 例えば真空吸着またはテンプ レート保持を採用することができる。
突条部の先端面は、 治具本体の中心部に向かって徐々に高さが低くな る傾斜面とすることができる。 傾斜面の傾斜角度は、 半導体ゥエーハの 5652
20
外周部の研磨量に応じて 0 . 1度〜 9 0度の範囲で適宜変更される。 ゥ エーハ外周部の研磨量を大きく、 幅を狭くする場合には、 その傾斜角度 を大きくする。 この傾斜面は、 断面直線状ではなく、 ゥエー八の面取り 形状のような曲面でもよい。
第 1 4の発明によれば、 ゥェ一八外周加圧治具を利用し、 半導体ゥェ 一八の外周部をその中央部より研磨面側に突出変形させて外周除去研磨 する。
このような外周除去研磨を採用したことで、 半導体ゥエーハが貼り合 わせ基板の場合において、 従来、 必要とされた活性層用ゥエー八の外周 研削工程、 および、 活性層の外周エッチング工程を省略することができ る。 その結果、 貼り合わせ基板の製造工程数が削減され、 これに伴い貼 り合わせ基板の製造時間も短縮される。
また、 外周除去研磨を施すことで、 例えば半導体ゥェ一八が貼り合わ せ S 0 I基板用の貼り合わせゥェ一八の場合、 活性層の外周エッチング による支持基板用ゥエーハの外周面へのエッチピッ トの発生、 および、 シリコン酸化膜の髭状の削り残し部分を原因とした活性層の汚染または 傷などの発生をなくすことができる。 これにより、 貼り合わせ基板の良 品率が高まる。 その結果、 貼り合わせ基板の製造コストを低減すること ができる。 さらには、 ノッチを有する活性層が形成された貼り合わせ基 板を、 簡単に作製することができる。
さらにまた、 活性層の外周部はアルカリエッチングではなく、 研磨に よって除去されるので、 活性層の外周縁面のうち、 オリフラまたはノッ チを基準にして、 その周方向に向かって 9 0度の倍数以外の領域でも、 異方性エッチングに起因するインデントが発生しない。 そのため、 活性 層の外周緣面をその全周にわたってなめらかに形成することができる。
また、 このようにゥエーハ外周加圧治具を利用し、 減厚された活性層 用ゥエー八の外周部をその中央部より研磨面側に突出変形させて外周除 去研磨するので、 既存の研磨装置でも、 ゥェ一八外周加圧治具を装着す れば外周除去研磨を実施することができる。
第 1 5の発明は、 前記突条部に、 前記半導体ゥェ一八の外周部に形成 されたノッチ部を、 前記半導体ゥェ一八の中央部より研磨面側に突出変 形させるノツチ加圧部が形成されたゥエー八外周加圧治具である。
ノッチ加圧部とは、 突条部の内周縁の一部分に設けられ、 半導体ゥェ 一ハのノツチ形成部に押し当てられる突起用部分である。 ノツチ加圧部 は、 半導体ゥエー八のノッチ形状と相似形状で、 ノッチよりも 0 . 1〜 0 . 5 mmだけ大きくなつている。
第 1 5の発明によれば、ゥェ一八外周加圧治具による外周除去研磨時、 ノツチ加圧部によって半導体ゥエーハのノツチ部がゥエー八の中央部よ り研磨面側に突出変形させられるので、 ノツチ部の研磨を伴う外周除去 研磨を施すことができる。
第 1 6の発明は、 前記突条部に、 前記半導体ゥエー八の外周部に形成 されたオリエンテーションフラッ ト部を、 前記半導体ゥエー八の中央部 より研磨面側に突出変形させるオリフラ加圧部が形成されたゥエー八外 周加圧治具である。
オリフラ加圧部とは、 突条部の内周縁の一部分に設けられ、 半導体ゥ エーハのオリフラ形成部に押し当てられる半月形の凸部である。 オリフ ラ加圧部は、 半導体ゥエーハのォリフラ形状と相似形状で、 オリフラよ りも 0 . 1〜 0 . 5 mmだけ小さくなつている。
第 1 6の発明によれば、ゥエーハ外周加圧治具による外周除去研磨時、 オリフラ加圧部によって半導体ゥエーハのオリエンテーションフラッ ト 部がゥエーハの中央部より研磨面側に突出変形させられるので、 オリエ ンテーシヨンフラッ ト部の研磨を伴う外周除去研磨を施すことができる, 第 1 7の発明は、 活性層と支持基板用ゥエー八とを貼り合わせた貼り 合わせゥェ一八が、 前記活性層側を研磨布に向けて保持される研磨へッ ドと、 前記貼り合わせゥヱ一八との間に'介在されるゥェ一八部分除去加 圧治具であって、 治具本体と、 この治具本体の貼り合わせゥエーハの保 持側の面に形成され、 前記活性層の外周部のうち、 除去したい部分だけ を研磨面側に突出変形させる部分突出部とを備えたゥェ一八部分除去加 圧治具である。
ゥエーハ部分除去加圧治具の素材としては、 例えば、 ジユラコン、 P E E K、 ポリカーボネートなどの硬い樹脂類、 S U Sなどの金属類、 ま たはセラミック類を採用することができる。 部分突出部の素材も同様で ある。 部分突出部は、 治具本体と一体形成することができる。 または別 体で設けてもよい。
ゥェ一ハ部分除去加圧治具の形状は、 貼り合わせゥエー八の外観形状 に応じて変更される。 また、 ゥエーハ部分除去加圧治具の大きさも、 研 磨される貼り合わせゥエーハの大きさに応じて変更される。
治具本体の形状は限定されない。 例えば、 円板状、 筒形状でもよい。 部分突出部の外観形状は、 例えばノツチ部またはオリフラ部を被う大 きさの半月形状など、 貼り合わせゥエー八の外周部のうち、 除去したい 部分の形状に応じて適宜変更される。
貼り合わせゥエーハは、 部分突出部より内側の治具本体の領域によつ て、 貼り合わせゥエー八の中央部だけでなく、 そのゥエーハ外周部分の うち、 除去したい部分を除く部分が加圧される。 貼り合わせゥエー八の 中央部は、 研磨へッ ドのゥェ一ハ保持側の平面を利用して加圧してもよ い。 ゥエーハ部分除去加圧治具に対する貼り合わせゥエー八の保持は、 例えば真空吸着またはテンプレート保持を採用することができる。
部分突出部の先端面は、 治具本体の中心部に向かって徐々に高さが低 くなる傾斜面とすることができる。 傾斜面の傾斜角度は、 貼り合わせゥ エー八の外周部の研磨量に応じて 0 . 1度〜 9 0度の範囲で適宜変更さ れる。 ゥヱ一八外周部の研磨量を増加する場合には、 その傾斜角度を大 きくする。 この傾斜面は、 断面直線状ではなく、 ゥエー八の面取り形状 のような曲面でもよい。
第 1 7の発明によれば、 あらかじめ外周除去研磨された貼り合わせゥ エー八の外周部のうち、 除去したい部分だけを、 ゥエーハ部分除去加圧 治具の部分突出部によって研磨面側に突出変形させ、 この突出部分だけ を研磨布に押し付けて外周部分除去研磨する。 これにより、 ゥェ一八外 周部の周方向の一部、 例えばオリフラ部またはノッチ部などに、 活性層 の外周部の一部が大きく除去されて傾斜面の幅が広い部分が現出される < よって、 幅が広い部分にレーザマ一キングを施しても、 照射されたレ一 ザの影響が活性層にまでおよびにくい。 その結果、 レーザマーキング時 の活性層からの発塵を抑制することができる。
第 1 8の発明は、 前記治具本体およびまたは部分突出部のうち、 少な くとも研磨布に接触する部分が他の部分より研磨されにくい材質で形成 されているゥェ一八部分除去加圧治具である。
研磨されにくい材質の種類は限定されない。 例えばジユラコン、 P E E K：、 ポリ力一ポネートなどの硬い樹脂やセラミックなどを採用するこ とができる。
研磨されにくい材質を使用する部分は治具本体だけ、 部分突出部だけ でもよい。 または、 治具本体と部分突出部の両方でもよい。 部分突出部 は、治具本体と一体形成することができる。または別体で設けてもよい。 第 1 8の発明によれば、 研磨中、 治具本体およびまたは部分突出部の —部が研磨布に接触しても、 その接する部分が研磨されにくい材質で形 成されているので、 治具本体およびまたは部分突出部が研磨布による損 傷を受けにくい。 図面の簡単な説明
第 1図は、 この発明の第 1の実施例に係る貼り合わせ基板の製造方法 を示すフロ一シートである。
第 2図は、 この発明の第 1の実施例に係る貼り合わせ基板の製造方法 における外周除去研磨工程の使用状態を示す縦断面図である。
第 3図は、 この発明の第 1の実施例に係る貼り合わせ基板の製造方法 に適用されるゥェ一ハ外周加圧治具への貼り合わせゥエーハの装着工程 を示す斜視図である。
第 4図は、 この発明の別の形態に係るオリフラ付ゥェ一八用のゥェ一 ハ外周加圧治具の使用状態を示す断面図である。
第 5図は、 この別の形態に係るゥェ一ハ外周加圧治具へのゥエーハ装 着工程を示す斜視図である。
第 6図は、 この発明のさらに別の形態に係るオリフラ付ゥエーハ用の ゥエーハ外周加圧治具の使用状態を示す断面図である。
第 7図は、 このさらに別の形態に係るゥエーハ外周加圧治具へのゥェ —ハ装着工程を示す斜視図である。
第 8図は、 この発明のさらにまた別の形態に係るノッチ付ゥエーハ用 のゥェ一ハ外周加圧治具の使用状態を示す断面図である。
第 9図は、 このさらにまた別の形態に係るゥェ一八外周加圧治具への ゥェ一ハ装着工程を示す斜視図である。
第 1 0図は、 この発明の他の形態に係るオリフラ付ゥェ一ハ用のゥェ —八外周加圧治具の使用状態を示す断面図である。
第 1 1図は、 この他の形態に係るゥエーハ外周加圧治具へのゥェ一ハ 装着工程を示す斜視図である。 第 1 2図は、 この発明のさらに他の形態に係るノッチ付ゥエーハ用の ゥエー八外周加圧治具の使用状態を示す断面図である。
第 1 3図は、 この他の形態に係るゥエーハ外周加圧治具へのゥエー八 装着工程を示す斜視図である。
第 1 4図は、 この発明のさらにまた他の形態に係るゥエーハ外周加圧 治具を示す断面図である。
第 1 5図は、 この発明の第 1の実施例に係る貼り合わせ基板の製造方 法に適用されるゥエーハ部分除去加圧治具の要部を示す断面図である。 第 1 6図は、 この発明の第 1の実施例に係る貼り合わせ基板の製造方 法に適用される他のゥェ一ハ部分除去加圧治具の要部を示す断面図であ る。
第 1 7図は、 この発明の第 2の実施例に係る貼り合わせ基板の製造方 法に適用されるオリエンテーションフラッ ト付ゥェ—ハ用のゥエーハ部 分除去加圧治具への貼り合わせゥエー八の装着工程を示す断面図である, 第 1 8図は、 この発明の第 2の実施例に係るゥエーハ部分除去加圧治 具の底面図である。
第 1 9図は、 この発明の第 2の実施例に係るゥエー八部分除去加圧治 具を使用して作製された貼り合わせゥエー八の平面図である。
第 2 0図は、 この発明のもう一つ別の形態に係る貼り合わせ基板の製 造方法に適用されるゥェ一ハ部分除去加圧治具への貼り合わせゥエーハ の装着工程を示す断面図である。
第 2 1図は、 この発明のもう一つ別の形態に係る貼り合わせ基板の製 造方法に適用されるゥエー八部分除去加圧治具の平面図である。
第 2 2図は、 この発明のもう一つ別の形態に係るゥエーハ部分除去加 圧治具を使用して作製された貼り合わせゥェ一八の平面図である。
第 2 3図は、 従来手段に係る貼り合わせ基板の製造方法を示すフロー シートである。
第 2 4図は、 従来手段に係る支持基板用ゥエー八の外周端面に発生し たエッチピッ 卜の拡大正面図である。
第 2 5図は、 従来手段に係る支持基板用ゥエー八のテラス部分に発生 したエッチピッ 卜の拡大平面図である。
第 2 6図は、 従来手段に係る支持基板用ゥエー八の外周部に発生した シリコン酸化膜の削り残し部分の拡大正面図である。
第 2 7図は、 従来手段に係る活性層の外周縁面の一部分に発生したィ ンデントの拡大平面図である。 発明を実施するための最良の形態
以下、 この発明の実施例を図面を参照して説明する。 また、 この発明 は、 この実施例に限定されないことはもちろんである。 まず、 第 1図〜 第 1 6図に基づき、 第 1の実施例を説明する。
第 1図に示すように、 まず C Z法により単結晶シリコンィンゴッ トの 引き上げ、 その後、 この得られた単結晶シリコンインゴッ トに、 ブロッ ク切断、 ノッチ加工、 スライス、 面取り、 ラッピング、 エッチング、 鏡 面研磨などを施すことで、 厚さ 7 2 5 m、 直径 2 0 0 m mの鏡面仕上 げされたノッチを有する活性層用ゥエーハ 1 0を用意する。 一方、 この 活性層用ゥェ一ハ 1 0と同じ製法により、 同じ厚さ、 同一口径の鏡面仕 上げのノツチを有する支持基板用ゥエーハ 2 0を用意する（第 1図（ a ) ) , ただし、 活性層用ゥエーハ 1 0 と支持基板用ゥエーハ 2 0とは、 同じ厚 さでなくてもよい。 このうち、 活性層用ゥェ一ハ 1 0は、 熱酸化炉に揷 入して熱酸化処理され、 その露出面の全体が絶縁性のシリコン酸化膜 1 0 aにより覆われている。 また、 支持基板用ゥェ一ハ 2 0だけを酸化し ても、 両ゥェ一八 1 0 , 2 0を酸化してもよい。 その後、 両ゥエーハ 1 0， 2 0の鏡面同士をクリーンルームの室温下 で重ね合わせる （第 1図 （b ) )。 これにより、 貼り合わせゥエーハ 3 0 が形成される。 この貼り合わせにより、 活性層用ゥェ一ハ 1 0 と支持基 板用ゥエーハ 2 0との間に介在されたシリコン酸化膜 1 0 aの部分が埋 め込みシリコン酸化膜 1 0 bとなる。
次に、 必要により、 貼り合わせゥエーハ 3 0を、 貼り合わせ用の熱酸 化炉の炉内に挿入し、 酸化性雰囲気で貼り合わせ熱処理する。 貼り合わ せ温度は 1 1 0 0 °C ,熱処理時間は 2時間である（同じく第 1図（b ) )。 これにより、 貼り合わせゥエーハ 3 0の露出面全体がシリコン酸化膜 3 O aにより覆われる。 その結果、 活性層用ゥエーハ 1 0の露出している 酸化膜は厚くなる。 このように、 貼り合わせゥエー八 3 0を形成するに あたり、 貼り合わせ熱処理が必須でなくなつたのは、 後に活性層用ゥェ 一八 1 0に対して表面研削を施すとともに、 S O I層 1 0 Aに対して外 周除去研磨だけしか施さないためである。 外周部の研削とエッチングを 行わないので、 室温での接合状態でも十分に接合強度が保てるからであ る。
次いで、 赤外線によるポイ ド検査を行う。 ポイ ドとは、 活性層用ゥェ ーハ 1 0と支持基板用ゥエーハ 2 0 との貼り合わせ界面間に、 貼り合わ せ不良により発生した空隙欠陥である。 良品の貼り合わせゥェ一ハ 3 0 については、 活性層用ゥエーハ 1 0がその表面側から # 3 0 0 〜 # 2 0 0 0のレジノイ ド研削砥石により表面研削される （第 1図 （ c ) )。 この とき、 表面研削量は 7 0 0 m程度で、 加工により減厚された活性層用 ゥエーハ 1 0の厚さは 2 0 m程度とする。 貼り合わせゥェ一ハ 3 0の T T Vは 1 /z m以下とする。
その後、 ゥェ一ハ外周加圧治具 5 0を用いて、 減厚された活性層用ゥ ェ一ハ 1 0の研削面に、 貼り合わせ時に生じた外周部の貼り合わせ不良 部分を除去し、 中央部を残して S〇 I層 1 0 Aを作製する外周除去研磨 を施す （第 1図 （d ) )。
まず、 第 2図および第 3図を参照して、 ゥエーハ外周加圧治具 5 0を 詳細に説明する。
ゥェ一ハ外周加圧治具 5 0は、 治具本体 5 1 と、 治具本体 5 1の外周 部の下面側に一体形成され、 表面研削後の活性層用ゥェ一ハ 1 0の外周 部を、 中央部より研磨面側に突出変形させる環状の突条部 5 1 aと、 治 具本体 5 1の上面に貼着される両面テープ 5 2とを備えている。
治具本体 5 1は P E E Kなどの硬い樹脂製で、 厚肉な円盤形状を有し ている。 この治具本体 5 1の上面には、 両面テープ 5 2の一方の面が貼 着されている。 治具本体 5 1の突条部 5 1 aより内側の領域が、 貼り合 わせゥエーハ 3 0の中央部一帯を背面から加圧するゥェ一ハ加圧部分と なっている。 この領域の大きさ、 すなわち貼り合わせゥェ一ハ 3 0の加 圧面 5 1 bの大きさは、 直径 2 0 0 m mの貼り合わせゥエーハ 3 0に対 して、 ゥエーハ外周部を 1 . 0 m m程度、 ノッチ部を 3 . 0 m m程度で 外周除去研磨する場合に、 ノッチ部分の直径が約 1 9 7 m m、 それ以外 の部分が約 1 9 9 m mとなる。 貼り合わせゥェ一八 3 0は、 加圧面 5 1 に真空吸着により保持される。
突条部 5 1 aの内周面の一部分には、 支持基板用ゥエー Λ 2 0のノッ チ部を介して、 活性層用ゥェ一ハ 1 0のノッチ部を、 活性層用ゥエーハ 1 0の中央部より研磨面側に突出変形させるノツチ加圧部 5 1 cが形成 されている。
突条部 5 1 aの先端面の内周部分は、 治具本体 5 1の中心部に向かつ て徐々に高さが低くなるテーパ面 5 1 dとなっている。 テ一パ面 5 1 d の傾斜角度 0は、 3 0 ° である。 ただし、 傾斜角度は 0 . 1 ° 〜 9 0 ° で適宜設定される。 ゥエーハ外周加圧治具 5 0は、 両面テープ 5 2により、 枚葉式の研磨 装置 4 0の研磨ヘッ ド 4 1の下面に貼着される。 その後、 ゥエーハ外周 加圧治具 5 0を介して、 表面研削後の貼り合わせゥエーハ 3 0が、 活性 層用ゥエー八 1 0側を下方に向けて保持される。 次いで、 活性層用ゥェ ーハ 1 0の研削面を、 研磨定盤 4 2の上面にスポンジゴムを介して貼り 付けられた研磨布 4 3に押し付け、 ゥエーハ外周部を除去する。 これに より、 活性層用ゥエーハ 1 0の貼り合わせ不良部分が取り除かれる。 研 磨布 4 3は、 口デール社製の軟質不織布パッ ド、 S u b a 6 0 0 (A s k e r硬度 8 0 ° ) である。
外周除去研磨時、 研磨へッ ド 4 1の回転速度は 6 0 r pm、 研磨定盤 4 2の回転速度は 1 2 0 r pmとなっている。 この際、 ゥエーハ外周加 圧治具 5 0を介した研磨布 4 3に対する活性層用ゥエーハ 1 0の中央部 の研磨圧力は 0 k gZ c m2程度、 活性層用ゥェ一八 1 0の外周部の研 磨圧力は 5 0 0 k gZ c ms程度である。 これにより、 ゥエーハ外周部 の研磨レートが 5〜 1 0 / mZ分程度、 ゥエーハ中央部の研磨レートが 0 mZ分程度となる。 研磨量は、 活性層用ゥェ一ハ 1 0の中央部で 0 m程度、 ゥエーハ外周部では、 この部分の活性層用ゥエーハ 1 0が消 失する 2 0 zm程度である。研磨砥粒を含む研磨剤 (コロイダルシリカ） の供給量は、 1 8 0 0 m l /分である。
このように、 貼り合わせ熱処理された貼り合わせゥエーハ 3 0の活性 層用ゥェ一 Λ 1 0側に、 外周研削することなく、 直接、 表面研削して活 性層用ゥエーハ 1 0を減厚し、その後、活性層用ゥエーハ 1 0に対して、 貼り合わせ時に生じた外周部の貼り合わせ不良部分を除去し、 中央部を 残して S〇 I層 1 0 Aとする外周除去研磨を施すようにしたので、 従来 必要とされた、外周研削および外周エッチングを省略することができる。 その結果、 貼り合わせ S O I基板の製造工程数が削減され、 これに伴つ て貼り合わせ S〇 I基板の製造時間も短縮される。 得られた S O I層 1 O Aの厚さは 1 5〜 2 0 /2111程度、その丁丁¥も 1 ~ 5 m程度となる。 また、 このような外周除去研磨を施すことで、 従来技術におけるゥェ ーハ品質上の課題であった、 S 0 I層の外周エッチングを原因とした支 持基板用ゥェ一ハの外周面へのエッチピッ トの発生、 および、 外周エツ チング後、 S O I層の外周部から飛散したシリコン酸化膜の髭状の削り 残し部分を原因とした S O I層の汚染または傷などの発生を解消するこ とができる。 これにより、 貼り合わせ S 0 I基板の良品率が高まる。 そ の結果、 貼り合わせ S O I基板の製造コス トを低減することができる。 さらには、 従来法では作製が困難とされたノッチを有する S 0 I層が形 成された貼り合わせ S 0 I基板を、 簡単に作製することができる。 これ により、 オリフラを有する S 0 I層の場合よりも、 S O I層 1 0 Aのデ バイス形成面積を拡大することができる。
さらにまた、 S O I層 1 0 Aの外周部は、 従来のようにアルカリエツ チングではなく、 機械的な研磨 （外周除去研磨） によって除去されるの で、 S O I層 1 O Aの外周縁面のうち、 ノツチを基準にして、 その周方 向に向かって 9 0度の倍数以外の領域、 すなわち結晶方位が均一ではな い領域でも、 異方性エッチングに起因するインデントが発生しない。 そ のため、 S O I 層 1 O Aの外周縁面をその全周にわたってなめらかにす ることができる。
こうして得られた貼り合わせ S O I基板は、 第 1図 （ e )， ( e l ) に 示すように、 S 0 I層 1 0 Aの外周面が、 S〇 I層 1 0 Aの表面の外周 縁から支持基板用ゥェ一ハ 2 0の貼り合わせ不良部分を除去した貼り合 わせ界面の外周縁まで研磨されたテーパ面となる。 しかも、 S O I層 1 0 Aの外周部の一部分に、 ノッチが形成される。 また、 第 1図 （ e 2) に示すように、 支持基板用ゥェ一ハ 2 0の周辺のシリコン酸化膜 3 0 a が研磨される場合もある。
さらに、 このようにゥェ一ハ外周加圧治具 5 0を利用し、 減厚された 活性層用ゥエー八 1 0の外周部を中央部より研磨面側に突出変形させて 外周除去研磨するので、既存の研磨装置 4 0の研磨ヘッ ド 4 1の下面に、 ゥェ一八外周加圧治具 5 0を固定するだけで、 第 1の実施例の特徴であ る外周除去研磨を行うことができる。
こうして作製された貼り合わせ S O I基板は、 次に S O I層 1 O Aの TT Vを 1 m以下にするため、 高精度低ダメージの平面研削または図 示しない両面研磨装置による高精度研磨を施し、 S O I層 1 0 Aの層厚 が 5〜 1 0 m程度になるまで所定の加工を行う。 続いて、 図示しない 枚葉式研磨装置により、 S O I層 1 0 Aの層厚を最終目標値の 3 ^mに 仕上げる。
そして、 必要により、 貼り合わせゥエーハ 3 0の貼り合わせ強度を増 強するとともに、 S O I層 1 0 Aの表面から C 0 P、 酸素析出物、 〇 S Pなどの結晶欠陥を除去する熱処理 （以下、 無欠陥熱処理） を施す。 具 体的には、 1 2 0 0 °C、 H2 ガス雰囲気中で 1時間熱処理する。 このよ うに、 S O I層 1 0 Aの中央部の研磨後に熱処理を施すようにしたので、 現実的に S O I層 1 0 Aの表面を、 結晶欠陥が存在しない無欠陥表面と することができる。 しかも、 貼り合わせゥェ一ハ 3 0の貼り合わせ強度 も増強される。
その後、 得られた貼り合わせ S〇 I基板は、 洗浄され、 ゥエーハケー スなどに梱包されてから、 デバイスメーカに出荷される。
ここで、 第 4図〜第 1 3図を参照し、 この第 1の実施例のゥエーハ外 周加圧治具 5 0とは別構造のゥェ一八外周加圧治具を例示する。
第 4図および第 5図に示すゥエーハ外周加圧治具 5 0 Aは、 オリフラ を有する貼り合わせゥェ一ハ 3 0を外周除去研磨することができる構成 とした例である。 突条部 5 1 aのテーパ面 5 1 dの一部分には、 支持基 板用ゥェ一ハ 2 0を介して、 活性層用ゥエーハ 1 0のオリフラ部を、 活 性層用ゥエーハ 1 0の中央部より研磨面側に突出変形させるオリフラ加 圧部 5 1 eが、 加圧面 5 1 bの中心部に向かって突設されている。 その 他の構成、 作用および効果は、 前記第 1の実施例のゥェ一八外周加圧治 具 5 0と略同じである。
また、 第 6図および第 7図に示すゥエーハ外周加圧治具 5 0 Bは、 テ —パ面 5 1 dの一部分にオリフラ加圧部 5 1 eを形成し、 オリフラを有 する貼り合わせゥエーハ 3 0を外周除去研磨する治具であって、 しかも 突条部 5 1 aのテーパ面 5 1 dを、突条部 5 1 aの先端部の外周縁から、 突条部 5 1 aの元部の内周縁にまで到達する幅広なテ一パ面としている < その他の構成、 作用および効果は、 前記第 1の実施例のゥエーハ外周加 圧治具 5 0と略同じである。
次いで、 第 8図および第 9図に示すゥェ一ハ外周加圧治具 5 0 Cは、 治具本体 5 1 を厚肉化して両面テープ 5 2で治具本体 5 1を研磨へッ ド 4 1 に接着し、 しかも突条部 5 1 aの外周側に、 ノッチを有する支持基 板用ゥェ一八 2 0を収納して保持する環状のテンプレート 5 1 f を設け た例である。 治具本体 5 1 と突条部 5 1 aとテンプレート 5 1 f とは同 じ素材で一体形成されている。 テンプレー卜 5 1 f を設けることで、 外 周除去研磨時の貼り合わせゥェ一ハ 3 0の保持力を高めることができる, この場合、 テンプレート 5 1 f 内での貼り合わせゥェ一ハ 3 0の遊び量 をできるだけ小さくした方が好ましい。 そうすれば、 貼り合わせゥエー 八 3 0の外周部の全域において、 ゥエー八半径方向の除去幅を均一にす ることができる。
その他の構成、 作用および効果は、 前記第 1の実施例のゥェ一ハ外周 加圧治具 5 0から推測できる範囲であり、 詳細説明は省略する。 さらに、 第 1 0図および第 1 1図に示すゥエーハ外周加圧治具 5 0 D は、 オリフラを有する貼り合わせゥェ一ハ 3 0用の治具であって、 これ に前記テンプレート 5 1 f を設けた例である。 その他の構成、 作用およ び効果は、 前記ゥェ一ハ外周加圧治具 5 0のそれと略同じである。 ' さらにまた、 第 1 2図および第 1 3図に示すゥェ一八外周加圧治具 5 0 Eは、 突条部 5 1 aのテーパ面 5 1 dを、 突条部 5 1 aの先端部の外 周縁から、突条部 5 1 aの元部の内周縁まで達する幅広なテ一パ面とし、 さらにテンプレート 5 1 f を設けた例である。 テーパ面 5 1 dの一部分 には、 ノッチ加圧部 5 1 cが形成されている。 その他の構成、 作用およ び効果は、 前記ゥェ一八外周加圧治具 5 0の場合と略同じである。
そして、 第 1 4図に示すゥエーハ外周加圧治具 5 0 Fは、 治具本体 5 1を、 研磨へッ ド 4 1の下部に形成された環状溝 4 1 aに外嵌されるテ ンプレート 5 1 f と兼用させた例である。 テンプレート 5 1 f は、 前記 ゥェ一ハ外周加圧治具 5 0 Cのものと同様に、 ノツチを有する支持基板 用ゥェ一ハ 2 0を収納して保持するタイプである。 突条部 5 1 aとテン プレート 5 1 f とは同じ素材で一体形成されている。 図中、 Θは突条部 5 1 aのテ一パ面 5 1 dの傾斜角度である。
治具本体 5 1が環状であるため、 研磨へッ ド 4 1の下部がゥェ一ハ加 圧部分となっている。 貼り合わせゥエーハ 3 0は、 直接、 この研磨へッ ド 4 1の下面に真空吸着される。
その他の構成、 作用および効果は、 前記第 1の実施例のゥエー八外周 加圧治具 5 0から推測できる範囲であり、 説明は省略する。
第 1 5図および第 1 6図に、 ゥェ一ハ外周加圧治具 5 0， 5 0 A〜 5 0 Eにおける突条部 5 1 aのテーパ面 5 1 dの傾斜角度 0を示す。 この うち、 第 1 5図にはゥェ一ハ外周加圧治具 5 0 , 5 O A , 5 0 C , 5 0 Dと同タイプのテ一パ面 5 I dの傾斜角度 0を示す。 また、 第 1 6図に はゥエーハ外周加圧治具 5 0 B， 5 0 Eと同タイプのテーパ面 5 1 dの 傾斜角度 Sを示す。
次に、 第 1 7図〜第 2 2図を参照してこの発明の第 2の実施例を説明 する。
第 2の実施例の特徴は、 第 1の実施例における外周除去研磨後、 貼り 合わせゥェ一八 3 0の外周部のうちの周方向の一部分だけを再研磨 （ 2 回目の研磨） し、 その部分の活性層 1 0 Aを除去する外周部分除去研磨 を施す点である。
再研磨される貼り合わせゥェ一ハ 3 0の具体的な部分は、 オリフラ付 近である。 このような外周部分除去研磨を施すことで、 支持基板用ゥェ 一八 2 0のオリフラ付近のテラス部の幅 dが広がり、 そこにハードレー ザマーク Mを刻印する （第 1 9図）。 外周部分除去研磨には、 ゥエーハ部 分除去加圧治具 6 0が用いられる。
ここで、 ゥェ一ハ部分除去加圧治具 6 0を詳細に説明する。
ゥェ一ハ部分除去加圧治具 6 0は、 治具本体 6 1 と、 治具本体 6 1 の 貼り合わせゥエーハ 3 0の保持側の面に一体形成され、 活性層 1 0 Aの 外周部のうち、 除去したい部分だけを研磨面側に突出変形させる部分突 出部 6 2とを備えている。
治具本体 6 1は P E E Kなどの硬い樹脂製で、 厚肉な円盤形状を有し ている。 治具本体 6 1の上面には、 両面テープ 5 2の一方の面が貼着さ れている。 治具本体 6 1の外周部の下面には、 全周にわたって環状の突 条部 6 1 aがー体形成されている。 このうち、 治具本体 6 1の外周部の 下面のオリフラ付近を除く部分には、 略 C字形状を有するセラミックス 製の磨耗防止枠 6 1 bが固着されている。 また、 突条部 6 l aのオリフ ラ部分には、 この部分を厚肉化することで、 貼り合わせゥェ一ハ 3 0の オリフラ部を外方よりガイ ドするオリフラガイ ド 6 1 cがー体形成され ている。 また、 突条部 6 1 aより内側の領域が、 貼り合わせゥエーハ 3 0の中央部一帯を背面から加圧する加圧部分となっている。 この領域の 大きさ、 すなわち貼り合わせゥェ一ハ 3 0の加圧面 6 1 dの大きさは、 直径 2 0 0 mmの貼り合わせゥエーハ 3 0に対して、 そのオリフラ部分 を 4mm程度、 外周部分除去研磨可能な大きさである。 加圧面 6 1 dの ォリフラ部分には、 支持基板用ゥエーハ 2 0のテラス部の幅 dを 4mm まで拡大する部分突出部 6 2がー体形成されている。部分突出部 6 2は、 オリフラガイ ド 6 1 cに隣接して形成された高さ 0. 2 mmの平坦な隆 起部である。貼り合わせゥェ一ハ 3 0を加圧面 6 1 dに真空吸着すると、 部分突出部 6 2により、 貼り合わせゥェ一ハ 3 0のオリフラ部が、 活性 層用ゥエーハ 1 0の中央部より研磨面側に突出変形され、 突条部 6 1 a の下端面から若干突出する。 加圧面 6 1 dの中央部には、 負圧力発生装 置 （図示せず） の給気部と連通する 5個の離間配置された吸引口 6 1 e …が形成されている。
外周部分除去研磨時、 研磨へッ ド 4 1 を 6 0 r pmで回転し、 研磨定 盤 4 2を 6 0 r p mで回転する。 その際、 ゥェ一八部分除去加圧治具 6 0を介した研磨布 4 3に対する活性層用ゥエー Λ 1 0の中央部の研磨圧 力は 0 k g Z c m2程度、 活性層用ゥェ一ハ 1 0のオリフラ部分の研磨 圧力は 5 0 0 k g/ c m2程度である。 これにより、 オリフラ部分の研 磨レートが 5〜： L 0 ^ m/分、 ゥエーハ中央部の研磨レートが 0 ^ mZ 分となる。 研磨量は、 活性層用ゥエーハ 1 0の中央部で 0 程度、 ゥ ェ一ハ外周部では、 オリフラ部分の活性層用ゥエーハ 1 0が、 幅 d (4 mm) だけ消失する 2 0 //m程度である。 研磨砥粒を含む研磨剤 （コロ ィダルシリカ） の供給量は、 1 8 0 0 m l /分である。
このように、 外周部分除去研磨を施すようにしたので、 ゥエーハ外周 部のうちのオリフラ付近に活性層 1 0 Aの一部分が大きく除去され、 ゥ エーハ外周部の傾斜面に幅の広い部分が形成される。 そのため、 この幅 の広い部分にレーザマーキング Mを刻設しても、 照射されたレーザの影 響が活性層 1 0 Aにまでおよびにくい。 その結果、 レーザマーキング時 の活性層 1 0 Aからの発塵を抑制することができる。
その他の構成、 作用および効果は、 前記第 1の実施例のゥェ一八外周 加圧治具 5 0と略同じであるので説明を省略する。
第 2 0図〜第 2 2図に示すゥェ一ハ部分除去加圧治具 6 0 Aは、 ノッ チを有する貼り合わせゥエーハ 3 0を外周部分除去研磨することができ る構成とした例である。 突条部 6 1 aのノツチ部分には、 この部分を底 面視して半円形状に厚肉化することで、 貼り合わせゥェ一八 3 0のノッ チ部を外方よりガイ ドするノッチガイ ド 6 1 f がー体形成されている。 また、 加圧面 6 1 dのノッチ部分には、 支持基板用ゥエーハ 2 0のテラ ス部の幅 d 1を 4 m mまで拡大する部分突出部 6 2 Aがー体形成されて いる。 部分突出部 6 2 Aは、 ノツチガイ ド 6 1 f に隣接して形成された 高さ 0 . 2 m mの平坦な隆起部である。 その他の構成、 作用および効果 は、 前記第 1の実施例のゥエーハ外周加圧治具 5 0と略同じである。 図中での説明はないが、 ゥェ一ハ外周加圧治具またはゥエーハ部分除 去加圧治具の内部での貼り合わせゥェ一八の遊び量をそれぞれ小さくす るため、 貼り合わせゥェ一ハをゥェ一ハ外周加圧治具内でそれぞれクラ ンプしてもよい。
また、 これらの実施例では、 活性層用ゥエー八と支持基板用ゥェ一八 とを貼り合わせ、 その後、 活性層用ゥェ一ハを表面研削などにより減厚 して活性層を作製する貼り合わせ S 0 I基板を例に説明した。 しかしな がら、 この発明はこれに限定されず、 例えばスマートカッ ト法により作 製された貼り合わせ基板にも適用することができる。 または、 E L T R A N法または、 S i G e n法により作製された貼り合わせ基板にも適用 することができる。
その場合には、 スマートカッ ト法、 E L T R A N法または、 S i G e n法による貼り合わせ基板の作製時において、 活性層用ゥエー八と支持 基板用ゥエーハとを貼り合わせた後、 貼り合わせ側の部分を支持基板用 ゥエー八に残して活性層用ゥェ一ハを除去し、 支持基板用ゥ： —八の一 方の面に活性層を形成する。 次いで、 活性層に対して、 その活性層用ゥ ェ一八の除去面側から、 外周部を除去して中央部を残す研磨を行う （外 周除去研磨） ことになる。 さらに、 貼り合わせゥェ一八ばかりでなく、 各種基板の周辺部分を研磨する場合にも適宜適用できる。
· 以上のように、 この発明によれば、 表面研削後の研磨として、 活性層 用ゥエー八の外周部の貼り合わせ不良部分を除去し、 中央部を残す外周 除去研磨を採用したので、 従来の活性層用ゥェ一八の外周研削、 活性層 の外周エッチングを省略することができる。 これにより、 貼り合わせ基 板の製造工程数を削減することができ、 貼り合わせ基板の製造時間を短 縮することができる。
また、 外周除去研磨を施すので、 外周エッチングによる支持基板用ゥ エー八の外周面へのエッチピッ トの発生、 および、 活性層の外周部のシ リコン酸化膜の削り残し部分による活性層の汚染または傷などの発生を 解消することができ、 その結果、 貼り合わせ基板の良品率を高めること ができる。 よって、 貼り合わせ基板の製造コストを低減することができ る。 そして、 従来法では作製が困難とされたノッチを有する形状の活性 層が形成された貼り合わせ基板を、 簡単に作製することができる。
さらには、 アルカリ性エッチング液を用いないので、 活性層の外周縁 面のうち、 結晶方位が均一ではない領域でも、 異方性エッチングに起因 したインデントが発生しない。 そのため、 活性層の外周縁面をその全周 にわたつてなめらかにすることができる。 そして、 ゥエーハ外周加圧治具を利用して外周除去研磨を施すので、 既存の研磨装置であっても、 この発明の外周除去研磨を容易に実施する ことができる。
また、 外周除去研磨後、 ゥエーハ部分除去加圧治具を用いて外周部分 除去研磨を施すようにすれば、 ゥェ一八外周部のうち、 その周方向の一 部分、 例えばオリフラ部またはノッチ部などに、 活性層の一部分が大き く除去されて傾斜面に幅の広い部分が形成される。 そのため、 この幅の 広い部分にレーザマーキングを施しても、 照射されたレーザの影響が活 性層にまでおよび難い。 その結果、 レーザマーキング時の活性層からの 発塵を制御することができる。
さらに、 活性層用ゥエーハに対して表面研削を施すとともに、 活性層 の外周部に対して外周除去研磨を施すことで、 室温による活性雇用ゥェ 一八と支持基板用ゥェ一八との貼り合わせ後、 貼り合わせ強化熱処理を 行わなくても、 ゥェ一ハ周辺部分が剥がれることなく、 貼り合わせゥェ —ハを形成することができる。 その結果、 活性層の中央部の研磨後に還 元性雰囲気または不活性雰囲気で熱処理を施すことで、 貼り合わせ熱処 理とは別に、 これらの雰囲気による熱処理を施さなくても、 活性層の表 面から結晶欠陥を除去することができる。 すなわち、 活性層の表面を無 欠陥表面とすることができる。 産業上の利用可能性
以上のように、 この発明に係る貼り合わせ基板およびその製造方法な らびにそれに使用されるゥエーハ外周加圧治具類は、 活性層と支持基板 用ゥエーハとが貼り合わされた貼り合わせ基板用として、 また S〇 I構 造を有する貼り合わせ基板用として、 さらにスマートカッ ト法、 E L T R A N法または、 S i G e n法による貼り合わせ基板用として有用であ o

Claims

請 求 の 範 囲
1 . 活性層と、 これを裏面側から支持する支持基板用ゥェ一八とが貼り 合わされた貼り合わせ基板において、
前記活性層の外周面が、 この活性層の表面の外周縁から、 前記支持基 板用ゥェ一八の貼り合わせ不良部分を除去した貼り合わせ界面の外周縁 まで、 または、 前記活性層の表面の外周縁から支持基板用ゥエーハの外 周縁まで、 研磨された傾斜面である貼り合わせ基板。
2 . 前記活性層の表面に、 結晶欠陥が存在しない請求の範囲第 1項に記 載の貼り合わせ基板。
3 . 前記研磨された傾斜面の幅が、 ゥエー八周方向で部分的に異なる請 求の範囲第 1項または請求の範囲第 2項に記載の貼り合わせ基板。
4 . 前記傾斜面のうち、 幅の広い部分がノッチ部またはオリエンテ一シ ヨンフラッ 卜部である請求の範囲第 3項に記載の貼り合わせ基板。
5 . 前記貼り合わせ基板が、 前記活性層と支持基板用ゥェ一八との間に 埋め込み酸化膜が形成された貼り合わせ S O I基板である請求の範囲第 1項〜請求の範囲第 4項のうち、 何れか 1項に記載の貼り合わせ基板。
6 . 活性層用ゥエー八と支持基板用ゥェ一八とを貼り合わせる貼り合わ せ工程と、
この貼り合わせにより作製された貼り合わせゥエー八の貼り合わせ 強度を増強する熱処理工程と、
この貼り合わせゥェ一八の活性層用ゥエーハ側を表面研削し、 この活 性層用ゥェ一ハを減厚して活性層とする表面研削工程と、
この活性層に、 その表面研削面側から、 外周部の貼り合わせ不良部分 を除去し、 中央部を残す研磨を行う外周除去研磨工程とを備えた貼り合 わせ基板の製造方法。
7 . 前記貼り合わせ後の熱処理に代えて、 前記外周除去研磨後、 前記活 性層の中央部を研磨する中央研磨工程と、
この中央部の研磨後、 還元性雰囲気または不活性雰囲気での熱処理を 施し、 前記貼り合わせゥエー八の貼り合わせ強度を増強するとともに、 前記活性層の表面から結晶欠陥を除去する請求の範囲第 6項に記載の貼 り合わせ基板の製造方法。
8 . スマートカッ ト法または E L T R A N法または S i G e n法による 貼り合わせ基板の製造方法において、
活性層用ゥェ一八と支持基板用ゥエー八とを貼り合わせる貼り合わせ 工程と、
この貼り合わせ後、 貼り合わせ側の部分を支持基板用ゥエー八に残し て活性層用ゥェ一ハを除去し、 前記支持基板用ゥェ一八の一方の面に活 性層を形成する活性層用ゥエー八除去工程と、
この活性層に対して、 その活性層用ゥエー八の除去面側から、 外周部 を除去して中央部を残す研磨を行う外周除去研磨工程とを備えた貼り合 わせ基板の製造方法。
9 . 前記外周除去研磨工程では、
前記活性層の外周部の研磨レートが、 その中央部の研磨レートより大 きい請求の範囲第 6項〜請求の範囲第 8項のうち、 何れか 1項に記載の 貼り合わせ基板の製造方法。
1 0 . 前記活性層の外周部の研磨圧力は、 その中央部の研磨圧力より大 きい請求の範囲第 9項に記載の貼り合わせ基板の製造方法。
1 1 . 前記外周除去研磨工程が、
前記活性層の外周部をその中央部より研磨面側に突出変形させるゥェ 一八外周加圧治具を用いて行われる請求の範囲第 1 0項に記載の貼り合 わせ基板の製造方法。
1 2 . 前記外周除去研磨後、 前記貼り合わせゥエー八の外周部のうちの 周方向の一部分だけを再研磨し、 その部分の活性層を除去する外周部分 除去研磨工程を有する請求の範囲第 6項〜請求の範囲第 1 1項のうち、 何れか 1項に記載の貼り合わせ基板の製造方法。
1 3 . 前記外周部分除去研磨工程が、
前記活性層の外周部のうち、 除去したい部分だけを研磨面側に突出変 形させるゥェ一ハ部分除去加圧治具を用いて行われる請求の範囲第 1 2 項に記載の貼り合わせ基板の製造方法。
1 4 . 研磨布との対向面に半導体ゥエー八が保持される研磨へッ ドと前 記半導体ゥエー八との間に介在されたゥエーハ外周加圧治具であって、 治具本体と、
この治具本体の半導体ゥェ一八の保持側の面に形成され、 前記半導体 ゥエーハの外周部を中央部より研磨面側に突出変形させる環状の突条部 とを備えたゥェ一八外周加圧治具。
1 5 . 前記突条部に、 前記半導体ゥエー八の外周部に形成されたノッチ 部を、 前記半導体ゥエー八の中央部より研磨面側に突出変形させるノッ チ加圧部が形成された請求の範囲第 1 4項に記載のゥエー八外周加圧治 具。
1 6 . 前記突条部に、 前記半導体ゥェ一八の外周部に形成されたオリエ ンテ一ションフラッ ト部を、 前記半導体ゥエーハの中央部より研磨面側 に突出変形させるオリフラ加圧部が形成された請求の範囲第 1 4項に記 載のゥエーハ外周加圧治具。
1 7 . 活性層と支持基板用ゥエー八とを貼り合わせた貼り合わせゥエー 八が、 前記活性層側を研磨布に向けて保持される研磨ヘッ ドと、 前記貼 り合わせゥェ一ハとの間に介在されるゥエーハ部分除去加圧治具であつ て、 治具本体と、
この治具本体の貼り合わせゥェ一八の保持側の面に形成され、 前記活 性層の外周部のうち、 除去したい部分だけを研磨面側に突出変形させる 部分突出部とを備えたゥエー八部分除去加圧治具。
1 8 . 前記治具本体およびまたは部分突出部のうち、 少なく とも研磨布 に接触する部分が他の部分より研磨されにくい材質で形成されている請 求の範囲第 1 7項に記載のゥェ一八部分除去加圧治具。
PCT/JP2003/005652 2002-05-20 2003-05-02 Substrat stratifie, procede de fabrication de substrat, et gabarit de pressage de peripherie externe de plaquettes utilises dans ce procede WO2003098695A1 (fr)

Priority Applications (6)

Application Number Priority Date Filing Date Title
US10/499,028 US7378332B2 (en) 2002-05-20 2003-05-02 Laminated substrate, method of manufacturing the substrate, and wafer outer periphery pressing jigs used for the method
KR1020037014758A KR100577627B1 (ko) 2002-05-20 2003-05-02 접합기판과 그 제조방법 및 그것에 사용되는 웨이퍼 외주가압용 지그류
JP2004506089A JP4281685B2 (ja) 2002-05-20 2003-05-02 貼り合わせ基板の製造方法ならびにそれに使用されるウェーハ外周加圧用治具類
CN03804904XA CN1639869B (zh) 2002-05-20 2003-05-02 粘合基片的制造方法、以及其中使用的晶片外周加压用夹具类
EP03721027A EP1507292B1 (en) 2002-05-20 2003-05-02 Method of manufacturing the substrate, and wafer outer periphery pressing jigs used for the method
TW092127765A TWI224356B (en) 2002-05-20 2003-10-07 Laminated substrate, method of manufacturing the substrate, and wafer outer periphery pressing jigs used for the method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002-145327 2002-05-20
JP2002145327 2002-05-20

Publications (1)

Publication Number Publication Date
WO2003098695A1 true WO2003098695A1 (fr) 2003-11-27

Family

ID=29545083

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/005652 WO2003098695A1 (fr) 2002-05-20 2003-05-02 Substrat stratifie, procede de fabrication de substrat, et gabarit de pressage de peripherie externe de plaquettes utilises dans ce procede

Country Status (7)

Country Link
US (1) US7378332B2 (ja)
EP (1) EP1507292B1 (ja)
JP (1) JP4281685B2 (ja)
KR (1) KR100577627B1 (ja)
CN (1) CN1639869B (ja)
TW (1) TWI224356B (ja)
WO (1) WO2003098695A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009176918A (ja) * 2008-01-24 2009-08-06 Sumco Corp Ｓｏｉ基板の製造方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2860842B1 (fr) * 2003-10-14 2007-11-02 Tracit Technologies Procede de preparation et d'assemblage de substrats
US7919815B1 (en) * 2005-02-24 2011-04-05 Saint-Gobain Ceramics & Plastics, Inc. Spinel wafers and methods of preparation
JP4604889B2 (ja) * 2005-05-25 2011-01-05 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法、並びにシリコン単結晶育成方法
JP4918229B2 (ja) * 2005-05-31 2012-04-18 信越半導体株式会社 貼り合わせウエーハの製造方法
FR2899594A1 (fr) 2006-04-10 2007-10-12 Commissariat Energie Atomique Procede d'assemblage de substrats avec traitements thermiques a basses temperatures
US7790565B2 (en) * 2006-04-21 2010-09-07 Corning Incorporated Semiconductor on glass insulator made using improved thinning process
US9111981B2 (en) * 2008-01-24 2015-08-18 Brewer Science Inc. Method for reversibly mounting a device wafer to a carrier substrate
JP5564785B2 (ja) * 2008-12-08 2014-08-06 株式会社Ｓｕｍｃｏ 貼り合わせ基板の製造方法
FR2957189B1 (fr) 2010-03-02 2012-04-27 Soitec Silicon On Insulator Procede de realisation d'une structure multicouche avec detourage post meulage.
JP2011210821A (ja) * 2010-03-29 2011-10-20 Renesas Electronics Corp 半導体装置とその製造方法
US8852391B2 (en) * 2010-06-21 2014-10-07 Brewer Science Inc. Method and apparatus for removing a reversibly mounted device wafer from a carrier substrate
US9263314B2 (en) 2010-08-06 2016-02-16 Brewer Science Inc. Multiple bonding layers for thin-wafer handling
FR2969373B1 (fr) * 2010-12-20 2013-07-19 St Microelectronics Crolles 2 Procede d'assemblage de deux plaques et dispositif correspondant
KR101570917B1 (ko) 2011-04-11 2015-11-20 에베 그룹 에. 탈너 게엠베하 가요성의 캐리어 마운트 및 캐리어 기판을 분리하기 위한 장치 및 방법
US10857649B2 (en) * 2011-09-22 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for performing a polishing process in semiconductor fabrication
DE112012004373T5 (de) * 2011-10-18 2014-07-10 Fuji Electric Co., Ltd Verfahren zur trennung eines trägersubstrats von einem festphasengebundenen wafer und verfahren zur herstellung einer halbleitervorrichtung
KR101544734B1 (ko) * 2011-11-22 2015-08-17 다즈모 가부시키가이샤 가압원판, 접합장치 및 접합방법
US10643853B2 (en) * 2012-02-10 2020-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer thinning apparatus having feedback control and method of using
US8580655B2 (en) 2012-03-02 2013-11-12 Disco Corporation Processing method for bump-included device wafer
JP5978764B2 (ja) * 2012-05-24 2016-08-24 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US20140054748A1 (en) * 2012-08-21 2014-02-27 Genmao Liu Edge trimming method for semiconductor wafer and semiconductor wafer having trimmed edge
TWI470730B (zh) * 2012-09-18 2015-01-21 Asia Pacific Microsystems Inc Wafer holding device
KR102061695B1 (ko) 2012-10-17 2020-01-02 삼성전자주식회사 웨이퍼 가공 방법
US9028628B2 (en) 2013-03-14 2015-05-12 International Business Machines Corporation Wafer-to-wafer oxide fusion bonding
US9058974B2 (en) 2013-06-03 2015-06-16 International Business Machines Corporation Distorting donor wafer to corresponding distortion of host wafer
JP6230381B2 (ja) * 2013-11-15 2017-11-15 株式会社ディスコ 加工方法
JP6843232B2 (ja) * 2016-09-29 2021-03-17 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ２つの基板をボンディングするための装置および方法
US10553474B1 (en) 2018-08-29 2020-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a semiconductor-on-insulator (SOI) substrate
JP7339056B2 (ja) * 2019-07-31 2023-09-05 グローバルウェーハズ・ジャパン株式会社 貼り合わせウェーハ及びそれを用いた積層ウェーハの製造方法
CN113211306A (zh) * 2021-05-28 2021-08-06 福建晶安光电有限公司 一种用于半导体晶片抛光的陶瓷载盘
CN113510609B (zh) * 2021-07-12 2023-09-08 长鑫存储技术有限公司 晶圆以及晶圆的处理方法
WO2024103220A1 (zh) * 2022-11-14 2024-05-23 上海显耀显示科技有限公司 一种补偿键合形变量的键合治具

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02181469A (ja) * 1989-01-05 1990-07-16 Fujitsu Ltd 半導体基板の製造方法
JPH05109678A (ja) * 1991-10-18 1993-04-30 Sony Corp Ｓｏｉ基板の製造方法
JPH05226305A (ja) * 1992-02-10 1993-09-03 Hitachi Ltd 張合せウェハの製造方法
JPH05235007A (ja) * 1991-03-07 1993-09-10 Nippon Soken Inc 半導体基板の製造方法
EP0935280A1 (en) * 1998-02-04 1999-08-11 Canon Kabushiki Kaisha SOI substrate and method of manufacturing the same
WO2000063954A1 (en) * 1999-04-21 2000-10-26 Silicon Genesis Corporation Surface finishing of soi substrates using an epi process
US6174222B1 (en) * 1995-06-09 2001-01-16 Hitachi, Ltd. Process for fabrication of semiconductor device, semiconductor wafer for use in the process and process for the preparation of the wafer
US20010029150A1 (en) * 2000-04-04 2001-10-11 Norio Kimura Polishing apparatus and method
EP1189266A1 (en) * 2000-03-29 2002-03-20 Shin-Etsu Handotai Co., Ltd Production method for silicon wafer and soi wafer, and soi wafer
JP2003142439A (ja) * 2001-11-08 2003-05-16 Nikon Corp ウェハの研磨方法及びマスク

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0636413B2 (ja) * 1990-03-29 1994-05-11 信越半導体株式会社 半導体素子形成用基板の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02181469A (ja) * 1989-01-05 1990-07-16 Fujitsu Ltd 半導体基板の製造方法
JPH05235007A (ja) * 1991-03-07 1993-09-10 Nippon Soken Inc 半導体基板の製造方法
JPH05109678A (ja) * 1991-10-18 1993-04-30 Sony Corp Ｓｏｉ基板の製造方法
JPH05226305A (ja) * 1992-02-10 1993-09-03 Hitachi Ltd 張合せウェハの製造方法
US6174222B1 (en) * 1995-06-09 2001-01-16 Hitachi, Ltd. Process for fabrication of semiconductor device, semiconductor wafer for use in the process and process for the preparation of the wafer
EP0935280A1 (en) * 1998-02-04 1999-08-11 Canon Kabushiki Kaisha SOI substrate and method of manufacturing the same
WO2000063954A1 (en) * 1999-04-21 2000-10-26 Silicon Genesis Corporation Surface finishing of soi substrates using an epi process
EP1189266A1 (en) * 2000-03-29 2002-03-20 Shin-Etsu Handotai Co., Ltd Production method for silicon wafer and soi wafer, and soi wafer
US20010029150A1 (en) * 2000-04-04 2001-10-11 Norio Kimura Polishing apparatus and method
JP2003142439A (ja) * 2001-11-08 2003-05-16 Nikon Corp ウェハの研磨方法及びマスク

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
"Silicon Science", 28 June 1996, REALIZE CO., LTD, pages: 467
"Silicon Science", 28 June 1996, REALIZE CO., LTD., pages: 465
See also references of EP1507292A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009176918A (ja) * 2008-01-24 2009-08-06 Sumco Corp Ｓｏｉ基板の製造方法

Also Published As

Publication number Publication date
TW200425222A (en) 2004-11-16
KR20040028757A (ko) 2004-04-03
EP1507292B1 (en) 2012-05-02
US7378332B2 (en) 2008-05-27
JPWO2003098695A1 (ja) 2005-09-22
EP1507292A1 (en) 2005-02-16
JP4281685B2 (ja) 2009-06-17
KR100577627B1 (ko) 2006-05-10
TWI224356B (en) 2004-11-21
US20050014347A1 (en) 2005-01-20
CN1639869A (zh) 2005-07-13
EP1507292A4 (en) 2007-03-28
CN1639869B (zh) 2010-05-26

Similar Documents

Publication Publication Date Title
WO2003098695A1 (fr) Substrat stratifie, procede de fabrication de substrat, et gabarit de pressage de peripherie externe de plaquettes utilises dans ce procede
US7855129B2 (en) Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method
US6583029B2 (en) Production method for silicon wafer and SOI wafer, and SOI wafer
EP1189266B1 (en) Production method for silicon wafer and soi wafer, and soi wafer
JP5455282B2 (ja) シリコン・オン・インシュレータ搬送ウエハのエッジ除去
JP3055401B2 (ja) ワークの平面研削方法及び装置
US7829436B2 (en) Process for regeneration of a layer transferred wafer and regenerated layer transferred wafer
US20170011903A1 (en) Method for manufacturing semiconductor wafer
US20070148917A1 (en) Process for Regeneration of a Layer Transferred Wafer and Regenerated Layer Transferred Wafer
WO2002005337A1 (fr) Tranche a chanfreinage en miroir, tissu a polir pour chanfreinage en miroir, machine a polir pour chanfreinage en miroir et procede associe
JP4853042B2 (ja) ウェーハおよびその製造方法
JP2006278971A (ja) 貼り合わせウエーハの製造方法及びそれに用いるウエーハ保持用治具
EP1845557B1 (en) Bonded wafer and method of producing the same
JP2004506314A (ja) 両面研磨法を用いて半導体ウェーハを処理する方法
JPH11288858A (ja) Ｓｏｉ基板の再生方法及び再生基板
US7291055B2 (en) Wafer polishing method and apparatus
JP4232148B2 (ja) 貼り合わせ基板の製造方法
JP2004022838A (ja) 貼り合わせｓｏｉ基板およびその製造方法
JP2002353176A (ja) シリコンエピタキシャルウェーハの製造方法
JP2007243038A (ja) 貼り合わせウェーハ及びその製造方法
JP2007035917A (ja) 研磨パッド、シリコンウエハおよび研磨機
JP2001313380A (ja) 張り合わせ基板およびその製造方法
JP2002222781A (ja) 半導体ウエーハの製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2004506089

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 1020037014758

Country of ref document: KR

AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2003721027

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10499028

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2003804904X

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 2003721027

Country of ref document: EP