FR2942910A1 - Procede de fabrication d'une heterostructure visant a reduire l'etat de contrainte en tension du substrat donneur - Google Patents
Procede de fabrication d'une heterostructure visant a reduire l'etat de contrainte en tension du substrat donneur Download PDFInfo
- Publication number
- FR2942910A1 FR2942910A1 FR0951433A FR0951433A FR2942910A1 FR 2942910 A1 FR2942910 A1 FR 2942910A1 FR 0951433 A FR0951433 A FR 0951433A FR 0951433 A FR0951433 A FR 0951433A FR 2942910 A1 FR2942910 A1 FR 2942910A1
- Authority
- FR
- France
- Prior art keywords
- substrate
- donor substrate
- donor
- detachment
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 86
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 238000000137 annealing Methods 0.000 claims abstract description 14
- 238000002513 implantation Methods 0.000 claims abstract description 5
- 230000005693 optoelectronics Effects 0.000 claims abstract description 4
- 229910052594 sapphire Inorganic materials 0.000 claims description 11
- 239000010980 sapphire Substances 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 7
- 230000003313 weakening effect Effects 0.000 claims description 4
- 238000004026 adhesive bonding Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 2
- 239000012212 insulator Substances 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 239000000463 material Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000011066 ex-situ storage Methods 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- -1 helium ions Chemical class 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000000678 plasma activation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Photovoltaic Devices (AREA)
- Recrystallisation Techniques (AREA)
- Light Receiving Elements (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Element Separation (AREA)
Abstract
L'invention concerne un procédé de fabrication d'une hétérostructure destinée notamment à des applications dans les domaines de l'électronique, de l'optique ou de l'optoélectronique, qui comprend les étapes suivantes : - implantation d'espèces atomiques à l'intérieur d'un premier substrat (1 ) dit "donneur", de façon à y former une zone de fragilisation (11), - assemblage d'un second substrat (3), dit "receveur", sur le substrat donneur (1), - détachement de la partie arrière dudit substrat donneur (1 ) le long de la zone de fragilisation (11), de manière à individualiser, sur le substrat receveur, une couche mince d'intérêt (12), dans lequel ledit substrat receveur (3) a un coefficient de dilatation thermique supérieur à celui du substrat donneur (1), et qui met en oeuvre un recuit dit de "détachement" après ledit assemblage et avant ledit détachement, afin de faciliter ce dernier, caractérisé par le fait que ledit recuit de détachement comprend l'application : - d'une première température au substrat donneur (1) ; - d'une seconde température, différente de la première, au substrat receveur (3); ces première et seconde températures étant choisies de manière à réduire l'état de contrainte en tension du substrat donneur (1).
Description
La présente invention se rapporte à un procédé de fabrication d'une hétérostructure destinée notamment à des applications dans les domaines de l'électronique, de l'optique ou de l'optoélectronique. Il s'agit plus spécifiquement d'un procédé qui comprend les étapes suivantes : - implantation d'espèces atomiques à l'intérieur d'un premier substrat dit "donneur", de façon à y former une zone de fragilisation, - assemblage d'un second substrat, dit "receveur", sur le substrat donneur, - détachement de la partie arrière dudit substrat donneur le long de la zone de fragilisation, de manière à individualiser, sur le substrat receveur, une couche mince d'intérêt, Un procédé de ce genre est généralement connu sous la marque "Smart Cut".
Grâce à cette technique, on peut combiner les avantages des matériaux de la couche mince et du support. Le report de la couche permet d'associer dans un même empilement des parties qui présentent a priori des incompatibilités telles qu'une différence importante de coefficient de dilatation thermique.
Avec de telles structures, un des problèmes rencontré est dû à la présence d'un champ de contrainte très fort dans les diverses couches en contact au cours d'un traitement thermique tel que celui au cours duquel intervient le détachement de la couche mince. Ces contraintes sont dues à la différence de coefficients thermiques entre les matériaux mis en contact.
Dans un tel cas, il est primordial d'opérer le détachement à une température plus basse que la température critique à laquelle l'hétérostructure sera dégradée en raison des contraintes évoquées plus haut. Cette dégradation est typiquement une casse des deux 30 substrats mis en contact et/ou leur décollement au niveau de l'interface de collage. Ainsi, dans le cas d'une hétérostructure du type silicium sur saphir (AI2O3), les coefficients de dilatation thermique (CTE) du silicium et du saphir sont respectivement de 3,6x10-6/°C et de 5,0x10-6/°C. Le phénomène de dilatation différentielle intervient tout d'abord au moment de l'étape de traitement thermique destiné à provoquer le détachement de la couche mince du substrat donneur en silicium. Dans une telle situation de différence de CTE, le transfert de la couche mince est rendu délicat car les étapes de traitement thermique (comme par exemple le recuit de détachement), qui ont lieu après collage et avant transfert, sont limitées. En effet, l'expansion différente des deux substrats assemblés peut conduire au décollage de l'assemblage ou à la casse des substrats.
L'invention vise à améliorer cet état de la technique. Plus particulièrement, l'invention est fondée sur l'observation, dans le cadre d'une méthode de transfert de couche, notamment par la technologie Smart Cut, que lors de l'assemblage d'un substrat donneur en silicium avec un substrat receveur en saphir (et plus généralement lorsque le coefficient de dilatation thermique (CTE) d'un substrat donneur est inférieur au CTE d'un substrat receveur), le substrat donneur est contraint en tension lors des traitements thermiques qui suivent l'assemblage et conduisant à la fracture. Or, il semble que l'état contraint en tension du matériau du substrat donneur, en particulier au niveau de la zone implantée, soit un frein à la propagation et/ou au développement des "platelets" et autres défauts microscopiques précurseurs du phénomène de fracture. Plus précisément, l'orientation des défauts dans ce matériau contraint ne semble pas se réaliser suivant une direction bénéfique, c'est-à-dire dans le plan de la plaque. Ce frein conduit à une fracture défectueuse, retardée, voire complètement bloquée. L'invention fournit donc un procédé de fabrication d'une hétérostructure destinée notamment à des applications dans les domaines de l'électronique, de l'optique ou de l'optoélectronique, qui comprend les étapes suivantes : - implantation d'espèces atomiques à l'intérieur d'un premier substrat dit "donneur", de façon à y former une zone de fragilisation, - assemblage d'un second substrat, dit "receveur", sur le substrat donneur, 3 - détachement de la partie arrière dudit substrat donneur le long de la zone de fragilisation, de manière à individualiser, sur le substrat receveur, une couche mince d'intérêt, dans lequel ledit substrat receveur a un coefficient de 5 dilatation thermique supérieur à celui du substrat donneur, et qui met en oeuvre un recuit dit de "détachement" après ledit assemblage et avant ledit détachement, afin de faciliter ce dernier. Ce procédé est remarquable par le fait que ledit recuit de détachement comprend l'application : 10 - d'une première température au substrat donneur ; - d'une seconde température, différente de la première, au substrat receveur ; ces première et seconde températures étant choisies de manière à réduire l'état de contrainte en tension du substrat donneur. 15 Selon d'autres caractéristiques avantageuses et non limitatives de l'invention : - il comprend une étape préalable qui consiste en la formation ou le dépôt d'une couche d'isolant sur le substrat donneur, de sorte qu'il existe entre eux une interface dite de "liaison", et l'assemblage du 20 substrat receveur sur le substrat donneur se fait sur la surface libre de l'isolant ; - l'assemblage du substrat receveur sur le substrat donneur est réalisé par collage moléculaire ; - ledit recuit de détachement est accompagné et/ou poursuivi 25 par la mise en oeuvre d'efforts mécaniques ; - l'application des première et seconde températures est réalisée de telle manière que l'intégralité du volume de chaque substrat ait une température homogène ; - on applique lesdites première et seconde températures en 30 plaçant ladite structure entre deux électrodes chauffantes ; - l'application des première et seconde températures est réalisée en plaçant chaque substrat sur un support associé, porté à la température correspondante ; - on utilise un support associé à chaque substrat, qui fait 35 partie intégrante d'une machine de collage ; - ledit substrat donneur est en silicium, tandis que le substrat receveur est en saphir, ladite première température étant supérieure à la seconde ; - ladite première température est de l'ordre de 300°C, tandis 5 que la seconde est de l'ordre de 80°C. D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée qui va suivre de certains modes de réalisation. Cette description sera faite en référence aux dessins annexés, dans lesquels les figures 1 à 3 représentent les principales étapes 10 d'un procédé de fabrication d'une hétérostructure, selon l'invention. Le procédé selon l'invention reprend les étapes traditionnelles d'un procédé de type "Smart Cut" (marque déposée), comme mentionné en introduction de la présente demande. Toutefois, le recuit de détachement qui induit le détachement 15 de la couche mince du substrat support, est mené de manière particulière. Ce recuit de détachement comprend l'application : - d'une première température au substrat donneur ; - d'une seconde température, différente de la première, au substrat receveur ; 20 ces première et seconde températures étant choisies de manière à réduire l'état de contrainte en tension du matériau donneur. Ainsi, dans le cas de la fabrication d'un substrat SoS (pour "Silicium on Saphir"), on choisira une température appliquée au substrat en silicium, supérieure à celle appliquée au substrat en saphir. La contrainte en 25 tension appliquée à la structure est ainsi réduite, comparée à la technique antérieure, et donc favorise ou permet la fracture. De plus, le procédé selon l'invention permet d'appliquer une température plus élevée au niveau de la zone implantée que dans la technique antérieure (suivant laquelle une même température est appliquée 30 aux deux substrats), car la déformation issue de la différence de CTE des substrats assemblés est moindre et le risque de casse plus limité. Cela permet donc de faciliter la mise en oeuvre industrielle du procédé de fabrication. Par ailleurs, cette température plus élevée permet d'obtenir 35 une énergie de collage supérieure entre les deux substrats. Et un collage renforcé contribue également à l'amélioration de la qualité de la couche transférée, en particulier si les substrats ont été assemblés par collage moléculaire. Ainsi, on pourra obtenir, en appliquant la méthode de 5 l'invention, une surface totale transférée plus importante et un contour plus régulier de cette surface, comparé à ce qui peut être obtenu avec les techniques de l'art antérieur. Sur cette base, l'exemple de réalisation suivant peut être mis en oeuvre.
On utilise un substrat donneur 1 (voir figure 1) en silicium, de 300 mm de diamètre et d'une épaisseur de 725 micromètres. On fait également usage d'un substrat receveur 3 en saphir, du même diamètre et de 675 micromètres d'épaisseur. Le substrat 1 est oxydé en surface 10 (formation de 50 15 nanomètres d'oxyde), nettoyé et préparé (par exemple par activation plasma), en vue de son collage sur le substrat 3. Après oxydation et avant collage, il subit une co-implantation d'ions hydrogène et hélium (flèches 2 de la figure 1). Celle-ci est réalisée en faisant usage des doses suivantes : H2 : entre 3 et 6.1016 at/cm2 et He+ : de 20 l'ordre de 2.1016 at/cm2. Préférentiellement, l'hélium est implanté en premier. Les énergies d'implantation sont choisies entre quelques kev et 200 kev, suivant l'épaisseur de la couche 12 à transférer. Cela conduit à la présence d'une zone de fragilisation 11. Une fois collé, par exemple par collage moléculaire, 25 l'assemblage ainsi réalisé, tel qu'il apparaît à la figure 2, subit un recuit de détachement de la couche mince 12, qui s'effectue dans les conditions suivantes : - on place la structure entre deux électrodes chauffantes, celle disposée à côté du substrat en silicium étant à une température 30 supérieure à celle disposée à côté du substrat en saphir ; - ces températures sont choisies de manière que l'intégralité du volume du substrat en silicium soit portée à 300°C, et que l'intégralité du volume du substrat en saphir soit portée à 80°C. Cette dernière température est avantageuse pour minimiser 35 les contraintes provenant du saphir et favoriser le développement de "platelets" dans le plan de détachement.
6 Une alternative à la technique citée plus haut consiste à placer chacun des substrats sur un support porté à la température adéquate, par exemple par circulation d'un liquide dans ce support. Cet équipement peut être une machine de collage présentant deux porte-outils supportant les substrats, permettant de les porter à la température adéquate, comme mentionné plus haut, et venant les mettre en contact. Dans ce cas, le recuit et la fracture peuvent avoir lieu in situ dans la machine. Alternativement, la fracture peut être provoquée ex situ par application d'une force mécanique (par exemple à l'aide d'une lame appliquée latéralement au niveau de la zone fragilisée). Enfin, des étapes conventionnelles de finition de la structure SoS ainsi formée peuvent être appliquées, telles que des étapes de polissage, recuit de stabilisation de l'interface de collage, oxydation sacrificielle, etc.
Claims (10)
- REVENDICATIONS1. Procédé de fabrication d'une hétérostructure destinée notamment à des applications dans les domaines de l'électronique, de l'optique ou de l'optoélectronique, qui comprend les étapes suivantes : - implantation d'espèces atomiques à l'intérieur d'un premier substrat (1) dit "donneur", de façon à y former une zone de fragilisation (11), - assemblage d'un second substrat (3), dit "receveur", sur le substrat donneur (1), - détachement de la partie arrière dudit substrat donneur (1) le long de la zone de fragilisation (11), de manière à individualiser, sur le 10 substrat receveur, une couche mince d'intérêt (12), dans lequel ledit substrat receveur (3) a un coefficient de dilatation thermique supérieur à celui du substrat donneur (1), et qui met en oeuvre un recuit dit de "détachement" après ledit assemblage et avant ledit détachement, afin de faciliter ce dernier, 15 caractérisé par le fait que ledit recuit de détachement comprend l'application : - d'une première température au substrat donneur (1) ; - d'une seconde température, différente de la première, au substrat receveur (3) ; 20 ces première et seconde températures étant choisies de manière à réduire l'état de contrainte en tension du substrat donneur (1).
- 2. Procédé selon la revendication 1, caractérisé par le fait qu'il comprend une étape préalable qui consiste en la formation ou le dépôt d'une couche d'isolant sur le substrat donneur (1), de sorte qu'il existe entre 25 eux une interface dite de "liaison", et en ce que l'assemblage du substrat receveur (3) sur le substrat donneur (1) se fait sur la surface libre de l'isolant.
- 3. Procédé selon la revendication 1 ou 2, caractérisé par le fait que l'assemblage du substrat receveur (3) sur le substrat donneur (1) 30 est réalisé par collage moléculaire.
- 4. Procédé selon l'une des revendications précédentes, caractérisé par le fait que ledit recuit de détachement est accompagné et/ou poursuivi par la mise en oeuvre d'efforts mécaniques. 8
- 5. Procédé selon l'une des revendications précédentes, caractérisé par le fait que l'application des première et seconde températures est réalisée de telle manière que l'intégralité du volume de chaque substrat (1 ; 3) ait une température homogène.
- 6. Procédé selon la revendication 5, caractérisé par le fait que l'on applique lesdites première et seconde températures en plaçant ladite structure entre deux électrodes chauffantes.
- 7. Procédé selon la revendication 5, caractérisé par le fait que l'application des première et seconde températures est réalisée en plaçant chaque substrat sur un support associé porté à la température correspondante.
- 8. Procédé selon la revendication 7, caractérisé par le fait que l'on utilise un support associé à chaque substrat (1 ; 3), qui fait partie intégrante d'une machine de collage.
- 9. Procédé selon l'une des revendications précédentes, caractérisé par le fait que ledit substrat donneur (1) est en silicium, tandis que le substrat receveur (3) est en saphir, ladite première température étant supérieure à la seconde.
- 10. Procédé selon l'une des revendications précédentes, 20 caractérisé par le fait que ladite première température est de l'ordre de 300°C, tandis que la seconde est de l'ordre de 80°C.
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0951433A FR2942910B1 (fr) | 2009-03-06 | 2009-03-06 | Procede de fabrication d'une heterostructure visant a reduire l'etat de contrainte en tension du substrat donneur |
| PCT/EP2009/061711 WO2010099837A1 (fr) | 2009-03-06 | 2009-09-09 | Procédé de fabrication d'une hétérostructure visant à réduire l'état de contrainte de traction du substrat donneur |
| EP09841026A EP2404318A1 (fr) | 2009-03-06 | 2009-09-09 | Procédé de fabrication d'une hétérostructure visant à réduire l'état de contrainte de traction du substrat donneur |
| JP2011551420A JP2012519372A (ja) | 2009-03-06 | 2009-09-09 | ドナー基板の引張り応力状態を低減させることを目的としたヘテロ構造を製造する方法 |
| CN200980156845.7A CN102318055B (zh) | 2009-03-06 | 2009-09-09 | 旨在减少施主衬底拉伸应力状态的异质结构体的制造方法 |
| SG2011060118A SG173788A1 (en) | 2009-03-06 | 2009-09-09 | A method for manufacturing a heterostructure aiming at reducing the tensile stress condition of the donor substrate |
| US13/254,550 US8778777B2 (en) | 2009-03-06 | 2009-09-09 | Method for manufacturing a heterostructure aiming at reducing the tensile stress condition of a donor substrate |
| KR1020117020093A KR101302071B1 (ko) | 2009-03-06 | 2009-09-09 | 제공 기판의 인장 응력 조건을 감소시키기 위한 이종 구조체의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0951433A FR2942910B1 (fr) | 2009-03-06 | 2009-03-06 | Procede de fabrication d'une heterostructure visant a reduire l'etat de contrainte en tension du substrat donneur |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2942910A1 true FR2942910A1 (fr) | 2010-09-10 |
| FR2942910B1 FR2942910B1 (fr) | 2011-09-30 |
Family
ID=40627399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0951433A Expired - Fee Related FR2942910B1 (fr) | 2009-03-06 | 2009-03-06 | Procede de fabrication d'une heterostructure visant a reduire l'etat de contrainte en tension du substrat donneur |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US8778777B2 (fr) |
| EP (1) | EP2404318A1 (fr) |
| JP (1) | JP2012519372A (fr) |
| KR (1) | KR101302071B1 (fr) |
| CN (1) | CN102318055B (fr) |
| FR (1) | FR2942910B1 (fr) |
| SG (1) | SG173788A1 (fr) |
| WO (1) | WO2010099837A1 (fr) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2977260B1 (fr) | 2011-06-30 | 2013-07-19 | Soitec Silicon On Insulator | Procede de fabrication d'une couche epitaxiale epaisse de nitrure de gallium sur un substrat de silicium ou analogue et couche obtenue par ledit procede |
| FR3051785A1 (fr) | 2016-05-25 | 2017-12-01 | Soitec Silicon On Insulator | Procede de fabrication d'une couche |
| US20180019169A1 (en) * | 2016-07-12 | 2018-01-18 | QMAT, Inc. | Backing substrate stabilizing donor substrate for implant or reclamation |
| RU2633437C1 (ru) * | 2016-08-01 | 2017-10-12 | Федеральное государственное бюджетное учреждение "Национальный исследовательский центр "Курчатовский институт" | Структура полупроводник-на-изоляторе и способ ее изготовления |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1429381A2 (fr) * | 2002-12-10 | 2004-06-16 | S.O.I.Tec Silicon on Insulator Technologies | Procédé de fabrication d'un matériau composé |
| US20040241958A1 (en) * | 2003-06-02 | 2004-12-02 | International Business Machines Corporation | Method of fabricating silicon devices on sapphire with wafer bonding at low temperature |
| US20040253795A1 (en) * | 2003-06-11 | 2004-12-16 | Muriel Martinez | Methods of producing a heterogeneous semiconductor structure |
| WO2007071772A1 (fr) * | 2005-12-21 | 2007-06-28 | S.O.I.Tec Silicon On Insulator Technologies | Procede de fabrication de substrats, en particulier pour les domaines optique, electronique ou opto-electronique, et substrat obtenu par ce procede |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1782474B1 (fr) * | 2004-08-18 | 2013-11-27 | Corning Incorporated | Structures semi-conducteur sur isolant contenant du verre/de la vitroceramique a temperature inferieure de recuisson elevee |
| WO2006023289A2 (fr) * | 2004-08-18 | 2006-03-02 | Corning Incorporated | Structures contraintes semi-conducteur-sur-isolant et methodes pour fabriquer ces structures |
| JP5064692B2 (ja) * | 2006-02-09 | 2012-10-31 | 信越化学工業株式会社 | Ｓｏｉ基板の製造方法 |
| FR2899594A1 (fr) * | 2006-04-10 | 2007-10-12 | Commissariat Energie Atomique | Procede d'assemblage de substrats avec traitements thermiques a basses temperatures |
-
2009
- 2009-03-06 FR FR0951433A patent/FR2942910B1/fr not_active Expired - Fee Related
- 2009-09-09 WO PCT/EP2009/061711 patent/WO2010099837A1/fr active Application Filing
- 2009-09-09 US US13/254,550 patent/US8778777B2/en not_active Expired - Fee Related
- 2009-09-09 CN CN200980156845.7A patent/CN102318055B/zh not_active Expired - Fee Related
- 2009-09-09 EP EP09841026A patent/EP2404318A1/fr not_active Withdrawn
- 2009-09-09 KR KR1020117020093A patent/KR101302071B1/ko active IP Right Grant
- 2009-09-09 JP JP2011551420A patent/JP2012519372A/ja active Pending
- 2009-09-09 SG SG2011060118A patent/SG173788A1/en unknown
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1429381A2 (fr) * | 2002-12-10 | 2004-06-16 | S.O.I.Tec Silicon on Insulator Technologies | Procédé de fabrication d'un matériau composé |
| US20040241958A1 (en) * | 2003-06-02 | 2004-12-02 | International Business Machines Corporation | Method of fabricating silicon devices on sapphire with wafer bonding at low temperature |
| US20040253795A1 (en) * | 2003-06-11 | 2004-12-16 | Muriel Martinez | Methods of producing a heterogeneous semiconductor structure |
| WO2007071772A1 (fr) * | 2005-12-21 | 2007-06-28 | S.O.I.Tec Silicon On Insulator Technologies | Procede de fabrication de substrats, en particulier pour les domaines optique, electronique ou opto-electronique, et substrat obtenu par ce procede |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2404318A1 (fr) | 2012-01-11 |
| CN102318055A (zh) | 2012-01-11 |
| US20120100690A1 (en) | 2012-04-26 |
| FR2942910B1 (fr) | 2011-09-30 |
| KR101302071B1 (ko) | 2013-09-05 |
| SG173788A1 (en) | 2011-09-29 |
| KR20110110369A (ko) | 2011-10-06 |
| JP2012519372A (ja) | 2012-08-23 |
| US8778777B2 (en) | 2014-07-15 |
| WO2010099837A1 (fr) | 2010-09-10 |
| CN102318055B (zh) | 2014-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1631984B1 (fr) | Procédé d'obtention d 'une structure comprenant un substrat support et une couche ultramince | |
| EP1324385B1 (fr) | Procédé de report de couches minces semi-conductrices à partir d'une plaquette donneuse. | |
| EP1051739B1 (fr) | Substrat compliant en particulier pour un depot par hetero-epitaxie | |
| FR2823596A1 (fr) | Substrat ou structure demontable et procede de realisation | |
| FR2835096A1 (fr) | Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin | |
| FR2855909A1 (fr) | Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat | |
| FR2857983A1 (fr) | Procede de fabrication d'une couche epitaxiee | |
| FR2889887A1 (fr) | Procede de report d'une couche mince sur un support | |
| FR2842650A1 (fr) | Procede de fabrication de substrats notamment pour l'optique, l'electronique ou l'opto-electronique | |
| EP4128328B1 (fr) | Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic | |
| EP2842155A1 (fr) | Procede de collage dans une atmosphere de gaz presentant un coefficient de joule-thomson negatif | |
| FR2839199A1 (fr) | Procede de fabrication de substrats avec detachement d'un support temporaire, et substrat associe | |
| FR3103961A1 (fr) | Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic | |
| FR2942910A1 (fr) | Procede de fabrication d'une heterostructure visant a reduire l'etat de contrainte en tension du substrat donneur | |
| FR2984007A1 (fr) | Procede de stabilisation d'une interface de collage situee au sein d'une structure comprenant une couche d'oxyde enterree et structure obtenue | |
| FR2857502A1 (fr) | Substrats pour systemes contraints | |
| EP2023380A1 (fr) | Procédé et installation pour la fracture d'un substrat composite selon un plan de fragilisation | |
| FR2842647A1 (fr) | Procede de transfert de couche | |
| EP4066275B1 (fr) | Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic | |
| FR2921749A1 (fr) | Procede de fabrication d'une structure comprenant un substrat et une couche deposee sur l'une de ses faces. | |
| EP3948941B1 (fr) | Procede de fabrication d'un substrat de type semi-conducteur sur isolant | |
| FR2987166A1 (fr) | Procede de transfert d'une couche | |
| FR2928031A1 (fr) | Procede de transfert d'une couche mince sur un substrat support. | |
| WO2020188169A1 (fr) | Procede de transfert d'une couche utile sur une substrat support | |
| FR2866982A1 (fr) | Procede de fabrication de composants electroniques |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| CD | Change of name or company name |
Owner name: SOITEC, FR Effective date: 20120423 |
|
| PLFP | Fee payment |
Year of fee payment: 8 |
|
| PLFP | Fee payment |
Year of fee payment: 9 |
|
| PLFP | Fee payment |
Year of fee payment: 10 |
|
| PLFP | Fee payment |
Year of fee payment: 11 |
|
| ST | Notification of lapse |
Effective date: 20201109 |