CN102318055A - 旨在减少施主衬底拉伸应力状态的异质结构体的制造方法 - Google Patents
旨在减少施主衬底拉伸应力状态的异质结构体的制造方法 Download PDFInfo
- Publication number
- CN102318055A CN102318055A CN2009801568457A CN200980156845A CN102318055A CN 102318055 A CN102318055 A CN 102318055A CN 2009801568457 A CN2009801568457 A CN 2009801568457A CN 200980156845 A CN200980156845 A CN 200980156845A CN 102318055 A CN102318055 A CN 102318055A
- Authority
- CN
- China
- Prior art keywords
- temperature
- substrate
- donor substrate
- following fact
- donor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 98
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title abstract description 6
- 238000000137 annealing Methods 0.000 claims abstract description 13
- 230000005693 optoelectronics Effects 0.000 claims abstract description 4
- 238000000926 separation method Methods 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 229910052594 sapphire Inorganic materials 0.000 claims description 10
- 239000010980 sapphire Substances 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 9
- 230000005622 photoelectricity Effects 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 238000000265 homogenisation Methods 0.000 claims description 2
- 239000012212 insulator Substances 0.000 claims description 2
- 238000002513 implantation Methods 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 239000000463 material Substances 0.000 description 7
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Photovoltaic Devices (AREA)
- Light Receiving Elements (AREA)
- Recrystallisation Techniques (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Element Separation (AREA)
Abstract
本发明涉及一种制造特别打算应用于电子、光电、光学或光电子领域的异质结构体的方法，所述方法包括以下步骤：将原子物质注入至第一所谓的“施主”衬底(1)内部，以在其中形成脆弱区(11)；在施主衬底(1)上组装第二所谓的“受主”衬底(3)；沿脆弱区(11)分离出所述施主衬底(1)的后部以在该受主衬底上赋予需要的薄层(12)，其中，所述受主衬底(3)的热膨胀系数大于施主衬底(1)的热膨胀系数，而且为便于分离，在所述组装后且所述分离前施加所谓的“分离”退火，其特征在于以下事实：所述分离退火包括以下同步施加：对施主衬底(1)施加第一温度；对受主衬底(3)施加不同于第一温度的第二温度；对所述第一温度和第二温度进行选择，以减少施主衬底(1)的拉伸应力状态。
Description
本发明涉及一种制造特别打算应用于电子、光学、光电或光电子领域中的异质结构体的方法。
该方法更为具体地是下述方法，所述方法包括以下步骤：
-将原子物质注入至第一所谓的“施主”衬底内部，以在其中形成脆弱区；
-在施主衬底上组装第二所谓的“受主”衬底；
-沿脆弱区分离出所述施主衬底的后部，以在受主衬底上赋予需要的薄层。
这种类型的方法通常以商标“Smart Cut”著称。
利用这种技术，可以结合薄层材料和支撑体材料的特有优势。
通过转移层，可以在同一叠层(stack)中使据推理具有不相容性(如热膨胀系数的差异较大)的部分相结合。
对于此类结构体，在其制造过程中遇到的问题之一归因于在热处理，如其间进行薄层分离的热处理中相接触的多个层中存在极强的应力场。这些应力归因于相接触的材料之间的不同的热膨胀。
在这种情况下，有必要在低于异质结构体因上述应力而将劣化的临界温度的温度下进行分离。由于起作用的应力值与组装衬底的厚度相关，要注意的是在层分离后，该结构体随后可以进行更为重要的热处理。
在最终结构体的制造中可能发生的劣化通常是相互接触的两个衬底破裂和/或其在结合界面处分离。
因此，在蓝宝石(Al2O3)上硅型异质结构体的情况中，硅和蓝宝石的热膨胀系数(TEC)分别是3.6×10-6/℃和是5.0×10-6/℃。膨胀不同的现象首先发生在旨在引起薄层与硅施主衬底分离的热处理步骤时。
在此类TEC不同的情况下，薄层的转移变得精细，因为在粘性结合后且转移前进行的热处理步骤(例如分离退火)进行了必要的限制。实际上，两个组装衬底的膨胀不同可导致组装体(assembly)的分离或衬底的破裂。
本发明旨在改进此技术的这种状况。
更具体而言，本发明基于以下观察：在层转移方法，特别是通过Smart Cut技术进行层转移方法的范围内，在组装施主硅衬底与蓝宝石受主衬底的过程中(且更一般而言当施主衬底的热膨胀系数(TEC)小于受主衬底的TEC时)，施主衬底在组装后的热处理过程中拉伸并导致断裂。
目前，施主衬底材料、特别是注入区处的拉伸状态，似乎是“薄片”(platelet)和其他微观缺陷、断裂现象的前体传播和/或发展的障碍。更特别地，在这种有应力的材料中缺陷的取向似乎并非沿着有利方向，即在板平面中产生。这种障碍会导致劣质、延迟断裂或甚至完全阻止断裂。
因此，本发明提供一种制造特别打算应用于电子、光学、光电或光电子领域的异质结构体的方法，所述方法包括以下步骤：
-将原子物质注入至第一所谓的“施主”衬底的内部，以在其中形成脆弱区，
-在施主衬底上组装第二所谓的“受主”衬底，
-沿脆弱区分离出所述施主衬底的后部，以在所述受主衬底上赋予需要的薄层，
其中，所述受主衬底的热膨胀系数大于施主衬底的热膨胀系数，而且为便于分离，所述方法在所述组装后且所述分离前施加所谓的“分离”退火。
本方法由于以下事实而是显著的，所述分离退火包括以下同步施加：
-对施主衬底施加第一温度；
-对受主衬底施加不同于第一温度的第二温度；
对上述第一温度和第二温度进行选择以减少施主衬底的拉伸应力状态。
本发明的其他有利特征和非限制特征为：
-该方法包括预备步骤，其在于在施主衬底上形成或沉积绝缘层，使得在其间存在所谓的“粘合”界面，并且在所述绝缘体的自由表面上进行受主衬底在施主衬底上的组装；
-通过分子结合(molecular bonding)来进行受主衬底在施主衬底上的组装；
-所述分离退火伴随和/或跟随有机械力的施加；
-进行施加第一温度和第二温度的方式使得各衬底的全部体积具有均一温度；
-通过将所述结构体放置于两个加热电极之间来施加所述第一温度和第二温度；
-通过将各衬底放置在可带来相应温度的关联支撑体上来进行第一和第二温度的施加；
-使用了与各衬底相关联的支撑体，该支撑体是粘性结合机的组成部分；
-所述施主衬底由硅形成，而所述受主衬底由蓝宝石形成，所述第一温度高于所述第二温度；
-所述第一温度为300℃的数量级，所述第二温度为80℃的数量级。
本发明的其他特征和优点将通过阅读特定实施方式后的详细描述而变得显而易见。该描述将参考附图做出，其中图1～3示出了本发明用于制造异质结构体的方法的主要步骤。
如本申请的引言中诉述，本发明的方法重复了“Smart Cut”(注册商标)式方法的常规步骤。
然而，引起薄层与支撑衬底分离的分离退火以特定方式进行。
该分离退火包括以下同步施加：
-对施主衬底施加第一温度；
-对受主衬底施加不同于第一温度的第二温度；
对上述第一温度和第二温度进行选择以减少所述施主材料的拉伸应力状态。
因此，在制造蓝宝石上硅(SoS)衬底的情况下，可将施加在硅衬底上的温度选择为高于施加在蓝宝石衬底上的温度。由此，相比于现有技术，施加在结构体中的拉伸应力得以减少，并因而促进或允许断裂。
另外，使用本发明的方法，可以在注入区处施加高于现有技术中的温度(现有技术对两个衬底施加了同样的温度)，因为源于组装衬底的TEC差异的形变将更小，且破裂风险得到进一步限制。因此，利用这一点可以促进该制造方法的工业应用。
另外，采用该较高的温度，可以在两个衬底之间获得较大的结合能。
而且，增强的结合也有助于改善转移层的品质，尤其在衬底通过分子结合进行组装的情况下。
因此，相比于使用现有技术获得的情况，通过应用本发明的方法可以获得更大的总转移表面和更为规则的该表面的轮廓。
在此基础上，可应用以下示例性实施方式。
使用由硅形成的施主衬底1(见图1)，其直径为300mm且厚度为725微米。
还使用了直径相同且厚度为675微米的蓝宝石受主衬底3。
鉴于衬底1在衬底3上的结合，衬底1在表面10处进行氧化(形成50纳米的氧化物)，并进行清洁和准备(如通过等离子体激活)。
在氧化后且结合前，进行氢和氦离子的共同注入(图1的箭头2)。后者可以通过使用以下剂量进行：H+：3～6.1016at/cm2，He+：2.1016at/cm2的数量级。优选地，首先注入氦。
根据要转移的层12的厚度，可将注入能选择为几keV～200keV。
这会导致存在脆弱区11。
在例如通过分子结合进行了结合后，对由此产生的组装体(如图2所示)即刻进行退火来分离薄层12，这一步骤在下述条件下进行：
-将结构体放置于两个加热电极之间，处于硅衬底侧的电极的温度高于处于蓝宝石衬底侧的电极的温度；
-对上述温度进行选择，使得硅衬底的全部体积达到300℃，并使得蓝宝石衬底的全部体积达到80℃。
为了使来自蓝宝石的应力最小化，并且为了促进“薄片”在分离平面中的发展，后一温度是有利的。
在一个特定的实例中，可对温度进行选择以使施主衬底处于弱压缩应力状态中。这特别有利于促进缺陷和断裂前体的形成。
上述技术的另一种选择在于将各衬底放置在可带来适当温度的支撑体上，例如通过在此支撑体中循环液体实现。该适当温度可低于室温或等于室温。例如，可将支撑衬底放置在因液体循环而温度受控的支撑体上，该液体的温度低于或等于室温。
作为另一选择，施主衬底上的第一温度和受主衬底上的第二温度的施加，可对应于简单地对施主衬底施加温度，而只对受主衬底施加室温。
通过重复前述选择，其可对应于只使其上放置有施主衬底的支撑体达到适当温度的情况。在任何情况下，所述第一温度和第二温度将引起施主材料的拉伸应力状态减少。
此类设备可以是具有两个工具架的结合机，所述工具架用来支撑衬底，使衬底能够达到如上所述的适当温度，并使衬底接触。
在这种情况下，退火和断裂可在机器中原位进行。作为另一选择，可施加机械力来外在地引发断裂(例如利用刀具施加到脆弱区的侧面)。
最后，可采用用于完成由此形成的SoS结构体的常规步骤，例如用于抛光、结合界面的稳定化退火、牺牲氧化等步骤。
Claims (10)
1.一种制造特别打算应用于电子、光电、光学或光电子领域的异质结构体的方法，所述方法包括以下步骤：
-将原子物质注入至第一所谓的“施主”衬底(1)内部，以在其中形成脆弱区(11)，
-在所述施主衬底(1)上组装第二所谓的“受主”衬底(3)，
-沿所述脆弱区(11)分离出所述施主衬底(1)的后部，以在所述受主衬底上赋予需要的薄层(12)，
其中，所述受主衬底(3)的热膨胀系数大于所述施主衬底(1)的热膨胀系数，而且为便于分离，在所述组装后且所述分离前施加所谓的“分离”退火，
其特征在于以下事实：所述分离退火包括以下同步施加：
-对所述施主衬底(1)施加第一温度；
-对所述受主衬底(3)施加不同于所述第一温度的第二温度；
对所述第一温度和第二温度进行选择，以减少所述施主衬底(1)的拉伸应力状态。
2.如权利要求1所述的方法，其特征在于以下事实：所述方法包括预备步骤，所述预备步骤在于在所述施主衬底(1)上形成或沉积绝缘层，使得在其间存在所谓的“粘合”界面，并且在于在所述绝缘体的自由表面上完成所述受主衬底(3)在所述施主衬底(1)上的组装。
3.如权利要求1或2所述的方法，其特征在于以下事实：通过分子结合来实现所述受主衬底(3)在所述施主衬底(1)上的组装。
4.如前述权利要求中任一项所述的方法，其特征在于以下事实：所述分离退火伴随和/或跟随着施加机械力。
5.如前述权利要求中任一项所述的方法，其特征在于以下事实：完成施加所述第一温度和第二温度的方式使得各衬底(1、3)的全部体积具有均一温度。
6.如权利要求5所述的方法，其特征在于以下事实：通过将所述结构体放置于两个加热电极间来施加所述第一温度和第二温度。
7.如权利要求5所述的方法，其特征在于以下事实：通过将各衬底放置在带来相应温度的关联支撑体上来完成所述第一温度和第二温度的施加。
8.如权利要求7所述的方法，其特征在于以下事实：使用与各衬底(1、3)相关联的支撑体，所述支撑体是粘性结合机的组成部分。
9.如前述权利要求中任一项所述的方法，其特征在于以下事实：所述施主衬底(1)由硅形成，所述受主衬底(3)由蓝宝石形成，所述第一温度高于所述第二温度。
10.如前述权利要求中任一项所述的方法，其特征在于以下事实：所述第一温度为300℃的数量级，所述第二温度为80℃的数量级。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0951433 | 2009-03-06 | ||
| FR0951433A FR2942910B1 (fr) | 2009-03-06 | 2009-03-06 | Procede de fabrication d'une heterostructure visant a reduire l'etat de contrainte en tension du substrat donneur |
| PCT/EP2009/061711 WO2010099837A1 (en) | 2009-03-06 | 2009-09-09 | A method for manufacturing a heterostructure aiming at reducing the tensile stress condition of the donor substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102318055A true CN102318055A (zh) | 2012-01-11 |
| CN102318055B CN102318055B (zh) | 2014-04-23 |
Family
ID=40627399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200980156845.7A Expired - Fee Related CN102318055B (zh) | 2009-03-06 | 2009-09-09 | 旨在减少施主衬底拉伸应力状态的异质结构体的制造方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US8778777B2 (zh) |
| EP (1) | EP2404318A1 (zh) |
| JP (1) | JP2012519372A (zh) |
| KR (1) | KR101302071B1 (zh) |
| CN (1) | CN102318055B (zh) |
| FR (1) | FR2942910B1 (zh) |
| SG (1) | SG173788A1 (zh) |
| WO (1) | WO2010099837A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109690798A (zh) * | 2016-05-25 | 2019-04-26 | 索泰克公司 | 用于制作层的方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2977260B1 (fr) | 2011-06-30 | 2013-07-19 | Soitec Silicon On Insulator | Procede de fabrication d'une couche epitaxiale epaisse de nitrure de gallium sur un substrat de silicium ou analogue et couche obtenue par ledit procede |
| US20180019169A1 (en) * | 2016-07-12 | 2018-01-18 | QMAT, Inc. | Backing substrate stabilizing donor substrate for implant or reclamation |
| RU2633437C1 (ru) * | 2016-08-01 | 2017-10-12 | Федеральное государственное бюджетное учреждение "Национальный исследовательский центр "Курчатовский институт" | Структура полупроводник-на-изоляторе и способ ее изготовления |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2894990B1 (fr) * | 2005-12-21 | 2008-02-22 | Soitec Silicon On Insulator | Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede |
| EP1429381B1 (en) * | 2002-12-10 | 2011-07-06 | S.O.I.Tec Silicon on Insulator Technologies | A method for manufacturing a material compound |
| US6911375B2 (en) * | 2003-06-02 | 2005-06-28 | International Business Machines Corporation | Method of fabricating silicon devices on sapphire with wafer bonding at low temperature |
| FR2856192B1 (fr) * | 2003-06-11 | 2005-07-29 | Soitec Silicon On Insulator | Procede de realisation de structure heterogene et structure obtenue par un tel procede |
| WO2006023594A2 (en) * | 2004-08-18 | 2006-03-02 | Corning Incorporated | High strain glass/glass-ceramic containing semiconductor-on-insulator structures |
| KR101140450B1 (ko) * | 2004-08-18 | 2012-04-30 | 코닝 인코포레이티드 | 변형된 반도체-온-절연체 구조 및 변형된 반도체-온-절연체구조의 제조방법 |
| JP5064692B2 (ja) * | 2006-02-09 | 2012-10-31 | 信越化学工業株式会社 | Ｓｏｉ基板の製造方法 |
| FR2899594A1 (fr) * | 2006-04-10 | 2007-10-12 | Commissariat Energie Atomique | Procede d'assemblage de substrats avec traitements thermiques a basses temperatures |
-
2009
- 2009-03-06 FR FR0951433A patent/FR2942910B1/fr not_active Expired - Fee Related
- 2009-09-09 WO PCT/EP2009/061711 patent/WO2010099837A1/en active Application Filing
- 2009-09-09 US US13/254,550 patent/US8778777B2/en not_active Expired - Fee Related
- 2009-09-09 JP JP2011551420A patent/JP2012519372A/ja active Pending
- 2009-09-09 EP EP09841026A patent/EP2404318A1/en not_active Withdrawn
- 2009-09-09 KR KR1020117020093A patent/KR101302071B1/ko active IP Right Grant
- 2009-09-09 CN CN200980156845.7A patent/CN102318055B/zh not_active Expired - Fee Related
- 2009-09-09 SG SG2011060118A patent/SG173788A1/en unknown
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109690798A (zh) * | 2016-05-25 | 2019-04-26 | 索泰克公司 | 用于制作层的方法 |
| CN109690798B (zh) * | 2016-05-25 | 2023-04-28 | 索泰克公司 | 用于制作层的方法 |
| US11744153B2 (en) | 2016-05-25 | 2023-08-29 | Soitec | Method for producing a layer by thinning and ion penetration |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2942910B1 (fr) | 2011-09-30 |
| CN102318055B (zh) | 2014-04-23 |
| US20120100690A1 (en) | 2012-04-26 |
| FR2942910A1 (fr) | 2010-09-10 |
| KR101302071B1 (ko) | 2013-09-05 |
| EP2404318A1 (en) | 2012-01-11 |
| KR20110110369A (ko) | 2011-10-06 |
| SG173788A1 (en) | 2011-09-29 |
| WO2010099837A1 (en) | 2010-09-10 |
| JP2012519372A (ja) | 2012-08-23 |
| US8778777B2 (en) | 2014-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7037806B1 (en) | Method of fabricating silicon-on-insulator semiconductor substrate using rare earth oxide or rare earth nitride | |
| JP3975634B2 (ja) | 半導体ウェハの製作法 | |
| US7456080B2 (en) | Semiconductor on glass insulator made using improved ion implantation process | |
| JP4465306B2 (ja) | 半導体基板の製造方法 | |
| US7253080B1 (en) | Silicon-on-insulator semiconductor wafer | |
| CN1327505C (zh) | 制造含有粘接到目标基片上的薄层的叠置结构的方法 | |
| CN101882624B (zh) | 在绝缘衬底上形成有高Ge应变层的结构及形成方法 | |
| KR20000011407A (ko) | Ｓｏｉ웨이퍼의제조방법및이방법으로제조된ｓｏｉ웨이퍼 | |
| US20220277954A1 (en) | Bonded semiconductor structures | |
| JP2015502655A (ja) | シリコン・オン・インシュレータ物質およびそれを製造する方法 | |
| CN102318055B (zh) | 旨在减少施主衬底拉伸应力状态的异质结构体的制造方法 | |
| TW200822193A (en) | Process for high temperature layer transfer | |
| US8212346B2 (en) | Method and apparatus for reducing semiconductor package tensile stress | |
| CN103828021B (zh) | 制造复合晶片的方法 | |
| CN102443851A (zh) | 一种薄膜材料的剥离方法 | |
| EP1981064B1 (en) | Process for producing a soi wafer | |
| JP4802624B2 (ja) | 貼り合わせｓｏｉウェーハの製造方法 | |
| KR102443270B1 (ko) | 층 전달 방법 | |
| EP1983071B1 (en) | Method for manufacturing pyrolytic boron nitride composite substrate | |
| CN102810466A (zh) | 用于制造半导体衬底的方法 | |
| JP5292810B2 (ja) | Ｓｏｉ基板の製造方法 | |
| CN102224568A (zh) | 贴合晶片的制造方法 | |
| CN103946969A (zh) | 绝缘体上半导体结构及其制造方法 | |
| CN103608896A (zh) | 半导体装置的制造方法 | |
| CN104766788A (zh) | 绝缘体上硅及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: SAWTEK INC. Free format text: FORMER NAME: SOITEC SILICON ON INSULATOR |
|
| CP03 | Change of name, title or address |
Address after: French Boerning Patentee after: Soitec Silicon On Insulator Address before: French Berneni Patentee before: Silicon on Insulator Technologies S. A. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140423 Termination date: 20200909 |