FR2926671A1 - Procede de traitement de defauts lors de collage de plaques - Google Patents
Procede de traitement de defauts lors de collage de plaques Download PDFInfo
- Publication number
- FR2926671A1 FR2926671A1 FR0850289A FR0850289A FR2926671A1 FR 2926671 A1 FR2926671 A1 FR 2926671A1 FR 0850289 A FR0850289 A FR 0850289A FR 0850289 A FR0850289 A FR 0850289A FR 2926671 A1 FR2926671 A1 FR 2926671A1
- Authority
- FR
- France
- Prior art keywords
- layer
- adhesion
- final substrate
- planarization
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 230000007547 defect Effects 0.000 claims abstract description 34
- 239000000463 material Substances 0.000 claims abstract description 33
- 238000005498 polishing Methods 0.000 claims abstract description 17
- 230000003750 conditioning effect Effects 0.000 claims description 26
- 238000002360 preparation method Methods 0.000 claims description 9
- 238000001514 detection method Methods 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 238000003957 acoustic microscopy Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 238000004971 IR microspectroscopy Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 3
- 230000010070 molecular adhesion Effects 0.000 claims description 3
- 230000003287 optical effect Effects 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 230000008030 elimination Effects 0.000 claims description 2
- 238000003379 elimination reaction Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 109
- 238000004026 adhesive bonding Methods 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000003082 abrasive agent Substances 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 238000007596 consolidation process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000003331 infrared imaging Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Element Separation (AREA)
Abstract
L'invention concerne un procédé de préparation d'une couche mince à transférer sur un substrat (8), comportant une topologie en surface, donc des variations d'altitude ou de niveau selon une direction perpendiculaire à un plan défini par la couche mince,ce procédé comportant la formation, sur la couche mince, d'une couche (4) de matériau d'adhérence dont l'épaisseur permet de réaliser une pluralité d'étapes de polissage de sa surface afin d'éliminer tout défaut ou toute lacune (24, 26), ou presque tout défaut ou toute lacune, en vue d'un assemblage par collage de type moléculaire avec le substrat (8).
Description
PROCEDE DE TRAITEMENT DE DEFAUTS LORS DE COLLAGE DE PLAQUES
DESCRIPTION DOMAINE TECHNIQUE ET ART ANTERIEUR L'invention concerne le domaine de la microélectronique et des techniques mises en oeuvre dans ce domaine pour effectuer un traitement de plaques pouvant notamment présenter des composants à sa surface. Dans ce domaine de la microélectronique, il 10 est notamment important de pouvoir réaliser des transferts de couches minces contenant des circuits. Ces transferts de couches minces permettent en particulier de reporter les circuits sur des plaques différentes de celles qui ont servi à les élaborer. Par exemple, ces plaques peuvent être des plaques de matériau semi-conducteur contenant des composants électroniques ou encore des plaques ayant des propriétés différentes des substrats ayant servi à l'élaboration des composants. Dans certains cas, on cherche à avoir accès à la face arrière des composants, face qui repose sur un substrat sur lequel ou à partir duquel ils ont pu être préparés. Une technique connue pour ce faire est 25 illustrée sur les figures 1A - 1D. Elle consiste à coller une première plaque 2, sur laquelle est formée une couche mince traitée 5, en face avant avec une 15 20 deuxième plaque 8, puis à amincir ou éliminer son substrat 1 en face arrière. La plaque 2, ou plutôt sa couche mince traitée 5, contient notamment des circuits 3, 6 (figure 1A). En vue du collage par adhésion moléculaire avec cette deuxième plaque 8, généralement, une couche 4 de matériau de collage est déposée en face avant de la couche mince 5 afin d'être planarisée et compatible avec un collage direct (figure 1A). En l'absence d'une telle couche 4 planarisée, des zones non collées (correspondant à des zones de topologie à la surface du circuit) peuvent être présentes au niveau de l'interface de collage et gêner le transfert de la couche mince 5. La deuxième plaque 8 est, quant à elle, oxydée superficiellement (figure 1B). La référence 10 désigne la couche d'oxyde superficielle. L'assemblage peut ensuite avoir lieu, après que la couche d'adhérence 4 ait été aplanie (figure 1C). Enfin, la partie 1 de la première plaque 2 ne contenant pas la zone traitée est amincie ou éliminée (figure 1D), par exemple par rectification, ou par attaque chimique (sèche ou humide). La surface 5' de la plaque 5 contenant les circuits 3, 6 se trouve alors enterrée au niveau de l'interface de collage formée par la couche de collage 4. Dans certains cas, la couche mince 5 est une couche comportant des composants 3, 6, qui peuvent être très évolués, elle peut donc être d'un coût très élevé et il est exclu de ne pouvoir réaliser l'opération de transfert sur la deuxième plaque 8 avec un rendement qui ne soit pas égal, ou très proche de, 100 % Plus généralement, le simple fait qu'il y ait un défaut de collage à l'aplomb d'une puce ou d'un composant rend celle-ci ou celui-ci inutilisable. Les défauts peuvent être des particules qui sont présentes sur la surface et difficilement nettoyées ou des défauts enterrés dans la couche d'oxyde. La présence de défauts sur la surface planarisée induit donc des défauts de collage, lesquels affectent grandement le rendement en rendant inutilisables certaines puces.
Par exemple, après l'étape illustrée en figure 1D, une découpe en circuits élémentaires peut être réalisée, suivant des lignes de découpe telles que celles indiquées par les flèches 11, 13 (figure 1D). Si des défauts ou des lacunes sont présentes à l'interface de collage entre la couche 4 et le substrat 8, cela peut rendre l'ensemble de la plaque inutilisable. Le même problème peut se poser également dans le cas d'une surface structurée mais homogène (c'est à dire ne comportant pas de multiple couches et matériaux de natures différentes), par exemple la surface d'une partie au moins de la couche mince 5 sans composants 3, 6, cette surface présentant cependant une topologie avec des défauts ou lacunes lors du collage. Aussi, il se pose le problème de trouver un nouveau procédé permettant de faciliter la réalisation du report d'une couche, telle que la couche mince 5, pouvant contenir des circuits ou des composants et présentant une topologie en surface, sur un support tel que la deuxième plaque 8. EXPOSÉ DE L'INVENTION Il est apparu aux inventeurs que, lors d'une opération de polissage de la couche de matériau d'adhésion 4 (figure 1B), des difficultés peuvent se présenter du fait de la topologie que la surface 4' de cette couche reproduit en fonction de la topologie initiale de la couche mince 5. Cette topologie en surface de la couche mince 5 résulte de différences de niveaux e entre les zones élevées et les zones basses de cette surface, qui peuvent correspondre à plusieurs niveaux, à des altitudes différentes par rapport à un axe perpendiculaire au plan de la couche mince 5, par exemple à plusieurs niveaux de métal dans des zones différentes ou, plus généralement, à des empilements différents de matériaux dans des zones différentes. Ces différences de niveaux peuvent atteindre une valeur de l'ordre de plusieurs }gym, elles sont par exemple comprises entre 500 nm, ou 1 }gym, et 5 }gym, ou inférieures à 10 }gym. La topologie de la surface 4' de la couche d'adhérence 4 n'est pas visible sur les figures 1A et 1B, mais elle est représentée sur la figure 2A Compte tenu des topologies importantes indiquées ci-dessus, pouvant atteindre 5 }gym ou 10 }gym, la surface 4' n'est pas plane, mais, comme sur la figure 2A, plutôt très irrégulière, avec des pics 20 et des motifs en relief. Certains de ces pics ou motifs peuvent avoir une base de largeur L comprise entre quelques }gym ou dizaines de }gym et environ 100 }gym, pour une hauteur h qui peut être de l'ordre de quelques }gym.
Cette surface 4' de la couche d'adhérence 4 présente donc, par rapport à un plan moyen AA' dont la trace est représentée sur la figure 2A, des motifs 20 en forme de pics et des motifs 22 en forme de creux. Les inventeurs ont mis en évidence que, malgré l'application d'une technique de polissage, par exemple de type mécano chimique, de la couche d'adhérence 4, mise en oeuvre préalablement à l'assemblage avec le deuxième substrat 8, des défauts de surface, des pics ou des lacunes 24, 26 peuvent subsister, comme illustré sur la figure 2B. Les problèmes déjà mentionnés ci-dessus subsistent donc. La figure 2B représente de manière plus détaillée la surface de la couche de matériau d'adhérence 4, après l'étape de polissage. Les pics ou les creux 24, 26, qui peuvent avoir une largeur ou un diamètre a) pouvant être inférieur au millimètre ou de l'ordre du mm, ne vont pas permettre de réaliser un collage ou un assemblage moléculaire parfait avec le deuxième substrat 8. Ainsi, des défauts de type particules de 0,3 }gym à quelques }gym de hauteur peuvent générer des défauts de collage de l'ordre de 1 mm à plusieurs mm. Pour résoudre ce problème, l'invention a pour objet un procédé de préparation d'une couche, par exemple une couche mince, à transférer sur un substrat, cette couche pouvant comporter une topologie en surface, par exemple d'une amplitude maximum comprise entre 1 }gym et 5 }gym, ce procédé comportant la formation, sur ladite couche, d'une couche de matériau d'adhérence, par exemple un oxyde tel qu'un oxyde de silicium (SiOX) ou un oxynitrure de silicium (SiOXNy), dont l'épaisseur permet de réaliser une étape de planarisation et/ou conditionnement de sa surface, ou une pluralité d'étapes de planarisation et/ou conditionnement de sa surface, afin d'éliminer tout défaut ou toute lacune , ou presque tout défaut ou toute lacune , en vue d'un assemblage par collage de type moléculaire afin de limiter les zones non collées. De préférence la couche d'adhérence a une épaisseur initiale comprise entre une épaisseur minimale Emin permettant, après une seule étape de planarisation et/ou conditionnement, d'obtenir un bon collage moléculaire, ou une mise en contact sans défaut de collage ou presque sans défaut de collage, et une valeur maximale Emax permettant, après plusieurs étapes de polissage, d'obtenir un bon collage moléculaire, c'est - à - dire permettant d'éliminer tout défaut ou toute lacune , ou presque tout défaut ou toute lacune, en vue d'un assemblage par collage de type moléculaire.
De préférence, on limite également l'épaisseur E de la couche d'adhérence à une valeur qui ne risque pas d'entraîner des contraintes trop importantes qui peuvent se traduire par une déformation de la plaque sur laquelle elle est déposée.
Typiquement, une valeur de E inférieure à 12 }gym correspond aux besoins dans le domaine du traitement des plaques de semi-conducteurs. L'épaisseur E initiale est donc choisie inférieure à 10 }gym ou à 12 }gym et de préférence supérieure à 0.5pm ou à 3 }gym. La couche mince ou la couche d'adhérence peut comporter une topologie en surface, donc des variations d'altitude ou de niveau selon une direction perpendiculaire à un plan défini par la couche mince.
La couche mince peut comporter des composants, par exemple de type circuit électronique et/ou optique, et/ou de type microsystème. Un procédé de préparation selon l'invention peut comporter en outre une étape d'assemblage, de préférence par collage par adhérence moléculaire, avec le deuxième substrat, et une étape d'identification ou de détection, par exemple par microscopie acoustique ou par microscopie infrarouge, de défauts de l'interface d'assemblage ou de collage.
Le deuxième substrat et la couche d'adhérence peuvent être separés si l'étape d'identification révèle la présence d'un ou plusieurs défauts, pouvant être présents à l'interface de collage, et la couche d'adhérence subit une nouvelle étape de planarisation et/ou conditionnement, d'assemblage et de détection. Ce cycle peut être recommencé autant de fois que nécessaire pour obtenir un bon collage grâce au fait que la couche d'adhérence présente sur la couche mince a une épaisseur Emin.
L'invention a donc également pour objet un procédé de préparation d'une couche en vue d'un transfert sur un substrat, cette couche comportant une topologie en surface, donc des variations d'altitude ou de niveau selon une direction perpendiculaire à un plan défini par la couche mince, ce procédé comportant : a) la formation, sur la couche mince à transférer, d'une couche de matériau d'adhérence dont l'épaisseur E a une valeur permettant de réaliser au moins une étape de planarisation et/ ou conditionnement de la surface, b) une étape de planarisation et/ ou conditionnement de ladite surface, c) une étape d'assemblage de la couche de matériau d'adhérence avec le substrat, d) une étape de détection de défauts de l'interface de collage, e) une étape de séparation du substrat au niveau de l'interface de collage et de la surface de couche d'adhérence et un retour à l'étape b), lors de la détection de la présence de défauts de l'interface de collage, ou la fin du procédé de préparation. Le deuxième substrat, ou substrat final, lui-même peut porter une couche de collage ou d'adhérence, laquelle peut subir, aussi, le traitement décrit ci-dessus.
Le substrat final peut comporter une topologie en surface, donc des variations d'altitude ou de niveau selon une direction perpendiculaire à un plan défini par le substrat final. Une couche d'adhérence sur le substrat final peut avoir une épaisseur permettant de réaliser au moins une étape de planarisation et/ou conditionnement de sa surface. En outre, avant l'étape c), une étape de planarisation et/ou conditionnement de la surface de la couche d'adhérence sur le substrat final peut être réalisée.
L'invention a également pour objet un procédé de préparation d'une couche et d'un substrat final en vue d'un transfert de cette couche sur ce substrat final, cette couche comportant une topologie en surface, donc des variations d'altitude ou de niveau selon une direction perpendiculaire à un plan défini par la couche mince, ce procédé comportant : a) la formation, sur la couche mince à transférer, d'une couche de matériau d'adhérence, et, sur le substrat final, d'une couche de matériau d'adhérence dont l'épaisseur E a une valeur permettant de réaliser au moins une étape de planarisation et/ou conditionnement de la surface, b) une étape de planarisation et/ou conditionnement de ladite surface de la couche de matériau d'adhérence formée sur le substrat final, c) une étape d'assemblage de la couche de matériau d'adhérence formée sur la couche mince, avec la couche de matériau d'adhérence formée sur le substrat final, d) une étape de détection de défauts de l'interface de collage, e) une étape de séparation de la couche de matériau d'adhérence formée sur le substrat final et de la surface de couche d'adhérence formée sur la couche mince, au niveau de l'interface de collage, et un retour à l'étape b), lors de la détection de la présence de défauts de l'interface de collage, ou la fin du procédé de préparation. Le substrat final peut comporter une topologie en surface, donc des variations d'altitude ou de niveau selon une direction perpendiculaire à un plan défini par le substrat final. Dans tous les cas on peut donc décoller la couche du substrat afin de re-conditionner la/les surface(s) ou couches de collage, pour les assembler de nouveau et obtenir, après un ou plusieurs des cycles ci-dessus, une interface de collage de bonne qualité. La plaque initiale et/ou le deuxième substrat, ou leurs couches respectives de collage, peuvent être retravaillés en vue d'obtenir des bonnes surfaces pour le collage. Si il y a deux couches de collage on retravaillera de préférence la plaque qui a une valeur ajoutée, c'est-à-dire la couche mince si celle-ci comporte des circuits. Le deuxième support 8 peut être une plaque sans défaut. Cette séparation du substrat et de la couche de collage, et la nouvelle étape de polissage, peuvent donc être réalisées au moins deux fois. Après chaque étape de planarisation et/ou conditionnement, permettant d'éliminer tout ou partie de la surface, et avant collage, un deuxième traitement de surface tel qu'une planarisation et/ou un polissage peut être appliqué, éventuellement suivi d'un nettoyage. Ce deuxième traitement de surface peut être différent de la première étape de planarisation et/ou conditionnement, par une durée de polissage moins importante, et/ou une force de compression appliquée moins importante, et/ou l'utilisation d'un autre consommable, tel qu'un autre tissu ou abrasif. Un procédé de transfert d'une couche sur un substrat, selon l'invention, comporte un procédé de préparation tel qu'exposé ci-dessus, la couche mince étant initialement sur un support, ce procédé de transfert comportant en outre l'élimination de tout ou partie d'un support initial sur lequel la couche mince a été élaborée. BRÈVE DESCRIPTION DES FIGURES -Les figures 1A à 1D représentent des étapes d'un procédé connu de transfert simple, - les figures 2A et 2B illustrent la topologie de la surface de collage et les problèmes qui peuvent en découler. - la figure 3 représente une situation de fléchissement d'une plaque sous une épaisseur trop importante de matériau de collage.
EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS Selon l'invention, on considère donc une structure du type de celle de la figure 2A, donc présentant, à l'échelle microscopique, une topologie, qui peut être très forte, comme illustré sur la figure 2B. Cette topologie résulte, on l'a vu, de la topologie de la couche mince 5 contenant les composants 3, 6. Le ou les composants 3, 6 de la couche mince 5 peuvent être du type circuit électronique et/ou optique, et/ou de type microsystème, une ou des fonctionnalités du ou des composant(s) pouvant éventuellement être commandées par des plots non représentés sur la figure. La topologie est définie comme des différences d'altitudes ou de niveaux entre les zones élevées et les zones basses de cette couche, qui correspondent par exemple à plusieurs niveaux de métal ou, plus généralement, à plusieurs niveaux dans des zones différentes dans lesquelles peuvent être empilés des matériaux différents. Cette définition de la topologie, par son amplitude, peut éventuellement être complétée par la répartition surfacique de la topologie, et/ou la fréquence de la topologie et/ou le rapport de topologie en relief à l'ensemble de la surface.
Les différences de niveaux peuvent atteindre une valeur (suivant une direction z perpendiculaire à un plan défini par la couche 5 et représenté par une trace AA' sur la figure 1A) de l'ordre de plusieurs }gym, elles sont par exemple comprises entre 0,5 }gym et quelques }gym, par exemple entre 0,5 pm et 5 }gym ou entre 0,5 }gym et 10 }gym. Cette différence maximale de niveau reflète essentiellement la différence h entre le point le plus haut de la surface et le point le plus bas de la surface, dont on va chercher à tenir compte pour définir l'épaisseur de la couche d'adhérence 4, que l'on va chercher ensuite à planariser sur toute sa surface. L'épaisseur initiale de cette couche d'adhérence 4 de matériau d'adhérence est choisie de manière à permettre de réaliser une étape de planarisation et / ou conditionnement ou une pluralité d'étapes de planarisation et/ou de conditionnement de sa surface, afin d'éliminer tout défaut ou toute lacune 24, 26, en vue d'un assemblage par collage de type moléculaire avec le deuxième substrat 8. Une seule étape de planarisation ou polissage va permettre de retirer, environ, 1 }gym d'épaisseur de la couche d'adhérence 4. Cet enlèvement peut varier selon la durée de l'étape de polissage et le procédé de polissage utilisé, notamment les consommables, tissus et abrasifs utilisés. Par exemple, l'application de deux étapes de polissage ou de conditionnement permet l'élimination d'une épaisseur de cette couche d'adhérence 4, comprise entre 1 }gym et 5 }gym. Les épaisseurs à éliminer sont adaptées en fonction de la taille des défauts de topologie à éliminer. Dans cet exemple, on choisira donc une épaisseur initiale de la couche d'adhérence 4 par exemple comprise entre 0.5 }gym et 10 }gym. Un autre aspect peut être à prendre en compte pour le choix de l'épaisseur de cette couche d'adhérence 4. Cet aspect va être expliqué en liaison avec la figure 3, sur laquelle la référence 2 désigne un empilement global comportant, comme sur la figure 1A, une couche mince traitée 5 sur un premier substrat 1. Comme expliqué ci-dessus, la face avant de cette couche mince 5 est destinée à être collée avec une deuxième plaque 8 via la couche 4 de matériau d'adhérence. Cette dernière, à partir d'une certaine épaisseur critique, que l'on peut situer au maximum à environ 10 }gym ou 12 }gym, peut entraîner des contraintes qui se traduisent par une déformation (de type bow ou warp ) de la couche mince à transférer. Cette déformation est représentée en figure 3, de manière exagérée.
Elle est gênante pour l'obtention d'un bon collage, pour un bon alignement entre les plaques 2, 8 à assembler car elle peut entraîner la déformation de la couche transférée. De préférence, on limite donc l'épaisseur de la couche d'adhérence 4 à une valeur qui ne risque pas d'entraîner cette déformation de la plaque. Une valeur de E inférieure à 10 }gym ou 12 }gym correspond aux besoins dans le domaine du traitement des plaques de semi-conducteurs. La surface 4' de cette couche d'adhérence 4 présente une topologie qui reflète celle de la couche mince 5, avec des différences de niveaux ou des amplitudes similaires, par exemple comprises entre 0,5 }gym et quelques }gym, par exemple entre 0,5 pm et 5 }gym ou entre 0,5 }gym et 10 }gym.
L'invention peut s'appliquer également au cas où les couches sont structurées mais homogènes , par exemple au cas d'une couche mince 5, sans composants 3, 6, présentant des zones dont aucune n'est métallique, ces différentes zones présentant une topologie de surface, et donc des variations d'altitude comme expliqué ci-dessus, et en particulier dans les gammes indiquées ci-dessus. La couche d'adhérence 4 de matériau d'adhérence est par exemple une couche d'oxyde, tel qu'un oxyde de silicium (stoechiométrique ou non) ou encore un oxynitrure de silicium.
Le matériau de cette couche d'adhérence 4 est choisi pour ses qualités de collage, qui vont être renforcées par préparation de l'état de surface de cette couche, comme une nouvelle étape d'activation de surface, par exemple un polissage mécano-chimique. Après cette étape de préparation de l'état de surface, l'assemblage avec le support final 8 peut être réalisé, comme illustré sur la figure 1D. Ce support final 8 peut être soumis à une étape de traitement thermique. Tant la surface du matériau d'adhérence que celle de l'oxyde peuvent être rendues hydrophiles, en vue d'un assemblage par adhérence moléculaire. Après assemblage, et avant l'application d'un éventuel traitement thermique de consolidation de l'interface de collage, il est possible de contrôler la qualité de l'interface entre la couche d'adhérence et le substrat final 8. À cette fin, on peut utiliser des techniques telles que par exemple la microscopie acoustique ou encore l'imagerie ou la microscopie infrarouge, telle que décrite dans le document WO2005/064320. La technique par infrarouges a l'avantage d'être plus rapide que la technique de microscopie acoustique, même si la résolution est moindre. Si cette étape d'identification révèle des défauts de collage (dus à des défauts superficiels ou à lacunes 24, 26 à la surface des plaques assemblées et plus probablement à la surface de la plaque circuit planarisée), on sépare de nouveau le substrat final 8 de la couche d'adhérence 4, et on effectue de nouveau une étape de planarisation et/ou de conditionnement de la surface de cette dernière afin d'éliminer un maximum de défauts. L'épaisseur initiale de la couche d'adhérence 4 est donc prévue de sorte qu'une pluralité d'étapes, par exemple deux ou trois étapes, de polissage vont pouvoir être réalisées, chaque étape pouvant retirer au maximum environ 1 }gym du matériau de la couche 4, plus généralement 0,2 }gym à 0,5 }gym, chaque étape étant suivie d'un assemblage et d'un contrôle de la qualité de l'interface. Après ces différentes étapes de préparation, l'assemblage final avec le support final 8 peut être réalisé, comme illustré sur la figure 1C.
Après cet assemblage avec le support final 8, tout ou partie du support initial 1 peut être éliminé, donnant accès à la face arrière 5" de la couche mince 5 (figure ID). Le support final 8 peut être un substrat massif ou encore une structure multicouche. Il peut également correspondre à un substrat présentant une topologie de surface, par exemple sur ou dans lequel sont déjà présents des circuits. Ce substrat peut être soumis au même traitement de planarisation que la plaque 2 selon la présente invention. Si il y a aussi une couche de collage sur le substrat 8, l'interface après séparation se situera entre les deux couches d'adhérence. En variante, c'est la couche 10 sur le substrat 8 qui subit un traitement selon l'invention, et qui possède une épaisseur E permettant de réaliser au moins une étape de planarisation et/ou de conditionnement de la surface de cette couche 10. L'épaisseur E peut notamment être choisie dans les gammes ou les limites indiquées ci-dessus, de manière à permettre une ou plusieurs étapes de polissage et/ou conditionnement. Les autres étapes déjà décrites ci-dessus sont mises en oeuvre : assemblage, détection de défauts, séparation et, de nouveau, polissage et/ou conditionnement de la surface de la couche 10.
D'une manière générale, la séparation se produit à l'interface de collage car celui-ci n'a pas encore été soumis à un traitement thermique pour renforcer l'énergie de collage et peut donc être démonté. Ainsi dans le cas de la figure 2B, la séparation se produit à la surface 4' de la couche d'adhérence. Cet ensemble peut être ensuite soumis à une étape de traitement thermique, après, ou de préférence avant, élimination du support initial 1, pour renforcer le collage entre la couche d'adhérence 4 et le substrat final 8. Tant la surface 4' du matériau d'adhérence que celle de l'oxyde 10 du substrat final 8 auront préférentiellement subi des étapes de nettoyage après planarisation en vue d'un assemblage moléculaire.25
Claims (20)
1. Procédé de préparation d'une couche (5) en vue d'un transfert sur un substrat (8), cette couche comportant une topologie en surface, donc des variations d'altitude ou de niveau selon une direction perpendiculaire à un plan défini par la couche mince, ce procédé comportant : a) la formation, sur la couche mince (5) à transférer, d'une couche (4) de matériau d'adhérence dont l'épaisseur E a une valeur permettant de réaliser au moins une étape de planarisation et/ ou conditionnement de la surface, b) une étape de planarisation et/ ou conditionnement de ladite surface, c) une étape d'assemblage de la couche (4) de matériau d'adhérence avec le substrat final(8), d) une étape de détection de défauts (24, 26) de l'interface de collage, e) une étape de séparation du substrat (8) au niveau de l'interface de collage et de la surface de couche d'adhérence(4) et un retour à l'étape b), lors de la détection de la présence de défauts (24, 26) de l'interface de collage, ou la fin du procédé de préparation.
2. Procédé selon la revendication 1, le substrat final (8) comportant également une couche d'adhérence.30
3. Procédé selon la revendication 2, le substrat final (8) comportant une topologie en surface, donc des variations d'altitude ou de niveau selon une direction perpendiculaire à un plan défini par le substrat final.
4. Procédé selon la revendication 2 ou 3, la couche d'adhérence (10) sur le substrat final (8) ayant une épaisseur permettant de réaliser au moins une étape de planarisation et/ou conditionnement de sa surface.
5. Procédé selon la revendication 4, comportant en outre, avant l'étape c), une étape de planarisation et/ou conditionnement de la surface de la couche d'adhérence sur le substrat final.
6. Procédé de préparation d'une couche (5) et d'un substrat final en vue d'un transfert de cette couche sur ce substrat final (8), cette couche comportant une topologie en surface, donc des variations d'altitude ou de niveau selon une direction perpendiculaire à un plan défini par la couche mince, ce procédé comportant : a) la formation, sur la couche mince (5) à transférer, d'une couche (4) de matériau d'adhérence, et, sur le substrat final (8), d'une couche (10) de matériau d'adhérence dont l'épaisseur E a une valeur permettant de réaliser au moins une étape de planarisation et/ou conditionnement de la surface,b) une étape de planarisation et/ou conditionnement de ladite surface de la couche (10) de matériau d'adhérence formée sur le substrat final (8), c) une étape d'assemblage de la couche (4) de matériau d'adhérence formée sur la couche mince, avec la couche (10) de matériau d'adhérence formée sur le substrat final(8), d) une étape de détection de défauts (24, 26) de l'interface de collage, e) une étape de séparation de la couche (10) de matériau d'adhérence formée sur le substrat final (8) et de la surface de couche d'adhérence (4) formée sur la couche mince, au niveau de l'interface de collage, et un retour à l'étape b), lors de la détection de la présence de défauts (24, 26) de l'interface de collage, ou la fin du procédé de préparation.
7. Procédé selon la revendication 6, le substrat final (8) comportant une topologie en surface, donc des variations d'altitude ou de niveau selon une direction perpendiculaire à un plan défini par le substrat final.
8. Procédé selon l'une des revendications 1 à 7, l'étape e) et le retour à l'étape b), étant réalisés au moins deux fois.
9. Procédé selon l'une des revendications 1 à 8, l'épaisseur E initiale étant inférieure à 10 }gym.
10. Procédé selon l'une des revendications 1 à 9, l'épaisseur E initiale étant supérieure à 0.5 }gym.
11. Procédé selon l'une des revendications 1 à 10, l'étape d) étant réalisée par microscopie acoustique ou par microscopie infrarouge.
12. Procédé de transfert d'une couche (5) sur un substrat final (8), comportant un procédé de préparation selon l'une des revendications 1 à 11, la couche mince (5) étant initialement sur un support (1), ce procédé de transfert comportant en outre l'élimination de tout ou partie de ce support initial (1).
13. Procédé selon l'une des revendications 1 à 12, l'étape c) étant un collage par adhérence moléculaire.
14. Procédé selon l'une des revendications 1 à 13, la ou les couche(s) d'adhérence (4, 10) étant en un oxyde.
15. Procédé selon la revendication 14, la ou les couche(s) d'adhérence (4, 10) étant en oxyde de silicium (SiOX) ou en oxynitrure de silicium (SiOXNy) .
16. Procédé selon l'une des revendications 30 1 à 15, la topologie initiale de la couche (5) à 25 transférer du circuit ayant une amplitude maximum inférieure à 10 }gym.
17. Procédé selon la revendication 16, la topologie initiale de la couche mince (5) à transférer du circuit ayant une amplitude maximum comprise entre 1 }gym et 5 }gym.
18. Procédé selon l'une des revendications 1 à 17, la couche mince (5) comportant des composants (3, 6).
19. Procédé selon la revendication 18, les composants étant de type circuit électronique et/ou optique, et/ou de type microsystème.
20. Procédé selon l'une des revendications 1 à 19, comportant, après au moins une étape b) de planarisation d'une des couches d'adhérence, et avant l'étape c) suivante, un polissage et/ou un conditionnement de la surface de cette couche d'adhérence, suivi d'un nettoyage de cette même surface.
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0850289A FR2926671B1 (fr) | 2008-01-17 | 2008-01-17 | Procede de traitement de defauts lors de collage de plaques |
CN2009801013415A CN101897001B (zh) | 2008-01-17 | 2009-01-16 | 制备薄层以及将薄层转移到最终衬底上的工艺 |
JP2010542633A JP2011510495A (ja) | 2008-01-17 | 2009-01-16 | ウエハーの接合中に欠陥を処理するプロセス |
PCT/EP2009/050480 WO2009090236A1 (fr) | 2008-01-17 | 2009-01-16 | Procédé de traitement de défauts pendant le collage de tranches |
US12/811,203 US8530334B2 (en) | 2008-01-17 | 2009-01-16 | Process of treating defects during the bonding of wafers |
KR1020107015758A KR101322443B1 (ko) | 2008-01-17 | 2009-01-16 | 웨이퍼들의 접합 동안에 결함들을 처리하는 공정 |
EP09702323A EP2232534A1 (fr) | 2008-01-17 | 2009-01-16 | Procédé de traitement de défauts pendant le collage de tranches |
US13/957,623 US8722515B2 (en) | 2008-01-17 | 2013-08-02 | Process of treating defects during the bonding of wafers |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0850289A FR2926671B1 (fr) | 2008-01-17 | 2008-01-17 | Procede de traitement de defauts lors de collage de plaques |
Publications (2)
Publication Number | Publication Date |
---|---|
FR2926671A1 true FR2926671A1 (fr) | 2009-07-24 |
FR2926671B1 FR2926671B1 (fr) | 2010-04-02 |
Family
ID=39705300
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR0850289A Active FR2926671B1 (fr) | 2008-01-17 | 2008-01-17 | Procede de traitement de defauts lors de collage de plaques |
Country Status (7)
Country | Link |
---|---|
US (2) | US8530334B2 (fr) |
EP (1) | EP2232534A1 (fr) |
JP (1) | JP2011510495A (fr) |
KR (1) | KR101322443B1 (fr) |
CN (1) | CN101897001B (fr) |
FR (1) | FR2926671B1 (fr) |
WO (1) | WO2009090236A1 (fr) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3028664A1 (fr) * | 2014-11-14 | 2016-05-20 | Soitec Silicon On Insulator | Procede de separation et de transfert de couches |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2926671B1 (fr) | 2008-01-17 | 2010-04-02 | Soitec Silicon On Insulator | Procede de traitement de defauts lors de collage de plaques |
KR20150108428A (ko) | 2011-04-11 | 2015-09-25 | 에베 그룹 에. 탈너 게엠베하 | 가요성의 캐리어 마운트 및 캐리어 기판을 분리하기 위한 장치 및 방법 |
US9806054B2 (en) | 2011-12-22 | 2017-10-31 | Ev Group E. Thallner Gmbh | Flexible substrate holder, device and method for detaching a first substrate |
FR2985601B1 (fr) * | 2012-01-06 | 2016-06-03 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat et structure semiconducteur |
FR2992772B1 (fr) * | 2012-06-28 | 2014-07-04 | Soitec Silicon On Insulator | Procede de realisation de structure composite avec collage de type metal/metal |
WO2014020387A1 (fr) | 2012-07-31 | 2014-02-06 | Soitec | Procédés de formation de structures semi-conductrices incluant des dispositifs de microsystème électromécanique et des circuits intégrés sur les côtés opposés de substrats, et structures ainsi que dispositifs connexes |
JP6004343B2 (ja) * | 2013-09-13 | 2016-10-05 | 日本電信電話株式会社 | 半導体装置の製造方法 |
JP6469070B2 (ja) * | 2016-12-21 | 2019-02-13 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | 第1の基板を第2の基板から剥離する方法および可撓性の基板保持装置の使用 |
CN110718453B (zh) * | 2019-11-15 | 2021-08-20 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
CN112538610A (zh) * | 2020-12-07 | 2021-03-23 | 珠海光库科技股份有限公司 | 铌酸锂单晶薄膜芯片及其制作方法 |
CN117690943B (zh) * | 2024-01-31 | 2024-06-04 | 合肥晶合集成电路股份有限公司 | 一种图像传感器的制作方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2823596A1 (fr) * | 2001-04-13 | 2002-10-18 | Commissariat Energie Atomique | Substrat ou structure demontable et procede de realisation |
WO2003097552A1 (fr) * | 2002-04-30 | 2003-11-27 | Agency For Science Technology And Research | Un procede de collage plaquette/substrat |
FR2864339A1 (fr) * | 2003-12-23 | 2005-06-24 | Commissariat Energie Atomique | Dispositif et procede d'observation d'une interface de collage |
FR2897982A1 (fr) * | 2006-02-27 | 2007-08-31 | Tracit Technologies Sa | Procede de fabrication des structures de type partiellement soi, comportant des zones reliant une couche superficielle et un substrat |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3166466B2 (ja) * | 1993-12-10 | 2001-05-14 | 三菱マテリアル株式会社 | 張り合わせ半導体基板の製造方法および半導体基板の張り合わせ欠陥検査装置 |
JPH11297972A (ja) * | 1998-04-10 | 1999-10-29 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2000223683A (ja) * | 1999-02-02 | 2000-08-11 | Canon Inc | 複合部材及びその分離方法、貼り合わせ基板及びその分離方法、移設層の移設方法、並びにsoi基板の製造方法 |
FR2874455B1 (fr) | 2004-08-19 | 2008-02-08 | Soitec Silicon On Insulator | Traitement thermique avant collage de deux plaquettes |
FR2851079B1 (fr) * | 2003-02-12 | 2005-08-26 | Soitec Silicon On Insulator | Structure semi-conductrice sur substrat a forte rugosite |
KR100544192B1 (ko) | 2003-07-09 | 2006-01-23 | 삼성전자주식회사 | 문턱값의 조정을 위한 화소 거리 검출방법 및 장치 |
FR2871291B1 (fr) * | 2004-06-02 | 2006-12-08 | Tracit Technologies | Procede de transfert de plaques |
FR2896619B1 (fr) * | 2006-01-23 | 2008-05-23 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat composite a proprietes electriques ameliorees |
JP2007227415A (ja) * | 2006-02-21 | 2007-09-06 | Shin Etsu Chem Co Ltd | 貼り合わせ基板の製造方法および貼り合わせ基板 |
FR2903808B1 (fr) | 2006-07-11 | 2008-11-28 | Soitec Silicon On Insulator | Procede de collage direct de deux substrats utilises en electronique, optique ou opto-electronique |
FR2926671B1 (fr) | 2008-01-17 | 2010-04-02 | Soitec Silicon On Insulator | Procede de traitement de defauts lors de collage de plaques |
-
2008
- 2008-01-17 FR FR0850289A patent/FR2926671B1/fr active Active
-
2009
- 2009-01-16 WO PCT/EP2009/050480 patent/WO2009090236A1/fr active Application Filing
- 2009-01-16 US US12/811,203 patent/US8530334B2/en active Active
- 2009-01-16 JP JP2010542633A patent/JP2011510495A/ja active Pending
- 2009-01-16 CN CN2009801013415A patent/CN101897001B/zh active Active
- 2009-01-16 EP EP09702323A patent/EP2232534A1/fr not_active Withdrawn
- 2009-01-16 KR KR1020107015758A patent/KR101322443B1/ko active IP Right Grant
-
2013
- 2013-08-02 US US13/957,623 patent/US8722515B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2823596A1 (fr) * | 2001-04-13 | 2002-10-18 | Commissariat Energie Atomique | Substrat ou structure demontable et procede de realisation |
WO2003097552A1 (fr) * | 2002-04-30 | 2003-11-27 | Agency For Science Technology And Research | Un procede de collage plaquette/substrat |
FR2864339A1 (fr) * | 2003-12-23 | 2005-06-24 | Commissariat Energie Atomique | Dispositif et procede d'observation d'une interface de collage |
FR2897982A1 (fr) * | 2006-02-27 | 2007-08-31 | Tracit Technologies Sa | Procede de fabrication des structures de type partiellement soi, comportant des zones reliant une couche superficielle et un substrat |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3028664A1 (fr) * | 2014-11-14 | 2016-05-20 | Soitec Silicon On Insulator | Procede de separation et de transfert de couches |
DE102015221941A1 (de) | 2014-11-14 | 2016-06-02 | Soitec | Prozess zum Übertragen von Schichten |
US9953855B2 (en) | 2014-11-14 | 2018-04-24 | Soitec | Process for transferring layers |
Also Published As
Publication number | Publication date |
---|---|
KR101322443B1 (ko) | 2013-10-25 |
US8530334B2 (en) | 2013-09-10 |
KR20100103603A (ko) | 2010-09-27 |
FR2926671B1 (fr) | 2010-04-02 |
US20130323861A1 (en) | 2013-12-05 |
US8722515B2 (en) | 2014-05-13 |
WO2009090236A1 (fr) | 2009-07-23 |
EP2232534A1 (fr) | 2010-09-29 |
CN101897001B (zh) | 2012-11-21 |
CN101897001A (zh) | 2010-11-24 |
US20100285213A1 (en) | 2010-11-11 |
JP2011510495A (ja) | 2011-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FR2926671A1 (fr) | Procede de traitement de defauts lors de collage de plaques | |
EP0977252B1 (fr) | Transfert sélectif d'éléments d'un support vers un autre support | |
EP1497857B1 (fr) | Procede de manipulation de couches semiconductrices pour leur amincissement | |
FR2935536A1 (fr) | Procede de detourage progressif | |
FR2957190A1 (fr) | Procede de realisation d'une structure multicouche avec detourage par effets thermomecaniques. | |
FR2880184A1 (fr) | Procede de detourage d'une structure obtenue par assemblage de deux plaques | |
FR2823599A1 (fr) | Substrat demomtable a tenue mecanique controlee et procede de realisation | |
FR2938202A1 (fr) | Traitement de surface pour adhesion moleculaire | |
EP1634685A2 (fr) | Puce mince en verre pour composant électronique et procédé de fabrication | |
FR2935537A1 (fr) | Procede d'initiation d'adhesion moleculaire | |
FR2957189A1 (fr) | Procede de realisation d'une structure multicouche avec detourage post meulage. | |
WO2005124826A1 (fr) | Procede de transfert de plaques | |
FR2947380A1 (fr) | Procede de collage par adhesion moleculaire. | |
FR2943177A1 (fr) | Procede de fabrication d'une structure multicouche avec report de couche circuit | |
WO2007006914A1 (fr) | Procede d'assemblage de substrats par depot d'une couche mince de collage d'oxyde ou de nitrure | |
FR2969378A1 (fr) | Structure composite tridimensionnelle comportant plusieurs couches de microcomposants en alignement | |
FR3109016A1 (fr) | Structure demontable et procede de transfert d’une couche mettant en œuvre ladite structure demontable | |
EP3593376B1 (fr) | Procédé d'auto-assemblage de composants microélectroniques | |
EP3623437B1 (fr) | Procédé de collage temporaire avec adhesif thermoplastique incorporant une couronne rigide | |
FR2842651A1 (fr) | Procede de lissage du contour d'une couche utile de materiau reportee sur un substrat support | |
EP2302666B1 (fr) | Procédé de planarisation par ultrasons d'un substrat dont une surface a été libérée par fracture d'une couche enterrée fragilisée | |
FR2964048A1 (fr) | Procédé de réalisation d'un film, par exemple monocristallin, sur un support en polymère | |
EP2676288B1 (fr) | Procede de realisation d'un support de substrat | |
EP1692716B1 (fr) | Collage moleculaire de composants microelectroniques sur un film polymere | |
FR3060199B1 (fr) | Procede de transfert de couches minces |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PLFP | Fee payment |
Year of fee payment: 9 |
|
PLFP | Fee payment |
Year of fee payment: 10 |
|
PLFP | Fee payment |
Year of fee payment: 11 |
|
PLFP | Fee payment |
Year of fee payment: 13 |
|
PLFP | Fee payment |
Year of fee payment: 14 |
|
PLFP | Fee payment |
Year of fee payment: 15 |
|
PLFP | Fee payment |
Year of fee payment: 16 |
|
PLFP | Fee payment |
Year of fee payment: 17 |