FR2734664A1 - Procede pour realiser l'integration verticale de systemes de la microelectronique - Google Patents

Procede pour realiser l'integration verticale de systemes de la microelectronique Download PDF

Info

Publication number
FR2734664A1
FR2734664A1 FR9605555A FR9605555A FR2734664A1 FR 2734664 A1 FR2734664 A1 FR 2734664A1 FR 9605555 A FR9605555 A FR 9605555A FR 9605555 A FR9605555 A FR 9605555A FR 2734664 A1 FR2734664 A1 FR 2734664A1
Authority
FR
France
Prior art keywords
substrate
metallization
substrates
layer
corrosion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9605555A
Other languages
English (en)
Other versions
FR2734664B1 (fr
Inventor
Peter Ramm
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Publication of FR2734664A1 publication Critical patent/FR2734664A1/fr
Application granted granted Critical
Publication of FR2734664B1 publication Critical patent/FR2734664B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/94—Laser ablative material removal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Ce procédé consiste à préparer un substrat comportant dans une première surface principale plusieurs couches (3) de structures de circuits, ouvrir des trous d'interconnexion (7) dans cette surface du substrat, préparer un second substrat comportant au moins une couche (10) de structures de circuits et une métallisation (11), réunir les deux substrats pour former une pile de substrats (14), amincir cette pile du côté du premier substrat jusqu'à ce que les trous (7) soient ouverts de ce côté, approfondir les trous jusqu'à la métallisation (11) et établir une liaison électriquement conductrice entre les métallisations (5, 11) par l'intermédiaire des trous (7). Application notamment à la fabrication de circuits intégrés tridimensionnels.

Description

L'invention concerne un procédé pour réaliser
l'intégration verticale de systèmes de la microélectro-
nique. Des liaisons verticales permettent la fabrication de
circuits intégrés tridimensionnels. Les avantages d'un sys-
tème intégré tridimensionnel de la microélectronique rési- dent notamment dans les densités d'intégration et de vitesses de commutation que l'on peut obtenir avec les mêmes règles de conception et qui sont supérieures à celles de systèmes bidimensionnels (technologie planar). Ceci est conditionné d'une part par des voies conductrices plus courtes entre les différents composants ou circuits, et d'autre part par la possibilité du traitement en parallèle de l'information. L'augmentation de la capacité potentielle du système est optimale pour la réalisation de la technique
de liaison avec des contacts verticaux pouvant être sélec-
tionnés librement localement et en permettant une capacité
d'intégration maximale.
Pour la fabrication de montages tridimensionnels comportant des contacts verticaux pouvant être librement
sélectionnés, on connaît les procédés indiqués ci-après.
Y. Akasaka, Proc. IEEE 74 (1986) 1703 propose de
déposer du silicium polycristallin sur une couche de compo-
sants, traitée à l'état terminé et de le faire recristalli-
ser de manière à pouvoir fabriquer d'autres composants dans la couche recristallisée. Des inconvénients de ce procédé sont l'altération, qui réduit le rendement, des composants dans le plan inférieur, altération qui est due à une
contrainte thermique élevée lors du processus de recristal-
lisation, ainsi que le traitement nécessairement en série de l'ensemble du système. Ce dernier point conditionne d'une part de longs temps de cycle correspondants lors de la fabrication et d'autre part entraîne une réduction du rendement par sommation des pannes conditionnées par le traitement. Ceci augmente les coûts de fabrication d'une
manière considérable par rapport à un traitement des diffé-
rents plans séparément les uns des autres dans différents substrats. D'après Y. Hayashi et consorts, Proc. 8th Int. Workshop on Future Electron Devices, 1990, page 85, il est connu de réaliser tout d'abord les différents plans de com-
posants séparément les uns des autres dans différents subs-
trats. Ensuite, on amincit les substrats à des épaisseurs de quelques microns et on leur applique des contacts de
face avant et de face arrière et on les réunit verticale-
ment au moyen d'un procédé de liaison. Cependant, pour la préparation des contacts des faces avant et arrière, il est nécessaire d'utiliser des procédés particuliers, qui ne
sont pas prévus dans la fabrication standard des semicon-
ducteurs (CMOS), à savoir le traitement MOS - matériaux incompatibles (par exemple l'or) et structuration de la
face arrière du substrat.
Lors de la réunion de deux substrats traités à l'état terminé de composants, il est nécessaire de réaliser un ajustement précis des deux substrats au moyen de marques d'ajustement avant leur réunion. S'il fallait éviter une structuration des faces arrière, on appliquait jusqu'alors les marques d'ajustement dans la zone de la face avant des substrats et l'ajustement s'effectuait selon le procédé de transmission à infrarouge (procédé connu par exemple
conformément au procédé de liaison dit "Flip-Chip-Bond").
La succession de couches du substrat supérieur, qui est présente à l'instant de la réunion, exclut un ajustement optique par transmission des plans des composants les uns
par rapport aux autres dans la plage spectrale visible.
L'utilisation du procédé de transmission à infra-
rouge requiert cependant un équipement spécial inhabituel
dans la fabrication des semiconducteurs, notamment un appa-
reil de liaison comportant un système intégré d'ajustement de l'infrarouge transmis. Les substrats devant être ajustés doivent en outre posséder exclusivement des surfaces polies (substrat de traitement et substrat inférieur de support de
composants) étant donné que, sinon, le rayonnement infra-
rouge est dispersé de façon diffuse au niveau des inter-
faces et que par conséquent les images des marques d'ajustement ne peuvent pas être formées. Même dans le cas
de l'utilisation de surfaces polies, en raison de la lon-
gueur d'onde supérieure de rayonnement infrarouge par rap-
port à la lumière visible, la pression d'ajustement est inférieure approximativement d'un facteur deux, à l'ajustement dans la plage spectrale visible de sorte que la densité d'intégration de la liaison verticale n'est égale seulement qu'à environ 25 % de la valeur pouvant être obtenue avec la lumière visible. En outre, la structure complexe en couches d'un circuit intégré comportant une multiplicité d'interfaces et les réflexions, qui y sont
liées, conduit à une réduction supplémentaire de la préci-
sion d'ajustement lors du procédé en transmission. En outre outre, ce procédé entraîne une limitation de la liberté de conception et de la sélection du substrat étant donné qu'une bonne transmission du rayonnement est nécessaire
dans les zones des marques d'ajustement.
Enfin d'après la demande de brevet japonais JP
63-213943, on connaît un procédé pour réaliser l'intégra-
tion verticale de systèmes de la microélectronique, selon lequel le traitement de deux plans de composants s'effectue
dans des substrats différents (substrat supérieur et subs-
trat inférieur). Dans ce procédé, on aménage tout d'abord, dans le substrat supérieur des trous d'interconnexion, qui traversent toutes les couches de structure de circuit de ce substrat. On relie ensuite la face avant de ce substrat supérieur à un substrat auxiliaire, on l'amincit au niveau de sa face arrière et on l'applique sur la face avant du substrat inférieur. On retire le substrat auxiliaire et on
ouvre les trous d'interconnexion présents jusqu'à la métal-
lisation du substrat inférieur. On remplit les trous d'interconnexion et on établit la liaison avec le plan de métallisation du substrat supérieur au moyen de trous de contact. Cependant, l'amincissement du substrat supérieur
avant la réunion au substrat inférieur requiert une tech-
nique spéciale de traitement pour le substrat supérieur. La technique de traitement consiste à appliquer et retirer
ultérieurement un substrat auxiliaire (substrat de traite-
ment). Ces étapes supplémentaires de fabrication augmentent les coûts de fabrication. Le retrait ultérieur du substrat auxiliaire après amincissement du substrat supérieur réduit en outre le rendement de fabrication des composants, étant
donné que des couches des composants peuvent être endomma-
gées. Une autre caractéristique du procédé réside dans le fait qu'après la réunion des substrats pour former une
pile de composants, il est nécessaire d'effectuer la struc-
turation de la métallisation de liaison, qui a été produite par dépôt d'un matériau métallique sur la surface du plan supérieur des composants. Les étapes de lithographie,
nécessaires à cet effet, présentent notamment les inconvé-
nients suivants: des exigences élevées en ce qui concerne la technique d'application de laque et d'exposition sur la base du fait que le matériau du substrat ne correspond pas à la norme (pile de substrats amincis et collés), ainsi que la réduction du rendement lors de la lithographie pour la structuration métallique en raison de la topographie élevée existante après mise en oeuvre de la technique de formation des trous d'interconnexion en raison d'hétérogénéités de l'épaisseur de la laque et de problèmes de réticulation de la laque conduisaient jusqu'alors à des décollements de la laque. Les inconvénients des procédés indiqués résident également notamment dans des durées de cycle élevées des substrats lors de la fabrication, à des coûts élevés de fabrication, à une réduction du rendement ou à la nécessité
d'utiliser des processus particuliers, qui sont incompa-
tibles avec la fabrication standard de semiconducteurs.
C'est pourquoi l'invention a pour but de réaliser un procédé pour réaliser l'intégration verticale avec des contacts verticaux pouvant être librement sélectionnés, et
qui peut être mise en oeuvre avec des technologies de semi-
conducteurs standards compatibles CMOS et qui possède un
rendement élevé.
Ce problème est résolu conformément à l'invention à l'aide d'un procédé pour réaliser l'intégration verticale de systèmes de la microélectronique, caractérisé en ce qu'il comporte les étapes opératoires suivantes consistant à: - préparer un premier substrat, qui contient, au niveau
d'une première surface principale, une ou plusieurs pre-
mières couches comportant des structures de circuits et au moins un premier plan de métallisation comportant une métallisation; - ouvrir des trous d'interconnexion, lors d'une première étape, dans la zone de la première surface principale du premier substrat, les trous d'interconnexion traversant toutes les premières couches pourvues des structures de circuits; - préparation d'un second substrat, qui contient, dans la seconde surface principale, au moins une seconde couche comportant des structures de circuits et au moins un
second plan de métallisation comportant une métallisa-
tion; - réunir le premier substrat au second substrat, le côté de la première face principale du premier substrat et le côté de la seconde face principale du second substrat étant réunis d'une manière ajustée pour former une pile de substrats; - amincissement de la pile de substrats du côté du premier substrat jusqu'à ce que les trous d'interconnexion soient ouverts de ce côté; - approfondissement des trous d'interconnexion présents, lors d'une seconde étape, jusqu'à la métallisation du second plan de métallisation du second substrat; - établir une liaison électriquement conductrice entre la métallisation du premier plan de métallisation et la métallisation du second plan de métallisation par
l'intermédiaire des trous d'interconnexion.
Selon une autre caractéristique de l'invention, l'ouverture des trous d'interconnexion lors de la première
étape s'effectue de telle sorte qu'ils traversent la métal-
lisation. Selon une autre caractéristique de l'invention, la réunion ajustée des premier et second substrats s'effectue à l'aide d'un système optique à fente dans la
plage spectrale visible sur la base de marques d'ajuste-
ment, que le premier substrat comporte dans la zone de la
première surface principale et que le second substrat com-
porte dans la zone de sa seconde surface principale.
Selon une autre caractéristique de l'invention, l'ouverture des trous d'interconnexion est exécutée par corrosion. Selon une autre caractéristique de l'invention, on ouvre les trous d'interconnexion, lors de la première
étape, tout d'abord en mettant en oeuvre un procédé de cor-
rosion anisotrope, à travers toutes les première couches comportant des structures de circuits, puis au moyen d'un procédé de corrosion pour la formation de sillons jusqu'à une profondeur d'environ 10 pm au-dessous des premières couches, une couche d'oxyde ensevelie pouvant être utilisée
comme système d'arrêt de la corrosion.
Selon une autre caractéristique de l'invention,
l'amincissement de la pile de substrats s'effectue par cor-
rosion et/ou meulage.
Selon une autre caractéristique de l'invention, dans le cas de l'utilisation d'un substrat en un matériau
dit "SOI" comme premier substrat, l'amincissement s'effec-
tue par corrosion jusqu'au niveau de la couche d'oxyde ensevelie du substrat SOI, utilisée en tant que couche d'arrêt de la corrosion, puis élimination de cette couche d'oxyde, le matériau du substrat servant de couche d'arrêt
de la corrosion.
Selon une autre caractéristique de l'invention, la réunion de substrats s'effectue au moyen d'une couche
adhésive transparente, que l'on dépose sur la seconde sur-
face principale du second substrat.
Selon une autre caractéristique de l'invention,
on utilise une couche adhésive de passivation et/ou de pla-
narisation. Selon une autre caractéristique de l'invention, la réunion de substrats s'effectue au moyen d'une liaison
directe (procédé de liaison directe).
Selon une autre caractéristique de l'invention,
avant la réunion des substrats, on forme une couche de pla-
narisation et/ou une couche planarisée.
Selon une autre caractéristique de l'invention, l'approfondissement des trous d'interconnexion présents
lors de la seconde étape s'effectue au moyen d'une corro-
sion anisotrope, le matériau du premier substrat étant uti-
lise comme masque dur.
Conformément au procédé selon l'invention, les
différentes couches de composants dans les différents subs-
trats sont raitées indépendamment les unes des autres et sont réunies ensuite. Tout d'abord, on aménage des trous d'interconnexion dans la face avant du substrat traité à l'état terminé (premier substrat; désigné ci-après comme étant substrat supérieur) comportant une ou plusieurs
couches de composants et un ou plusieurs plans de métalli-
sation, les couches de composants devant être situées, dans la structure de circuits intégrés terminée, au-dessus des couches de composants d'un autre substrat (second substrat;
désigné ci-après comme étant le substrat inférieur).
De préférence, on peut utiliser à cet effet une couche de masquage, qui assume de préférence une fonction de planarisation ou est planarisée. On ouvre les trous
d'interconnexion à l'emplacement (par exemple par corro-
sion) auquel doit être produit ultérieurement un contact métallique entre des couches de métallisation du substrat supérieur et du substrat inférieur, et traverse toutes les couches de composants et toutes les plans de métallisation, qui sont présents dans le substrat supérieur. Les trous d'interconnexion, qui traversent de préférence la couche de métallisation avec laquelle un contact doit être établi, se termine de préférence à quelques microns au-dessous des couches de composants du substrat supérieur, et, dans le cas de l'utilisation d'un substrat SOI, de préférence au
niveau de la couche d'oxyde ensevelie.
Ensuite, on relie un autre substrat traité à l'état terminé et comportant une ou plusieurs couches de composants et un ou plusieurs plans de métallisation, le substrat inférieur, au substrat supérieur. A cet effet, de préférence, on applique une couche adhésive transparente sur la surface avant du substrat inférieur, c'est-à-dire la surface de la couche supérieure de composants du substrat inférieur. La couche adhésive peut assumer simultanément une fonction de passivation et/ou de planarisation. Sinon,
on peut se passer de la couche adhésive et on forme de pré-
férence une couche de planarisation ou une couche planari-
sée et, après une activation correspondante de la surface,
on peut établir, après une activation de surface correspon-
dante, une liaison directe avec la surface de la couche supérieure de composants du substrat supérieur. (Procédé de liaison directe dit "Direct-Bonding"). Ensuite, on ajuste le substrat supérieur et le substrat inférieur l'un sur l'autre et on relie la face avant du substrat supérieur à la face avant du substrat inférieur. L'ajustement peut être réalisé à l'aide d'un système optique à fente sur la base
de marques d'ajustement, dans la plaque spectrale visible.
Les marques d'ajustement peuvent être contenues dans le substrat supérieur et dans le substrat inférieur, et ce respectivement dans le plan le plus élevé de métallisation ou peuvent être formées dans le substrat supérieur de la même manière que des trous d'interconnexion, c'est-à-dire de préférence par corrosion de structures d'ajustement à
partir de la face avant du substrat supérieur.
Ensuite, on amincit le substrat supérieur relié au substrat inférieur, à partir de sa face arrière jusqu'à proximité des trous d'interconnexion. L'amincissement peut s'effectuer par exemple par corrosion par voie chimique
humide ou sèche et/ou par meulage mécanique et/ou chimico-
mécanique. Dans le cas de l'utilisation d'un substrat SOI
en tant que substrat supérieur, on peut utiliser le sili-
cium SOI en tant que système d'arrêt de la corrosion.
On approfondit les trous d'interconnexion alors ouverts, à travers les autres couches (par exemple la couche adhésive et la couche de passivation du substrat inférieur) jusqu'à la couche de métallisation d'un plan de
métallisation du substrat inférieur (par exemple par corro-
sion). Aucune étape de lithographie n'est nécessaire étant donné que le substrat supérieur structuré avec des trous d'interconnexion est utilisé comme masquage (ce qu'on
appelle un masque dur).
Enfin, par l'intermédiaire de ces trous d'inter-
connexion, on établit le contact électrique entre la métal-
lisation d'un plan de métallisation du substrat supérieur
et de la métallisation d'un plan de métallisation du subs-
trat inférieur.
A cet effet, on dépose sur la pile de substrats, de préférence un matériau métallique, qui recouvre les
trous d'interconnexion traversant la métallisation du subs-
trat supérieur, jusqu'à la métallisation du substrat infé-
rieur, et on l'élimine ensuite à l'aide d'un processus de
corrosion anisotrope ou d'un processus de meulage chimico-
mécanique sur la surface du substrat de sorte que le maté-
riau subsiste uniquement dans les trous d'interconnexion (ce qu'on appelle la technique dite "plug" c'est-à-dire à broches). Grâce à ces broches métalliques, on réalise
l'intégration verticale des couches de composants du subs-
trat supérieur ou du substrat inférieur. Pour terminer, on peut passiver la face avant de la pile de composants en
déposant une couche diélectrique.
Cette forme de réalisation permet d'exécuter le procédé selon l'invention sans étapes lithographiques sur la pile de substrats assemblée. Ceci simplifie le procédé
et augmente de façon supplémentaire son rendement.
L'intégration verticale avec un autre plan des composants peut être réalisée conformément au procédé décrit par le fait qu'on traite la pile préexistante de substrats à la manière d'un substrat inférieur pourvu des
broches métalliques, en tant que métallisation inférieure.
La liaison verticale entre deux plans de composants ou plus est fixée par la conception des plans correspondants de métallisation.
Sur la base du traitement séparé de couches indi-
viduelles de composants dans des substrats différents (traitement parallèle) on obtient, à l'aide du procédé selon l'invention, une réduction nette des temps de cycle
lors de la fabrication de la structure verticale de cir-
cuits, ainsi qu'une réduction des coûts de fabrication.
Dans le cas du procédé selon l'invention, on uti-
lise avantageusement uniquement des technologies compa-
tibles CMOS, étant donné que l'on peut se passer notamment
d'une structuration de la face arrière des substrats.
La fabrication des trous d'interconnexion égale-
ment au niveau du substrat individuel (c'est-à-dire sur le
plan de la pastille) permet d'introduire cette étape opéra-
toire lors du traitement du substrat individuel (traitement parallèle). Le fait de se passer de substrats auxiliaires
et d'éviter toute étape lithographique sur des piles réu-
nies de composants conduit avantageusement à une réduction
des durées de cycle et à une augmentation du rendement.
Un autre avantage du procédé réside dans le fait que pour l'ajustement des différentes couches de composants en position superposée on peut utiliser un système optique à fente dans la plage spectrale visible. C'est pourquoi, contrairement à des procédés fonctionnant en transmission, ni la suite de couches au-dessous des marques d'ajustement
dans le substrat supérieur, ni la suite de couches au-
dessus des marques d'ajustement dans le substrat inférieur n'ont besoin d'être transparentes. On peut obtenir par conséquent une précision supérieure d'ajustement et par conséquent une densité supérieure d'intégration par rapport à des procédés à transmission de rayonnement infrarouge. Le dépôt de marques d'ajustement peut s'effectuer déjà lors du
traitement des différents substrats dans la couche respec-
tivement la plus élevée de composants de chaque substrat et
ne requiert la mise en oeuvre d'aucune technique supplémen-
taire.
D'autres caractéristiques et avantages de la pré-
sente invention ressortiront de la description donnée ci-
après prise en référence aux dessins annexés, sur les-
quels: - la figure 1 représente à titre d'exemple le déroulement du procédé selon l'invention sur la base des
structures d'un substrat supérieur et d'un substrat infé-
rieur conformément à différentes étapes opératoires, la figure 1 comprenant les figures la à lh, parmi lesquelles - la figure la représente un substrat supérieur avec un plan de composants, une métallisation en trois couches et une surface passivée; - la figure lb représente le substrat supérieur après - dépôt d'un oxyde plasmatique, - dépôt d'un masque de laque, - application d'une technique photosensible pour les trous d'interconnexion, et
- corrosion anisotrope des trous d'interconne-
xion; - la figure lc représente le substrat après - élimination de la laque,
- formation des trous d'interconnexion par corro-
sion de sillons jusque dans le silicium; - la figure ld représente la réunion du substrat supérieur et du substrat inférieur après
- passivation de la surface du substrat infé-
rieur, et - dépôt d'une couche d'adhésif sur le substrat inférieur; - la figure le représente le substrat supérieur et le substrat inférieur (la pile de substrats) après - assemblage ajusté (collage), et - amincissement sur le côté du substrat supérieur jusqu'aux trous d'interconnexion; - la figure if représente la pile de substrats après approfondissement des trous d'interconnexion jusqu'à une métallisation du substrat inférieur; la figure lg représente la pile de substrats après - dépôt d'une couche formant barrière et couche adhésive, et - dépôt ultérieur d'un matériau métallique; et - la figure lh représente la pile de substrats après meulage de la surface de la pile, et
- dépôt d'une couche de protection.
Dans cet exemple, le substrat supérieur 1 est une pastille massive de silicium (2: silicium) comportant des circuits MOS traités à l'état terminé situés dans le plan 3 de la microplaquette et une métallisation en trois couches, passivée avec une couche de protection 4 formée d'un oxyde/d'un nitrure, comme cela est représenté sur la figure
la. La métallisation 5 du plan le plus élevé de métallisa-
tion est par exemple un alliage d'aluminium. Des couches d'oxyde non dopé et des couches d'oxyde dopé sont situées au-dessous du plan de métallisation. Comme masquage pour une corrosion ultérieure à sec, on dépose tout d'abord une couche utilisée comme masque dur, par exemple de l'oxyde
plasmatique 6, et on met en oeuvre une technique photosen-
sible pour former les trous d'interconnexion 7. A l'aide d'un masque de laque 18, on corrode de façon anisotrope l'oxyde plasmatique 6, la couche de protection 4 en oxyde/nitrure, la métallisation 5 ainsi que les couches d'oxyde sous-jacentes du plan 3 de la microplaquette. Le résultat est représenté sur la figure lb. Après élimination de la laque, dans le procédé dit de corrosion de sillons, on réalise une corrosion d'une profondeur de 10 pm dans le silicium 2 (voir figure lc). Dans le cas de l'utilisation d'un matériau dit SOI en tant que substrat supérieur 1, on
effectue une corrosion jusqu'à la surface de l'oxyde ense-
veli (SiO2 en tant que dispositif d'arrêt de la corrosion).
Sur la pastille inférieure 8 (9: silicium) com-
portant des circuits MOS traités à l'état terminé dans le plan de la microplaquette: fond 10, métallisation en trois couches (métallisation 11) et couche de passivation 12, on dépose par centrifugation une couche de polyimide 13 en tant que colle entre microplaquettes de manière à aplanir la topographie de surface. Ensuite intervient le collage du substrat supérieur 1 et du substrat inférieur 8 (couche de polyimide 13 sur oxyde plasmatique 6) dans un appareil de liaison de pastilles comportant un système d'ajustement à système optique à fente, du type utilisé de façon standard pour l'opération de liaison dite Flip- Chip-Bond (voir
figure ld).
Une fois réalisé le collage, ajusté optiquement, du substrat supérieur 1 et du substrat inférieur 2, on amincit par voie mécanique, par voie chimique humide et par
voie chimico-mécanique, la pile de substrats 14 alors pré-
sente, jusqu'à ce que les trous d'interconnexion 7 soient ouverts (voir figure le). Dans le cas de l'utilisation d'un matériau SOI à la place du silicium massif 2, on effectue tout d'abord une corrosion jusqu'à la surface de l'oxyde enseveli (dispositif d'arrêt de la corrosion: SiO2) et on élimine ensuite la couche d'oxyde (dispositif d'arrêt de la corrosion: silicium). Après amincissement, on peut traiter la pile de substrats 14 comme une pastille standard. On forme de façon anisotrope, par corrosion, les trous d'interconnexion dans la couche de polyimide 13 et dans la
couche de protection 12 au-dessus du métal 11 de la métal-
lisation inférieure, en utilisant le silicium 2 comme masque dur. Comme dispositif d'arrêt de la corrosion, on utilise la métallisation 11. Le résultat est représenté sur
la figure lf.
Pour réaliser la liaison électrique entre la métallisation supérieure 5 et la métallisation inférieure
11, on dépose tout d'abord une couche de nitrure de sili-
cium 15 en tant que couche adhésive et formant barrière
pour la formation ultérieure de la métallisation en tungs-
tène 16 (par dépôt de W).
A l'aide du meulage chimico-mécanique exécuté avec un appareil CMP, on élimine la couche de nitrure de tungstène/titane 15, 16 de la surface de silicium 2 de sorte que les "broches" (ou "bouchons") (ce qu'on appelle en anglais des "plugs") isolés restants de nitrure de tungstène/titane, établissent la liaison verticale entre les composants supérieur et inférieur. Enfin, pour passiver la pile de composants, on dépose une couche de protection
17 formée d'un oxyde/d'un nitrure (figure lh).

Claims (13)

REVENDICATIONS
1. Procédé pour réaliser l'intégration verticale de systèmes de la microélectronique, caractérisé en ce qu'il comporte les étapes opératoires suivantes consistant à: - préparer un premier substrat (1), qui contient, au
niveau d'une première surface principale, une ou plu-
sieurs premières couches (3) comportant des structures de circuits et au moins un premier plan de métallisation comportant une métallisation (5);
- ouvrir des trous d'interconnexion (7), lors d'une pre-
mière étape, dans la zone de la première surface princi-
pale du premier substrat, les trous d'interconnexion traversant toutes les premières couches pourvues des structures de circuits; - préparation d'un second substrat (8), qui contient, dans la seconde surface principale, au moins une seconde couche (10) comportant des structures de circuits et au moins un second plan de métallisation comportant une métallisation (11); réunir le premier substrat (1) au second substrat (8),
le côté de la première face principale du premier subs-
trat et le côté de la seconde face principale du second substrat étant réunis d'une manière ajustée pour former une pile de substrats (14); amincissement de la pile de substrats (14) du côté du
premier substrat (1) jusqu'à ce que les trous d'inter-
connexion (7) soient ouverts de ce côté; - approfondissement des trous d'interconnexion présents (7), lors d'une seconde étape, jusqu'à la métallisation (11) du second plan de métallisation du second substrat (8); - établir une liaison électriquement conductrice entre la métallisation (5) du premier plan de métallisation et la métallisation (11) du second plan de métallisation par
l'intermédiaire des trous d'interconnexion (7).
2. Procédé selon la revendication 1, caractérisé en ce que l'ouverture des trous d'interconnexion (7) lors
de la première étape s'effectue de telle sorte qu'ils tra-
versent la métallisation (5).
3. Procédé selon l'une des revendications 1 ou 2,
caractérisé en ce que la réunion ajustée des premier et second substrats s'effectue à l'aide d'un système optique à fente dans la plage spectrale visible sur la base de marques d'ajustement, que le premier substrat (1) comporte dans la zone de la première surface principale et que le second substrat (8) comporte dans la zone de sa seconde
surface principale.
4. Procédé selon l'une quelconque des revendica-
tions 1 à 3, caractérisé en ce que l'ouverture des trous
d'interconnexion est exécutée par corrosion.
5. Procédé selon la revendication 4, caractérisé en ce qu'on ouvre les trous d'interconnexion, lors de la
première étape, tout d'abord en mettant en oeuvre un pro-
cédé de corrosion anisotrope, à travers toutes les première couches comportant des structures de circuits, puis au moyen d'un procédé de corrosion pour la formation de sillons jusqu'à une profondeur d'environ 10 pm au-dessous des premières couches, une couche d'oxyde ensevelie pouvant
être utilisée comme système d'arrêt de la corrosion.
6. Procédé selon l'une quelconque des revendica-
tions 1 à 5, caractérisé en ce que l'amincissement de la
pile de substrats (14) s'effectue par corrosion et/ou meu-
lage.
7. Procédé selon la revendication 6, caractérisé en ce que dans le cas de l'utilisation d'un substrat SOI comme premier substrat (1), l'amincissement s'effectue par corrosion jusqu'au niveau de la couche d'oxyde ensevelie du substrat SOI, utilisée en tant que couche d'arrêt de la corrosion, puis élimination de cette couche d'oxyde, le
matériau du substrat servant de couche d'arrêt de la corro-
sion.
8. Procédé selon l'une quelconque des revendica-
tions 1 à 7, caractérisé en ce que la réunion de substrats s'effectue au moyen d'une couche adhésive transparente, que l'on dépose sur la seconde surface principale du second substrat.
9. Procédé selon la revendication 8, caractérisé en ce qu'on utilise une couche adhésive de passivation
et/ou de planarisation.
10. Procédé selon l'une quelconque des revendica-
tions 1 à 7, caractérisé en ce que la réunion de substrats
s'effectue au moyen d'une liaison directe (procédé de liai-
son directe).
11. Procédé selon la revendication 10, caracté-
risé en ce qu'avant la réunion des substrats, on forme une
couche de planarisation et/ou une couche planarisée.
12. Procédé selon l'une quelconque des revendica-
tions 1 à 11, caractérisé en ce que l'approfondissement des trous d'interconnexion présents (7) lors de la seconde étape s'effectue au moyen d'une corrosion anisotrope, le matériau du premier substrat (1) étant utilisé comme masque dur.
13. Procédé selon l'une quelconque des revendica-
tions 2 à 12, caractérisé en ce que l'établissement d'une liaison électriquement conductrice entre les premier et
second plans de métallisation comprend les étapes opéra-
toires suivantes: - dépôt d'une couche adhésive et formant barrière dans les trous d'interconnexion (7); - dépôt d'un matériau métallique dans les matériaux d'interconnexion; - meulage chimico-mécanique de la couche adhésive formant
barrière et du matériau métallique à partir de la sur-
face de la pile de substrats (14).
FR9605555A 1995-05-05 1996-05-03 Procede pour realiser l'integration verticale de systemes de la microelectronique Expired - Lifetime FR2734664B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19516487A DE19516487C1 (de) 1995-05-05 1995-05-05 Verfahren zur vertikalen Integration mikroelektronischer Systeme

Publications (2)

Publication Number Publication Date
FR2734664A1 true FR2734664A1 (fr) 1996-11-29
FR2734664B1 FR2734664B1 (fr) 1998-08-28

Family

ID=7761140

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9605555A Expired - Lifetime FR2734664B1 (fr) 1995-05-05 1996-05-03 Procede pour realiser l'integration verticale de systemes de la microelectronique

Country Status (6)

Country Link
US (1) US5851894A (fr)
JP (1) JP3999828B2 (fr)
KR (1) KR960043162A (fr)
DE (1) DE19516487C1 (fr)
FR (1) FR2734664B1 (fr)
GB (1) GB2300518B (fr)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809421B1 (en) 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
US6551857B2 (en) 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
JPH11191575A (ja) * 1997-12-25 1999-07-13 Shinkawa Ltd フリップチップボンディング用部品、フリップチップボンディング確認用部品及びフリップチップボンディング方法
US6365488B1 (en) * 1998-03-05 2002-04-02 Industrial Technology Research Institute Method of manufacturing SOI wafer with buried layer
DE19813239C1 (de) * 1998-03-26 1999-12-23 Fraunhofer Ges Forschung Verdrahtungsverfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur und vertikale integrierte Schaltungsstruktur
US5986344A (en) 1998-04-14 1999-11-16 Advanced Micro Devices, Inc. Anti-reflective coating layer for semiconductor device
DE19818968C2 (de) * 1998-04-28 2000-11-30 Fraunhofer Ges Forschung Verfahren zur Herstellung eines Transponders, Verfahren zur Herstellung einer Chipkarte, die einen Transponder aufweist, sowie nach dem erfindungsgemäßen Verfahren hergestellter Transponder und nach dem erfindungsgemäßen Verfahren hergestellte Chipkarte
DE19853703A1 (de) * 1998-11-20 2000-05-25 Giesecke & Devrient Gmbh Verfahren zur Herstellung eines beidseitig prozessierten integrierten Schaltkreises
DE19856573C1 (de) * 1998-12-08 2000-05-18 Fraunhofer Ges Forschung Verfahren zur vertikalen Integration von aktiven Schaltungsebenen und unter Verwendung desselben erzeugte vertikale integrierte Schaltung
DE19946715C1 (de) * 1999-09-29 2001-05-03 Infineon Technologies Ag Verfahren zur dreidimensionalen Integration mikroelektronischer Systeme
US6500694B1 (en) * 2000-03-22 2002-12-31 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6984571B1 (en) 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6902987B1 (en) * 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US6935023B2 (en) 2000-03-08 2005-08-30 Hewlett-Packard Development Company, L.P. Method of forming electrical connection for fluid ejection device
US6563133B1 (en) 2000-08-09 2003-05-13 Ziptronix, Inc. Method of epitaxial-like wafer bonding at low temperature and bonded structure
EP1195808B1 (fr) * 2000-10-04 2007-08-15 Infineon Technologies AG Méthode de fabrication d'une couche mince de dispositifs semi-conducteurs autoportée et de réalisation d'un circuit intégré à trois dimensions
US6716737B2 (en) 2002-07-29 2004-04-06 Hewlett-Packard Development Company, L.P. Method of forming a through-substrate interconnect
US6902872B2 (en) 2002-07-29 2005-06-07 Hewlett-Packard Development Company, L.P. Method of forming a through-substrate interconnect
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
US6867073B1 (en) * 2003-10-21 2005-03-15 Ziptronix, Inc. Single mask via method and device
JP2005150686A (ja) * 2003-10-22 2005-06-09 Sharp Corp 半導体装置およびその製造方法
US7453150B1 (en) * 2004-04-01 2008-11-18 Rensselaer Polytechnic Institute Three-dimensional face-to-face integration assembly
US7390740B2 (en) * 2004-09-02 2008-06-24 Micron Technology, Inc. Sloped vias in a substrate, spring-like contacts, and methods of making
US10374120B2 (en) * 2005-02-18 2019-08-06 Koninklijke Philips N.V. High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials
WO2006116030A2 (fr) * 2005-04-21 2006-11-02 Aonex Technologies, Inc. Substrat lie intermediaire et procede de fabrication de ce substrat
DE102005022017B3 (de) 2005-05-12 2006-10-26 Infineon Technologies Ag Verfahren zur Herstellung von Chip-Stapeln sowie zugehörige Chip-Stapel
US7977227B2 (en) * 2005-08-15 2011-07-12 Macronix International Co., Ltd. Method of manufacturing a non-volatile memory device
TWI427646B (zh) * 2006-04-14 2014-02-21 Bourns Inc 具表面可裝設配置之傳導聚合物電子裝置及其製造方法
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US7829438B2 (en) 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7732301B1 (en) 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
WO2009017758A2 (fr) 2007-07-27 2009-02-05 Tessera, Inc. Conditionnement d'empilement de tranche reconstitué avec extensions de pastille appliquées a posteriori
US8193092B2 (en) * 2007-07-31 2012-06-05 Micron Technology, Inc. Semiconductor devices including a through-substrate conductive member with an exposed end and methods of manufacturing such semiconductor devices
CN101861646B (zh) 2007-08-03 2015-03-18 泰塞拉公司 利用再生晶圆的堆叠封装
US8043895B2 (en) 2007-08-09 2011-10-25 Tessera, Inc. Method of fabricating stacked assembly including plurality of stacked microelectronic elements
WO2009154761A1 (fr) 2008-06-16 2009-12-23 Tessera Research Llc Empilement de boîtiers qui sont aux dimensions d'un microcircuit constituant une plaquette, et qui sont pourvus de contacts de chant
DE102009030958B4 (de) * 2008-07-23 2014-01-23 Infineon Technologies Ag Halbleiteranordnung mit einem Verbindungselement und Verfahren zur Herstellung einer solchen
US8158515B2 (en) * 2009-02-03 2012-04-17 International Business Machines Corporation Method of making 3D integrated circuits
EP2406821A2 (fr) 2009-03-13 2012-01-18 Tessera, Inc. Ensembles microélectroniques empilés comportant des trous d'interconnexion s'étendant à travers des plots de connexion
JP5985136B2 (ja) 2009-03-19 2016-09-06 ソニー株式会社 半導体装置とその製造方法、及び電子機器
US8685793B2 (en) 2010-09-16 2014-04-01 Tessera, Inc. Chip assembly having via interconnects joined by plating
US8686565B2 (en) 2010-09-16 2014-04-01 Tessera, Inc. Stacked chip assembly having vertical vias
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
JP5957840B2 (ja) 2011-10-04 2016-07-27 ソニー株式会社 半導体装置の製造方法
FR2990298A1 (fr) * 2012-05-04 2013-11-08 St Microelectronics Sa Empilement de structures semi-conductrices et procede de fabrication correspondant
JP6302644B2 (ja) * 2013-11-11 2018-03-28 株式会社ディスコ ウェーハの加工方法
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4842699A (en) * 1988-05-10 1989-06-27 Avantek, Inc. Method of selective via-hole and heat sink plating using a metal mask
EP0498109A1 (fr) * 1991-02-05 1992-08-12 Mitsubishi Denki Kabushiki Kaisha Procédé pour la fabrication d'un dispositif à semiconducteur ayant une perforation de contact
EP0635885A1 (fr) * 1993-07-22 1995-01-25 Hughes Aircraft Company Ensemble de circuit intégré à haute densité et procédé pour sa fabrication
DE4433833A1 (de) * 1994-09-22 1996-03-28 Fraunhofer Ges Forschung Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung unter Erreichung hoher Systemausbeuten
DE4433845A1 (de) * 1994-09-22 1996-03-28 Fraunhofer Ges Forschung Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6130059A (ja) * 1984-07-20 1986-02-12 Nec Corp 半導体装置の製造方法
JPH0612799B2 (ja) * 1986-03-03 1994-02-16 三菱電機株式会社 積層型半導体装置およびその製造方法
JPH063837B2 (ja) * 1987-03-03 1994-01-12 シャープ株式会社 三次元半導体集積回路の製造方法
US4784970A (en) * 1987-11-18 1988-11-15 Grumman Aerospace Corporation Process for making a double wafer moated signal processor
JPH0215652A (ja) * 1988-07-01 1990-01-19 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5185292A (en) * 1989-07-20 1993-02-09 Harris Corporation Process for forming extremely thin edge-connectable integrated circuit structure
DE69121041T2 (de) * 1990-10-12 1997-02-06 Axis Spa Schmelzfixiervorrichtung, die eine Temperatursteuereinrichtung enthält
DE4314913C1 (de) * 1993-05-05 1994-08-25 Siemens Ag Verfahren zur Herstellung eines Halbleiterbauelements mit einer Kontaktstrukturierung für vertikale Kontaktierung mit weiteren Halbleiterbauelementen
JP3360919B2 (ja) * 1993-06-11 2003-01-07 三菱電機株式会社 薄膜太陽電池の製造方法，及び薄膜太陽電池
US5627106A (en) * 1994-05-06 1997-05-06 United Microelectronics Corporation Trench method for three dimensional chip connecting during IC fabrication

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4842699A (en) * 1988-05-10 1989-06-27 Avantek, Inc. Method of selective via-hole and heat sink plating using a metal mask
EP0498109A1 (fr) * 1991-02-05 1992-08-12 Mitsubishi Denki Kabushiki Kaisha Procédé pour la fabrication d'un dispositif à semiconducteur ayant une perforation de contact
EP0635885A1 (fr) * 1993-07-22 1995-01-25 Hughes Aircraft Company Ensemble de circuit intégré à haute densité et procédé pour sa fabrication
DE4433833A1 (de) * 1994-09-22 1996-03-28 Fraunhofer Ges Forschung Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung unter Erreichung hoher Systemausbeuten
DE4433845A1 (de) * 1994-09-22 1996-03-28 Fraunhofer Ges Forschung Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"CHIP STACKING DRIVES THINNING, ETCH, DEPOSITION", SOLID STATE TECHNOLOGY, vol. 38, no. 8, 1 August 1995 (1995-08-01), pages 30, 32, XP000523385 *
TAKAKAZU KUROKAWA ET AL: "3-D VLSI TECHNOLOGY IN JAPAN AND AN EXAMPLE: A SYNDROME DECODER FOR DOUBLE ERROR CORRECTION", FUTURE GENERATIONS COMPUTER SYSTEMS, vol. 4, no. 2, 1 September 1988 (1988-09-01), pages 145 - 155, XP000111034 *

Also Published As

Publication number Publication date
KR960043162A (fr) 1996-12-23
JPH09106963A (ja) 1997-04-22
DE19516487C1 (de) 1996-07-25
FR2734664B1 (fr) 1998-08-28
GB2300518A (en) 1996-11-06
JP3999828B2 (ja) 2007-10-31
US5851894A (en) 1998-12-22
GB9608877D0 (en) 1996-07-03
GB2300518B (en) 1999-12-29

Similar Documents

Publication Publication Date Title
FR2734664A1 (fr) Procede pour realiser l'integration verticale de systemes de la microelectronique
EP1636130B1 (fr) Circuit integre sur puce de hautes performances
EP2192612B1 (fr) Procédé pour empiler et interconnecter des circuits intégrés
WO2008074688A1 (fr) Procede de fabrication de capteur d'image a haute densite d'integration
FR2704690A1 (fr) Procédé d'encapsulation de pastilles semi-conductrices, dispositif obtenu par ce procédé et application à l'interconnexion de pastilles en trois dimensions.
FR3021455A1 (fr) Procede d'aplanissement d'evidements remplis de cuivre
FR2691837A1 (fr) Dispositif semiconducteur sur substrat du type soi et son procédé de fabrication.
FR2764734A1 (fr) Procede de formation de plots de contact d'un dispositif a semiconducteur
CN102683359B (zh) 固体摄像装置、其制造方法、电子设备和半导体装置
FR2983638A1 (fr) Procede de formation d'un circuit integre
EP2092564B1 (fr) Structure de plots de connexion pour capteur d'image sur substrat aminci
FR2863773A1 (fr) Procede de fabrication de puces electroniques en silicium aminci
FR2656738A1 (fr) Procede pour fabriquer un dispositif semiconducteur, dispositif et composant semiconducteur obtenus par le procede.
FR2901635A1 (fr) Dispositif de connexion tridimensionnel dans un substrat
FR2782841A1 (fr) Procede permettant de former des plots de contact et, en meme temps, de rendre plane une surface de substrat dans des circuits integres
EP2259304B1 (fr) Procédé de formation d'un niveau d'un circuit intégré par intégration tridimensionnelle séquentielle
FR3059110A1 (fr) Diffuseur optique et son procede de fabrication
FR2928225A1 (fr) Realisation d'interconnexions verticales conductrices a base d'un polymere conducteur.
FR2818804A1 (fr) Procede de realisation d'un module multi-composants enterres et module obtenu par ce procede
EP2843693A1 (fr) Procédé de réalisation d'un plot conducteur sur un élément conducteur
FR3025051A1 (fr) Procede de realisation d'un circuit integre par collage direct de substrats comprenant en surface des portions de cuivre et de materiau dielectrique
FR2958076A1 (fr) Procede de formation de vias electriques
FR3059143A1 (fr) Puce de capteur d'image
FR3142038A1 (fr) Procédé de fabrication d’un dispositif électronique
FR2978606A1 (fr) Surfaces de liaison améliorées pour le collage direct de structures semi-conductrices

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 20