FR2818804A1 - Procede de realisation d'un module multi-composants enterres et module obtenu par ce procede - Google Patents

Procede de realisation d'un module multi-composants enterres et module obtenu par ce procede Download PDF

Info

Publication number
FR2818804A1
FR2818804A1 FR0016781A FR0016781A FR2818804A1 FR 2818804 A1 FR2818804 A1 FR 2818804A1 FR 0016781 A FR0016781 A FR 0016781A FR 0016781 A FR0016781 A FR 0016781A FR 2818804 A1 FR2818804 A1 FR 2818804A1
Authority
FR
France
Prior art keywords
components
resin
substrate
face
component module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0016781A
Other languages
English (en)
Other versions
FR2818804B1 (fr
Inventor
Benardette Guillaume
Jean Francois Arnould
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Priority to FR0016781A priority Critical patent/FR2818804B1/fr
Publication of FR2818804A1 publication Critical patent/FR2818804A1/fr
Application granted granted Critical
Publication of FR2818804B1 publication Critical patent/FR2818804B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit

Abstract

Ce procédé de réalisation d'un module de composants comporte les étapes suivantes : - mise en place sur une face d'un substrat d'un ensemble de composants (3, 3') de telle façon que les plages de connexions électriques desdits composants soient en contact avec la face (10) du substrat;- dépôt d'une résine de moulage (4) sur l'ensemble de composants et sur la face (10) de façon à noyer les composants dans la résine;- solidification de la résine (4); - retrait du substrat (1) de façon à libérer la face (40) de la résine et les faces des composants portant des plages de connexion des composants et qui affleurent la face (40); - réalisation, sur la face (40) de la résine (4), de connexions électriques connectant entre eux les composants et permettant des connexions électriques vers un ou des organes extérieurs.

Description

<Desc/Clms Page number 1>
PROCEDE DE REALISATION D'UN MODULE MULTI-COMPOSANTS
Figure img00010001

ENTERRES ET MODULE OBTENU PAR CE PROCEDE
L'invention concerne un procédé de réalisation d'un module multicomposants enterrés et un module obtenu par ce procédé ;
Le câblage collectif des composants est réalisé au moyen d'une structure MCM et remplace les procédés de câblage traditionnels (câblage filaire ou refusion de brasure).
La réalisation d'une structure de type MCM (MultiChip Module) sur un substrat semiconducteur actif est un procédé connu pour l'interconnexion des différentes fonctions. Dans le cas présent, il s'agit de disposer d'un substrat intégrant différents types de composants (puces silicium, filtre à onde de surface sous forme de CSP (Chip Scale Package) et composants passifs, condensateurs et résistances) dont le nombre est uniquement limité par la proximité minimale autorisée. Le point clé consiste à pouvoir réaliser un substrat plan dans lequel ces composants sont intégrés de manière telle que leur face présentant les plages de contact apparaissent toutes au niveau de la surface.
L'invention concerne donc un procédé de réalisation d'un module de composants, caractérisé en ce qu'il comporte les étapes suivantes : - mise en place sur une face d'un substrat d'un ensemble de composants de telle façon que les plages de connexions électriques desdits composants soient en contact avec la face du substrat ;
Figure img00010002

- dépôt d'une résine de moulage sur l'ensemble de composants et sur la face de façon à noyer les composants dans la résine ; - solidification de la résine ; - retrait du substrat de façon à libérer la face de la résine et les faces des composants portant des plages de connexion des composants et qui affleurent la face ; - réalisation sur la face de la résine de connexions électriques connectant entre eux les composants et permettant des connexions électriques vers un ou des organes extérieurs.
L'invention concerne également un module de composants, caractérisé en ce qu'il comporte une pluralité de composants dont les faces portant les plages de connexions sont disposées selon un même plan, ledit
<Desc/Clms Page number 2>
plan comportant un ensemble de conducteurs électriques permettant de connecter les composants entre eux et vers des organes extérieurs.
Les différents objets et caractéristiques de l'invention apparaîtront plus clairement dans la description qui va suivre faite à titre d'exemple et dans les figures annexées qui représentent : - les figures 1a à 1d, un exemple de procédé de réalisation selon l'invention ; - la figure 2, un module de composants selon l'invention.
En se reportant aux figures 1a à 1d, on va donc décrire un exemple de réalisation du procédé selon l'invention. Sur une face 10 d'un substrat 1, on réalise des repères 11 et 11'qui serviront à positionner les composants du module. Sur la face 10, on dépose ensuite une couche d'un matériau adhésif tel que de la résine de silicone 2 qui permettra aux composants de tenir en place sur le substrat sans pour autant les coller définitivement au substrat.
A titre d'exemple, le substrat 1 est une plaque de verre, ce qui permet de vérifier le positionnement des composants par observation de leur position à travers la plaque de verre.
Au cours d'une deuxième étape, on met en position les différents composants 3,3'sur la résine de silicone 2 en s'aidant des repères 11 et 11'.
Ces différents composants peuvent être d'épaisseurs différentes.
Les composants étant convenablement positionnés, au cours d'une troisième étape, on dépose sur l'ensemble une couche de résine de moulage 4 qui vient englober l'ensemble des composants de façon à former un bloc puis on laisse durcir la résine de moulage. Cette résine peut être une résine époxy avec charge minérale ayant une température de transition vitreuse Tg élevée.
Au cours d'une quatrième étape, après durcissement de la résine, on enlève le substrat 1 et la couche de résine de silicone 2. On obtient ainsi un bloc de composants, tel que représenté en figure 1c, dans lequel les différents composants présentent leurs faces de connexion disposées toutes selon le même plan 40 qui était en contact avec la résine de silicone.
Au cours d'une cinquième étape, on réalise les connexions des différents composants entre eux et des connexions permettant de connecter le module à des organes extérieurs.
<Desc/Clms Page number 3>
Cette étape de connexion peut comprendre une multitude d'étapes telles que par exemple la réalisation d'une première couche de diélectriques 50, la réalisation à travers cette couche de trous tels que 60 et 61 (appelés vias). Puis la réalisation sur cette couche de diélectrique 50 de conducteurs 70,71.
Puis à nouveau, une deuxième couche de diélectriques 51 et la réalisation de connexions 80,81 à travers cette couche et accédant aux conducteurs précédents de façon à obtenir des connexions extérieures 80, 81, etc.
Il est à noter que, dans le procédé ainsi décrit, le choix de l'adhésif 2 est important de façon à assurer une planéité et à obtenir une surface 40 propre après retrait de la plaque 1 et de la couche 2.
De plus, le moulage dans la résine 4 n'était pas évident parce qu'après solidification de la résine, on constate un rétreint de l'ensemble de la résine et donc un léger déplacement des composants qui sera corrigé au niveau des masques pour réaliser les connexions.
En final, on obtient le module de la figure 2 dans lequel des composants qui peuvent être d'épaisseurs différentes sont noyés dans la résine 4 et dans lequel les faces des composants comportant des plages de connexions électriques (billes ou plots de connexion) sont disposées selon une même surface 40 du bloc de résine 4. Sur cette face 40 sont réalisées les connexions électriques du module de composants, que ce soit les connexions des composants entre eux ou les connexions vers l'extérieur du module. Ces connexions sont réalisées sur une surface plane par toute technique connue telle que la sérigraphie et on peut également appliquer une technique de connexion en trois dimensions. Ces connexions, à titre d'exemple, ont été réalisées sur la figure 2, selon une technologie en trois dimensions (connexions 3D).
Le procédé de l'invention présente l'avantage de permettre une réduction de l'encombrement et du poids des modules de composants par rapport aux filières technologiques faisant intervenir les procédés de report
Figure img00030001

traditionnels. Le gain en épaisseur provient de la suppression des fils ou des billes de soudure. La réduction de surface provient d'une empreinte limitée aux côtes extérieures.
<Desc/Clms Page number 4>
Le procédé est compétitif économiquement car il est réalisé collectivement sur l'ensemble des modules présents sur un substrat.

Claims (10)

REVENDICATIONS
1. Procédé de réalisation d'un module de composants, caractérisé en ce qu'il comporte les étapes suivantes : - mise en place sur une face (10) d'un substrat (1) d'un ensemble de composants (3,3') de telle façon que les plages de connexions électriques desdits composants soient en contact avec la face (10) du substrat ; - dépôt d'une résine de moulage (4) sur l'ensemble de composants et sur la face (10) de façon à noyer les composants dans la résine ; - solidification de la résine (4) ; - retrait du substrat (1) de façon à libérer la face (40) de la résine et les faces des composants portant des plages de connexion des composants et qui affleurent la face (40) ; - réalisation, sur la face (40) de la résine (4), de connexions électriques connectant entre eux les composants et permettant des connexions électriques vers un ou des organes extérieurs.
2. Procédé de réalisation d'un module de composants selon la revendication 1, caractérisé en ce que le substrat (1) est transparent.
3. Procédé de réalisation d'un module de composants selon l'une des revendications 1 ou 2, caractérisé en ce que avant de placer les composants (3,3'), on réalise sur la face (10) du substrat des repères permettant de positionner les composants sur la face (10).
4. Procédé de réalisation d'un module de composants selon l'une des revendications 1 ou 2, caractérisé en ce que avant de placer les composants sur la face (10) du substrat, on dépose une couche d'un matériau de collage provisoire sur ladite face (10).
5. Procédé de réalisation d'un module de composants selon la revendication 4, caractérisé en ce que la couche de matériau de collage est une résine de silicone.
6. Procédé de réalisation d'un module de composants selon la revendication 1, caractérisé en ce que l'étape de réalisation de connexions comporte au moins une étape de réalisation de conducteurs par photolithographie.
<Desc/Clms Page number 6>
7. Procédé de réalisation d'un module de composants selon la revendication 1, caractérisé en ce que l'étape de réalisation de connexions électriques est réalisée sous la forme de connexions multi-niveaux.
8. Procédé de réalisation d'un module de composants selon la revendication 7, caractérisé en ce que les connexions multi-niveaux sont réalisées à l'aide d'une succession d'étapes de dépôt de diélectriques et de réalisation de connexions traversant ces différentes couches de diélectriques.
9. Module de composants, caractérisé en ce qu'il comporte une pluralité de composants (3,3') noyés dans une résine (4), les faces des composants portant les plages de connexions sont disposées selon un même plan, ledit plan comportant un ensemble de conducteurs électriques permettant de connecter les composants entre eux et vers des organes extérieurs.
10. Module de Composant selon la revendication 8, caractérisé en ce que l'ensemble de connexions est un ensemble de connexions multiniveaux.
FR0016781A 2000-12-21 2000-12-21 Procede de realisation d'un module multi-composants enterres et module obtenu par ce procede Expired - Fee Related FR2818804B1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR0016781A FR2818804B1 (fr) 2000-12-21 2000-12-21 Procede de realisation d'un module multi-composants enterres et module obtenu par ce procede

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0016781A FR2818804B1 (fr) 2000-12-21 2000-12-21 Procede de realisation d'un module multi-composants enterres et module obtenu par ce procede

Publications (2)

Publication Number Publication Date
FR2818804A1 true FR2818804A1 (fr) 2002-06-28
FR2818804B1 FR2818804B1 (fr) 2003-10-03

Family

ID=8858008

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0016781A Expired - Fee Related FR2818804B1 (fr) 2000-12-21 2000-12-21 Procede de realisation d'un module multi-composants enterres et module obtenu par ce procede

Country Status (1)

Country Link
FR (1) FR2818804B1 (fr)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005004237A1 (fr) * 2003-07-01 2005-01-13 3D Plus Procede d'interconnexion de composants actif et passif et composant heterogene a faible epaisseur en resultant
WO2006105586A1 (fr) * 2005-04-04 2006-10-12 Commonwealth Scientific And Industrial Research Organisation Procede de production d'un module electronique a plusieurs composants et module obtenu
EP1966823A1 (fr) * 2005-12-29 2008-09-10 Wavenics Inc. Module boitier tridimensionnel, son procede de fabrication, et procede de fabrication de dispositif passif applique au module boitier tridimensionnel
EP2218311A2 (fr) * 2007-10-16 2010-08-18 Promex Industries Incorporated Processus de placement, de fixation et d'interconnexion de composants électroniques
EP3083248A4 (fr) * 2013-12-19 2017-08-30 The Regents of The University of California Techniques de fabrication très évolutives et dispositifs d'encapsulation pour circuits électroniques
CN112928077A (zh) * 2021-01-20 2021-06-08 上海先方半导体有限公司 一种多芯片异质集成封装单元及其制造方法、堆叠结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0110285A2 (fr) * 1982-11-27 1984-06-13 Prutec Limited Interconnexion de circuits intégrés
WO1992017901A1 (fr) * 1991-03-27 1992-10-15 Integrated System Assemblies Corporation Module de circuit integre multipuce et procede de fabrication
EP0611129A2 (fr) * 1993-02-08 1994-08-17 General Electric Company Substrat intégré pour modules à circuits intégrés
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0110285A2 (fr) * 1982-11-27 1984-06-13 Prutec Limited Interconnexion de circuits intégrés
WO1992017901A1 (fr) * 1991-03-27 1992-10-15 Integrated System Assemblies Corporation Module de circuit integre multipuce et procede de fabrication
EP0611129A2 (fr) * 1993-02-08 1994-08-17 General Electric Company Substrat intégré pour modules à circuits intégrés
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7635639B2 (en) 2003-07-01 2009-12-22 3D Plus Method for the interconnection of active and passive components and resulting thin heterogeneous component
WO2005004237A1 (fr) * 2003-07-01 2005-01-13 3D Plus Procede d'interconnexion de composants actif et passif et composant heterogene a faible epaisseur en resultant
WO2006105586A1 (fr) * 2005-04-04 2006-10-12 Commonwealth Scientific And Industrial Research Organisation Procede de production d'un module electronique a plusieurs composants et module obtenu
US7851918B2 (en) 2005-12-29 2010-12-14 Wavenics Inc. Three-dimensional package module
EP1966823A4 (fr) * 2005-12-29 2010-09-15 Wavenics Inc Module boitier tridimensionnel, son procede de fabrication, et procede de fabrication de dispositif passif applique au module boitier tridimensionnel
EP1966823A1 (fr) * 2005-12-29 2008-09-10 Wavenics Inc. Module boitier tridimensionnel, son procede de fabrication, et procede de fabrication de dispositif passif applique au module boitier tridimensionnel
US8034664B2 (en) 2005-12-29 2011-10-11 Wavenics Inc. Method of fabricating passive device applied to the three-dimensional package module
EP2218311A2 (fr) * 2007-10-16 2010-08-18 Promex Industries Incorporated Processus de placement, de fixation et d'interconnexion de composants électroniques
US8963341B2 (en) 2007-10-16 2015-02-24 Edward Binkley Process for placing, securing and interconnecting electronic components
EP2218311B1 (fr) * 2007-10-16 2016-09-14 Promex Industries Incorporated Processus de placement, de fixation et d'interconnexion de composants électroniques
EP3083248A4 (fr) * 2013-12-19 2017-08-30 The Regents of The University of California Techniques de fabrication très évolutives et dispositifs d'encapsulation pour circuits électroniques
US10506715B2 (en) 2013-12-19 2019-12-10 The Regents Of The University Of California Scalable fabrication techniques and circuit packaging devices
CN112928077A (zh) * 2021-01-20 2021-06-08 上海先方半导体有限公司 一种多芯片异质集成封装单元及其制造方法、堆叠结构

Also Published As

Publication number Publication date
FR2818804B1 (fr) 2003-10-03

Similar Documents

Publication Publication Date Title
US20230230962A1 (en) 3d integrated circuit (3dic) structure
US6699735B2 (en) Semiconductor device and method for manufacturing the semiconductor device
US6946384B2 (en) Stacked device underfill and a method of fabrication
US11508671B2 (en) Semiconductor package and manufacturing method thereof
EP0583201A1 (fr) Module multi-puces à trois dimensions
CN102969305B (zh) 用于半导体结构的管芯对管芯间隙控制及其方法
US20060094240A1 (en) Neo-wafer device comprised of multiple singulated integrated circuit die
CN104658989A (zh) 形成封装件衬底的机制
FR2734664A1 (fr) Procede pour realiser l&#39;integration verticale de systemes de la microelectronique
KR100605349B1 (ko) 반도체 장치 및 그 제조 방법
EP3089211B1 (fr) Procede d&#39;encapsulation d&#39;un circuit electronique
KR20090093973A (ko) 전착된 유전 코팅을 통한 리디드 칩의 웨이퍼 레벨 형성
FR2917234A1 (fr) Dispositif multi composants integres dans une matrice semi-conductrice.
EP0325068B1 (fr) Structure microélectronique hybride modulaire à haute densité d&#39;intégration
CN105225967B (zh) 封装半导体器件的方法和封装的半导体器件
EP3261116B1 (fr) Procede de fabrication collective de modules electroniques 3d
US20190259678A1 (en) Molding Structure for Wafer Level Package
FR2963478A1 (fr) Dispositif semi-conducteur comprenant un composant passif de condensateurs et procede pour sa fabrication.
FR2818804A1 (fr) Procede de realisation d&#39;un module multi-composants enterres et module obtenu par ce procede
US20220102280A1 (en) Very Fine Pitch and Wiring Density Organic Side by Side Chiplet Integration
FR2974942A1 (fr) Procede de fabrication de plaques reconstituees avec maintien des puces pendant leur encapsulation
FR2928225A1 (fr) Realisation d&#39;interconnexions verticales conductrices a base d&#39;un polymere conducteur.
FR2976720A1 (fr) Procede de connexion electrique entre des elements d&#39;une structure integree tridimensionnelle, et dispositif correspondant
DE102020116340A1 (de) Gestapelter bildsensorvorrichtung und deren herstellungsverfahren
EP2162908A1 (fr) Integration 3d de composants verticaux dans des substrats reconstitues

Legal Events

Date Code Title Description
ST Notification of lapse