KR20200067760A - 웨이퍼의 가공 방법 - Google Patents

웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR20200067760A
KR20200067760A KR1020190158050A KR20190158050A KR20200067760A KR 20200067760 A KR20200067760 A KR 20200067760A KR 1020190158050 A KR1020190158050 A KR 1020190158050A KR 20190158050 A KR20190158050 A KR 20190158050A KR 20200067760 A KR20200067760 A KR 20200067760A
Authority
KR
South Korea
Prior art keywords
wafer
region
cutting
outer peripheral
insulating film
Prior art date
Application number
KR1020190158050A
Other languages
English (en)
Inventor
자크 파워즈
신 루
고키치 미나토
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20200067760A publication Critical patent/KR20200067760A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

본 발명은 웨이퍼의 가공 불량의 발생을 방지하는 것이 가능한 웨이퍼의 가공 방법을 제공한다.
복수의 영역의 표면측에 각각 형성된 복수의 디바이스와, 상기 영역의 내부에 상기 영역의 두께 방향을 따라 매립되고 디바이스에 접속된 전극을 갖는 디바이스 영역과, 디바이스 영역을 둘러싸는 외주 잉여 영역을 구비하는 웨이퍼를 가공하는 웨이퍼의 가공 방법으로서, 외주 잉여 영역에 단차부를 형성하는 단계와, 웨이퍼의 표면측을, 접착제를 통해 캐리어 기판에 고정하는 단계와, 웨이퍼의 이면측을 연삭하는 단계와, 웨이퍼의 이면측에 약액을 공급하여 웨이퍼를 에칭하여, 전극을 웨이퍼의 이면측으로부터 돌출시키는 단계와, 웨이퍼의 이면측을 절연막으로 덮는 단계와, 외주 잉여 영역 중 접착제와 접촉하지 않는 제2 영역을 제거하는 단계, 그리고 절연막을 연마하여, 전극을 절연막으로부터 노출시키는 단계를 구비한다.

Description

웨이퍼의 가공 방법{WAFER PROCESSING METHOD}
본 발명은 실리콘 웨이퍼 등의 웨이퍼를 가공할 때에 이용되는 웨이퍼의 가공 방법에 관한 것이다.
분할 예정 라인(스트리트)에 의해 구획된 영역의 표면측에 각각 IC(Integrated Circuit), LSI(Large Scale Integration) 등의 디바이스가 형성된 웨이퍼를, 분할 예정 라인을 따라 분할함으로써, 디바이스를 구비한 디바이스 칩이 얻어진다. 또한, 복수의 디바이스 칩을 패키지화함으로써 패키지 디바이스가 제조되고, 이 패키지 디바이스는 휴대 전화나 퍼스널 컴퓨터 등으로 대표되는 여러 가지 전자 기기에 탑재된다.
전자 기기의 소형화, 박형화에 따라, 패키지 디바이스에도 박형화가 요구되고 있다. 그래서, 분할 전에 웨이퍼의 이면측을 연삭함으로써 웨이퍼를 얇게 하는 방법이 이용되고 있다. 웨이퍼의 연삭 가공에는, 예컨대 웨이퍼를 유지하는 척 테이블과, 웨이퍼를 연삭하는 연삭 지석이 장착되는 연삭 유닛을 구비하는 연삭 장치가 이용된다.
또한, 최근에는, 복수의 디바이스 칩을 적층하고, 디바이스 칩을 상하로 관통하는 관통 전극(TSV: Through-Silicon Via)에 의해 디바이스끼리를 접속시키는 기술이 실용화되어 있다. 이 관통 전극을 이용하면, 와이어 본딩 등을 이용하는 경우와 비교하여, 디바이스끼리를 접속시키는 배선을 짧게 할 수 있기 때문에, 패키지 디바이스의 소형화나 처리 속도의 향상을 도모할 수 있다.
복수의 디바이스 칩이 적층된 패키지 디바이스의 제조에 관해서는, 여러 가지 방법이 제안되어 있다. 예컨대 특허문헌 1에는, 접착제를 통해 복수의 웨이퍼를 접합하여 얻은 적층 웨이퍼를 분할 예정 라인을 따라 절삭함으로써, 적층된 디바이스 칩을 구비하는 패키지 디바이스를 제조하는 방법이 개시되어 있다. 또한, 특허문헌 1에 기재된 방법에서는, 적층된 웨이퍼끼리의 접합이 불충분한 외주 영역을 미리 제거함으로써, 적층 웨이퍼의 분할 시에 외주 영역의 개편이 비산하는 것을 방지하고 있다.
특허문헌 1: 일본 특허 공개 제2010-225976호 공보
적층된 디바이스끼리의 접속을 상기 관통 전극에 의해 행하는 경우에는, 디바이스에 접속되고 웨이퍼의 내부에 매립된 전극을 웨이퍼의 이면측에서 노출시킴으로써, 상기 전극을 다른 디바이스에 접속 가능한 상태로 할 필요가 있다. 그래서, 예컨대 웨이퍼를 지지하기 위한 캐리어 기판에 접착제를 통해 웨이퍼의 표면측을 고정한 상태로, 웨이퍼의 이면측을 약액에 의해 에칭한 후, 또한 웨이퍼의 이면측을 연마 패드로 연마함으로써, 전극을 웨이퍼의 이면측에서 노출시키는 공정이 실시된다.
웨이퍼의 이면측을 약액으로 에칭하면, 약액이 웨이퍼의 측면을 타고 웨이퍼의 표면측에 도달하여, 웨이퍼의 표면측에 도포된 접착제의 외주 영역이 약액에 의해 제거되는 경우가 있다. 이 경우, 웨이퍼의 외주 영역이 접착제에 접하지 않은 상태가 되어, 웨이퍼의 고정이 불충분해진다. 그리고, 이 상태로 웨이퍼의 이면측에 연마 패드를 압박하여 연마 처리를 실시하면, 웨이퍼의 외주 영역에 깨짐(치핑)이나 크랙 등의 가공 불량이 생겨, 디바이스 칩의 품질 저하를 초래하는 경우가 있다.
본 발명은 이러한 문제을 감안하여 이루어진 것으로, 웨이퍼의 가공 불량의 발생을 방지하는 것이 가능한 웨이퍼의 가공 방법을 제공하는 것을 목적으로 한다.
본 발명의 일양태에 따르면, 교차하는 복수의 분할 예정 라인에 의해 구획된 복수의 영역의 표면측에 각각 형성된 복수의 디바이스와, 상기 영역의 내부에 상기 영역의 두께 방향을 따라 매립되고 상기 디바이스에 접속된 전극을 갖는 디바이스 영역과, 상기 디바이스 영역을 둘러싸는 외주 잉여 영역을 구비하는 웨이퍼를 가공하는 웨이퍼의 가공 방법으로서, 상기 외주 잉여 영역 중 상기 웨이퍼의 외주 가장자리측에 위치하는 제1 영역에, 제1 절삭 블레이드를 미리 정해진 깊이로 상기 웨이퍼의 둘레 방향을 따라 절입시킴으로써, 상기 외주 잉여 영역에 단차부를 형성하는, 또는 상기 제1 영역을 제거하는 제1 절삭 단계와, 상기 웨이퍼의 표면측을, 접착제를 통해 캐리어 기판에 고정하는 캐리어 기판 고정 단계와, 상기 제1 절삭 단계와 상기 캐리어 기판 고정 단계를 실시한 후, 상기 웨이퍼의 두께가 상기 미리 정해진 깊이 이하가 될 때까지 상기 웨이퍼의 이면측을 연삭하여, 상기 전극이 상기 웨이퍼의 이면측에서 노출하지 않는 범위로 상기 웨이퍼를 얇게 하는 연삭 단계와, 상기 연삭 단계를 실시한 후, 상기 웨이퍼의 이면측에 약액을 공급하여 상기 웨이퍼를 에칭하여, 상기 전극을 상기 웨이퍼의 이면측으로부터 돌출시키는 에칭 단계와, 상기 에칭 단계를 실시한 후, 상기 웨이퍼의 이면측을 절연막으로 덮는 절연막 피복 단계와, 상기 절연막 피복 단계를 실시한 후, 상기 외주 잉여 영역 중 상기 접착제와 접촉하지 않는 제2 영역에, 제2 절삭 블레이드를 상기 웨이퍼의 둘레 방향을 따라 절입시킴으로써, 상기 제2 영역을 제거하는 제2 절삭 단계, 그리고 상기 제2 절삭 단계를 실시한 후, 상기 웨이퍼의 이면측에 연마액을 공급하면서 연마 패드를 압박하여 상기 절연막을 연마하여, 상기 전극을 상기 절연막으로부터 노출시키는 연마 단계를 포함하는 웨이퍼의 가공 방법이 제공된다.
본 발명의 일양태에 따른 웨이퍼의 가공 방법으로서는, 표면측이 접착제를 통해 캐리어 기판에 고정된 웨이퍼의 이면측을 약액에 의해 에칭한 후, 웨이퍼의 외주 영역 중 접착제와 접촉하지 않는 영역을 제거한 뒤에, 웨이퍼의 이면측에 형성된 절연막을 연마 패드에 의해 연마한다.
상기 방법을 이용하면, 약액에 의한 에칭으로 접착제의 외주 영역이 제거된 경우에도, 웨이퍼의 표면측의 전체가 접착제에 접촉한 상태로 연마 가공을 실시할 수 있다. 이에 의해, 웨이퍼의 외주 영역에서의 깨짐(치핑)이나 크랙 등의 가공 불량의 발생을 방지하여, 디바이스 칩의 품질 저하를 억제할 수 있다.
도 1의 (A)는 웨이퍼를 나타내는 사시도이고, 도 1의 (B)는 웨이퍼의 일부를 확대하여 나타내는 사시도이고, 도 1의 (C)는 웨이퍼의 일부를 확대하여 나타내는 평면도.
도 2의 (A)는 제1 절삭 단계의 모습을 나타내는 일부 단면 정면도이고, 도 2의 (B)는 외주 잉여 영역의 제1 영역의 일부를 확대하여 나타내는 평면도.
도 3은 캐리어 기판에 고정된 웨이퍼를 나타내는 단면도.
도 4의 (A)는 연삭 단계의 모습을 나타내는 일부 단면 정면도이고, 도 4의 (B)는 연삭 단계 후의 웨이퍼의 일부를 확대하여 나타내는 단면도.
도 5의 (A)는 에칭 단계의 모습을 나타내는 일부 단면 정면도이고, 도 5의 (B)는 에칭 단계 후의 웨이퍼의 일부를 확대하여 나타내는 단면도이고, 도 5의 (C)는 에칭 단계 후의 외주 잉여 영역의 일부를 확대하여 나타내는 평면도.
도 6의 (A)는 이면측에 절연막이 형성된 웨이퍼를 나타내는 단면도이고, 도 6의 (B)는 절연막 피복 단계 후의 웨이퍼의 일부를 확대하여 나타내는 단면도.
도 7은 제2 절삭 단계의 모습을 나타내는 일부 단면 정면도.
도 8의 (A)는 연마 단계의 모습을 나타내는 일부 단면 정면도이고, 도 8의 (B)는 연마 단계 후의 웨이퍼의 일부를 확대하여 나타내는 단면도.
도 9는 변형예에 따른 제1 절삭 단계의 모습을 나타내는 일부 단면 정면도.
도 10은 변형예에 따른 연삭 단계의 모습을 나타내는 일부 단면 정면도.
이하, 첨부 도면을 참조하여 본 발명의 실시형태를 설명한다. 먼저, 본 실시형태에 따른 웨이퍼의 가공 방법에 따라 가공하는 것이 가능한 웨이퍼의 구성예에 대해서 설명한다. 도 1의 (A)는 웨이퍼(11)를 나타내는 사시도이다.
웨이퍼(11)는, 예컨대 실리콘 등의 재료에 의해 원반형으로 형성되고, 표면(11a)과, 이면(11b)과, 표면(11a) 및 이면(11b)과 접속된 외주 가장자리(11c)를 구비한다. 웨이퍼(11)는, 서로 교차하도록 격자형으로 배열된 복수의 분할 예정 라인(스트리트)(13)에 의해 복수의 영역으로 구획되어 있고, 이 영역의 표면(11a)측에는 각각, IC(Integrated Circuit), LSI(Large Scale Integration) 등의 디바이스(15)가 형성되어 있다.
또한, 웨이퍼(11)의 재질, 형상, 구조, 크기 등에 제한은 없다. 예컨대, 웨이퍼(11)는 실리콘 이외의 반도체(GaAs, InP, GaN, SiC 등), 유리, 세라믹스, 수지, 금속 등의 재료에 의해 형성되어 있어도 좋다. 또한, 디바이스(15)의 종류, 수량, 형상, 구조, 크기, 배치 등에도 제한은 없다.
웨이퍼(11)를 분할 예정 라인(13)을 따라 분할함으로써, 디바이스(15)를 각각 구비하는 복수의 디바이스 칩이 얻어진다. 웨이퍼(11)의 분할에는, 예컨대 웨이퍼(11)를 유지하는 척 테이블과, 웨이퍼(11)를 절삭하는 원환형의 절삭 블레이드가 장착되는 절삭 유닛을 구비하는 절삭 장치가 이용된다.
절삭 유닛은, 일단측에 절삭 블레이드가 장착되고, 타단측이 모터 등의 회전 구동원에 접속된 스핀들을 구비한다. 스핀들에 장착된 절삭 블레이드를 회전 구동원의 동력에 의해 회전시켜, 웨이퍼(11)에 절입시킴으로써, 웨이퍼(11)가 절삭된다.
도 1의 (B)는 웨이퍼(11)의 일부를 확대하여 나타내는 사시도이다. 복수의 디바이스(15)는 각각, 디바이스(15)의 표면에 노출되고, 다른 배선, 전극, 디바이스 등에 접속되는 접속 전극(17)을 구비한다. 또한, 분할 예정 라인(13)에 의해 구획된 복수의 영역의 내부에는 각각, 상기 영역의 두께 방향을 따라 매립되고 디바이스(15)와 접속된 기둥형의 전극(비아 전극, 관통 전극)(19)이 형성되어 있다. 예컨대 전극(19)은, 접속 전극(17)과 접속된다.
전극(19)은 각각, 디바이스(15)로부터 웨이퍼(11)의 이면(11b)측을 향하여 배치되어 있고, 그 높이는 웨이퍼(11)의 두께 미만이다. 그 때문에, 전극(19)은 웨이퍼(11)의 이면(11b)에서 노출하지 않고, 웨이퍼(11)의 내부에 매몰된 상태로 되어 있다. 또한, 전극(19)의 재질에 제한은 없고, 예컨대 구리, 텅스텐, 알루미늄, 폴리실리콘 등에 의해 전극(19)이 형성된다.
도 1의 (C)는, 웨이퍼(11)의 일부를 확대하여 나타내는 평면도이다. 웨이퍼(11)는, 복수의 디바이스(15) 및 복수의 전극(19)을 구비하는 원형의 디바이스 영역(21)과, 디바이스 영역(21)을 둘러싸는 환형의 외주 잉여 영역(23)을 구비한다. 외주 잉여 영역(23)은, 웨이퍼(11)의 외주 가장자리(11c)를 포함하고 있고, 웨이퍼(11) 중 디바이스(15) 및 전극(19)이 형성되지 않은 영역에 상당한다.
웨이퍼(11)의 이면(11b)측을 가공하여, 전극(19)을 웨이퍼(11)의 이면(11b)측에서 노출시키면, 디바이스(15)와, 웨이퍼(11)의 이면(11b)측에 배치된 다른 디바이스를 전극(19)을 통해 접속시키는 것이 가능해진다. 즉, 전극(19)은, 복수의 디바이스 칩이 적층된 패키지 디바이스를 제조할 때, 적층된 디바이스끼리를 접속하기 위한 관통 전극으로서 기능한다.
본 실시형태에 따른 웨이퍼의 가공 방법에서는, 웨이퍼(11)의 이면(11b)측에, 연삭 가공, 약액에 의한 에칭 및 연마 가공을 실시함으로써, 전극(19)을 웨이퍼(11)의 이면(11b)측에서 노출시킨다. 이하, 본 실시형태에 따른 웨이퍼의 가공 방법의 상세에 대해서 설명한다.
먼저, 외주 잉여 영역(23) 중 웨이퍼(11)의 외주 가장자리(11c)측에 위치하는 영역에, 제1 절삭 블레이드를 웨이퍼(11)의 둘레 방향을 따라 절입시킴으로써, 외주 잉여 영역(23)에 단차부를 형성한다(제1 절삭 단계). 도 2의 (A)는 제1 절삭 단계의 모습을 나타내는 일부 단면 정면도이다. 제1 절삭 단계는, 예컨대 절삭 장치(2)를 이용하여 실시된다.
절삭 장치(2)는, 웨이퍼(11)를 유지하는 척 테이블(4)을 구비한다. 척 테이블(4)은, 모터 등의 회전 구동원(도시하지 않음)과 접속되어 있고, 이 회전 구동원은 척 테이블(4)을 연직 방향에 대략 평행한 회전축의 둘레로 회전시킨다. 또한, 척 테이블(4)의 하방에는 이동 기구(도시하지 않음)가 마련되어 있고, 이 이동 기구는 척 테이블(4)을 제1 수평 방향(가공 이송 방향)을 따라 이동시킨다.
척 테이블(4)의 상면은, 웨이퍼(11)를 유지하는 유지면(4a)을 구성한다. 유지면(4a)은, 척 테이블(4)의 내부에 형성된 흡인로(도시하지 않음) 등을 통해 흡인원(도시하지 않음)과 접속되어 있다.
척 테이블(4)의 상방에는, 절삭 유닛(6)이 배치되어 있다. 절삭 유닛(6)은 스핀들 하우징(도시하지 않음)을 구비하고, 이 스핀들 하우징에는, 유지면(4a)에 대하여 대략 평행하며, 또한 가공 이송 방향에 대하여 대략 수직인 방향으로 회전축을 취하는 스핀들(8)이 수용되어 있다. 스핀들(8)의 한쪽의 선단측은 하우징의 외부로 노출되어 있고, 노출된 스핀들(8)의 선단부에 원환형의 제1 절삭 블레이드(10)가 장착된다.
스핀들(8)의 다른쪽의 선단측에는, 모터 등의 회전 구동원(도시하지 않음)이 접속되어 있고, 스핀들(8)에 장착된 제1 절삭 블레이드(10)는, 이 회전 구동원으로부터 전해지는 힘에 의해 회전한다. 또한, 절삭 유닛(6)은 이동 기구(도시하지 않음)에 의해 지지되어 있고, 이 이동 기구는, 절삭 유닛(6)을 제1 수평 방향과 수직인 제2 수평 방향(인덱싱 이송 방향) 및 연직 방향을 따라 이동시킨다.
제1 절삭 블레이드(10)는, 다이아몬드 등을 포함하는 지립을 본드재로 고정하여 형성된다. 본드재로서는, 예컨대 메탈 본드, 레진 본드, 비트리파이드 본드 등을 이용할 수 있다.
제1 절삭 단계에서는, 먼저 웨이퍼(11)의 이면(11b)측과 유지면(4a)이 대향하도록 웨이퍼(11)를 척 테이블(4) 상에 배치한 상태로, 유지면(4a)에 흡인원의 부압을 작용시킨다. 이에 의해, 웨이퍼(11)는 표면(11a)측이 상방으로 노출된 상태로 척 테이블(4)에 의해 흡인 유지된다.
다음에, 척 테이블(4)에 의해 유지된 웨이퍼(11)의 외주 잉여 영역(23)을, 제1 절삭 블레이드(10)에 의해 절삭한다. 제1 절삭 단계에서는, 외주 잉여 영역(23) 중, 웨이퍼(11)의 외주 가장자리(11c)측에 위치하는 제1 영역(23a)의 표면(11a)측에, 제1 절삭 블레이드(10)를 절입시킨다.
도 2의 (B)는 외주 잉여 영역(23)의 제1 영역(23a)의 일부를 확대하여 나타내는 평면도이다. 도 2의 (B)에 나타내는 바와 같이, 외주 잉여 영역(23)은, 웨이퍼(11)의 외주 가장자리(11c)를 포함하는 환형의 제1 영역(23a)을 구비한다. 그리고, 제1 절삭 단계에서는, 제1 절삭 블레이드(10)가 제1 영역(23a)에 미리 정해진 깊이로 절입되도록, 절삭 유닛(6)의 위치를 조정한다. 또한, 제1 절삭 블레이드(10)로서는, 예컨대 그 두께가 제1 영역(23a)의 폭 이상인 절삭 블레이드를 이용한다.
먼저, 제1 절삭 블레이드(10)의 하단이 웨이퍼(11)의 표면(11a)보다 하방에서 이면(11b)보다 상방에 배치되도록, 절삭 유닛(6)의 높이를 조정한다. 여기서, 제1 절삭 블레이드(10)는, 그 하단과 웨이퍼(11)의 표면(11a)의 높이의 차[제1 절삭 블레이드(10)의 절입 깊이]가 미리 정해진 값이 되도록 배치된다. 또한, 제1 절삭 블레이드(10)의 절입 깊이는, 후술하는 연삭 단계에 있어서의 연삭 가공 후의 웨이퍼(11)의 두께의 목표값(연삭 마무리 두께) 이상으로 설정된다.
또한, 제1 절삭 블레이드(10)와 제1 영역(23a)의 표면(11a)측이 정면에서 보아 중첩하도록, 절삭 유닛(6)의 인덱싱 이송 방향[도 2의 (A)의 좌우 방향]에 있어서의 위치를 조정한다. 그리고, 제1 절삭 블레이드(10)를 회전시키면서 척 테이블(4)을 가공 이송 방향[도 2의 (A)의 전후 방향]으로 이동시켜, 척 테이블(4)과 제1 절삭 블레이드(10)를 상대적으로 이동시킨다. 이에 의해, 제1 절삭 블레이드(10)가 제1 영역(23a)의 표면(11a)측에 미리 정해진 깊이로 절입된다.
그리고, 제1 절삭 블레이드(10)가 제1 영역(23a)에 절입된 상태로, 척 테이블(4)을 회전시킨다. 이에 의해, 제1 절삭 블레이드(10)가 웨이퍼(11)의 둘레 방향을 따라 제1 영역(23a)에 절입되어, 제1 영역(23a)에 환형의 홈이 형성된다. 그 결과, 제1 영역(23a)이 제1 절삭 블레이드(10)의 절입 깊이만큼 얇아져, 외주 잉여 영역(23)에 단차부(23b)(도 3 참조)가 형성된다.
다음에, 웨이퍼(11)를 캐리어 기판(25)에 고정한다(캐리어 기판 고정 단계). 도 3은 캐리어 기판(25)에 고정된 웨이퍼(11)를 나타내는 단면도이다.
캐리어 기판(25)은, 예컨대 유리나 실리콘 등을 포함하는 고강성의 기판이고, 표면(25a) 및 이면(25b)을 구비하는 판형으로 형성되어 있다. 캐리어 기판 고정 단계에서는, 먼저 캐리어 기판(25)의 표면(25a)측에 접착제(27)를 도포한다. 접착제(27)의 재질에 제한은 없고, 예컨대 에폭시 수지나 아크릴 수지 등의 점착성을 갖는 수지를 이용할 수 있다. 또한, 접착제(27)는 웨이퍼(11)의 표면(11a)측에 도포되어도 좋다.
그리고, 캐리어 기판(25)의 표면(25a)측과 웨이퍼(11)의 표면(11a)측이 대향하도록, 캐리어 기판(25)과 웨이퍼(11)를 접착제(27)를 통해 접착시켜, 웨이퍼(11)를 캐리어 기판(25)에 고정한다. 캐리어 기판(25)에 웨이퍼(11)를 고정하면, 웨이퍼(11)가 캐리어 기판(25)에 의해 지지되어, 웨이퍼(11)의 유지나 반송이 용이해진다.
다음에, 웨이퍼(11)의 이면(11b)측을 연삭한다(연삭 단계). 도 4의 (A)는 연삭 단계의 모습을 나타내는 일부 단면 정면도이다. 연삭 단계는, 예컨대 연삭 장치(20)를 이용하여 실시된다.
연삭 장치(20)는, 웨이퍼(11)를 유지하는 척 테이블(22)을 구비한다. 척 테이블(22)은 모터 등의 회전 구동원(도시하지 않음)과 접속되어 있고, 이 회전 구동원은 척 테이블(22)을 연직 방향에 대략 평행한 회전축의 둘레로 회전시킨다. 또한, 척 테이블(22)의 하방에는 이동 기구(도시하지 않음)가 마련되어 있고, 이 이동 기구는 척 테이블(22)을 수평 방향(가공 이송 방향)을 따라 이동시킨다.
척 테이블(22)의 상면은, 웨이퍼(11)를 유지하는 유지면(22a)을 구성한다. 유지면(22a)은, 척 테이블(22)의 내부에 형성된 흡인로(도시하지 않음) 등을 통해 흡인원(도시하지 않음)과 접속되어 있다.
척 테이블(22)의 상방에는, 연삭 유닛(24)이 배치되어 있다. 연삭 유닛(24)은, 승강 기구(도시하지 않음)에 의해 지지된 스핀들 하우징(도시하지 않음)을 구비하고 있다. 스핀들 하우징에는 스핀들(26)이 수용되어 있고, 스핀들(26)의 하단부에는 원반형의 마운트(28)가 고정되어 있다.
마운트(28)의 하면측에는, 마운트(28)와 대략 동일한 직경의 연삭 휠(30)이 장착된다. 연삭 휠(30)은, 스테인레스, 알루미늄 등의 금속 재료로 형성된 원환형의 베이스(32)를 구비한다. 또한, 베이스(32)의 하면측에는, 복수의 직방체형의 연삭 지석(34)이 베이스(32)의 외주를 따라 환형으로 배열되어 있다.
스핀들(26)의 상단측(기단측)에는, 모터 등의 회전 구동원(도시하지 않음)이 접속되어 있고, 연삭 휠(30)은 이 회전 구동원으로부터 전해지는 힘에 의해 회전한다. 또한, 연삭 유닛(24)의 내부에는, 순수 등의 연삭액을 공급하기 위한 연삭액 공급로(도시하지 않음)가 마련되어 있다. 연삭액은, 웨이퍼(11)에 연삭 가공을 실시할 때에, 웨이퍼(11) 및 연삭 지석(34)을 향하여 공급된다.
연삭 단계에서는, 먼저 웨이퍼(11)가 고정된 캐리어 기판(25)의 이면(25b)과 유지면(22a)이 대향하도록, 캐리어 기판(25)을 척 테이블(22) 상에 배치하여, 유지면(22a)에 흡인원의 부압을 작용시킨다. 이에 의해, 웨이퍼(11)는 이면(11b)측이 상방으로 노출된 상태로 척 테이블(22)에 의해 흡인 유지된다.
다음에, 척 테이블(22)을 이동시켜, 연삭 유닛(24)의 하방에 배치한다. 그리고, 척 테이블(22)과 연삭 휠(30)을 각각 회전시켜, 연삭액을 웨이퍼(11)의 이면(11b)측에 공급하면서 스핀들(26)을 하강시킨다. 또한, 스핀들(26)의 하강 속도는, 연삭 지석(34)의 하면이 적절한 힘으로 웨이퍼(11)의 이면(11b)측으로 압박되도록 조정된다.
이에 의해, 웨이퍼(11)의 이면(11b)측이 연삭되고, 웨이퍼(11) 전체가 얇게 가공된다. 이 웨이퍼(11)의 연삭은, 웨이퍼(11)의 두께가 미리 정해진 두께(연삭 마무리 두께)가 될 때까지 계속된다.
도 4의 (B)는 연삭 단계 후의 웨이퍼(11)의 일부를 확대하여 나타내는 단면도이다. 웨이퍼(11)의 내부에는, 디바이스(15)에 접속된 전극(19)이 매립되어 있다. 또한, 전극(19)과 웨이퍼(11) 사이에는, 산화규소 등을 포함하는 절연막(29)이 전극(19)을 덮도록 형성되어 있고, 웨이퍼(11)와 전극(19)은 절연막(29)에 의해 절연되어 있다. 이 절연막(29)은, 예컨대 열 산화법이나 CVD(Chemical Vapor Deposition)법을 이용하여 형성된다.
연삭 단계에서의 웨이퍼(11)의 연삭량은, 제1 절삭 단계에서 제1 영역(23a)에 형성된 홈이 웨이퍼(11)의 이면(11b)측에서 노출되고, 또한 도 4의 (B)에 나타내는 바와 같이 전극(19)이 웨이퍼(11)의 이면(11b)측에서 노출하지 않는 범위로 설정된다. 연삭 단계가 완료하면, 웨이퍼(11)의 외주 잉여 영역(23)의 제1 영역(23a)(도 3 참조)이 제거된다.
여기서, 가공 전의 웨이퍼(11)의 외주 가장자리(11c)는, 표면(11a)으로부터 이면(11b)을 향하여 곡면형으로 되어 있는 경우가 있다[예컨대, 도 2의 (A)의 웨이퍼(11)의 좌단부 참조]. 이러한 웨이퍼(11)에 대하여, 제1 절삭 단계를 실시하는 일없이 연삭 단계를 실시하면, 연삭 가공 후의 웨이퍼(11)의 외주 가장자리가 예리한 형상이 되어, 웨이퍼(11)의 기계적 강도가 저하한다.
한편, 본 실시형태의 제1 절삭 단계를 실시하면, 그 후의 연삭 단계에서 외주 잉여 영역(23)이 연삭되어도, 제1 영역(23a)이 제거되어, 연삭 후의 웨이퍼(11)의 외주 가장자리(11d)[도 4의 (A) 참조]는 웨이퍼(11)의 표면(11a) 및 이면(11b)과 대략 수직이 된다. 그 때문에, 연삭 단계의 실시 후에 웨이퍼(11)의 외주 가장자리(11d)가 예리한 형상이 되는 것을 방지하여, 웨이퍼(11)의 기계적 강도의 저하를 억제할 수 있다.
다음에, 웨이퍼(11)의 이면(11b)측에 약액을 공급하여 웨이퍼(11)를 에칭하여, 절연막(29)으로 덮인 전극(19)을 웨이퍼(11)의 이면(11b)측으로부터 돌출시킨다(에칭 단계). 도 5의 (A)는 에칭 단계의 모습을 나타내는 일부 단면 정면도이다. 에칭 단계는, 예컨대 에칭 장치(40)를 이용하여 실시된다.
에칭 장치(40)는, 웨이퍼(11)를 유지하는 척 테이블(42)을 구비한다. 척 테이블(42)은, 모터 등의 회전 구동원(도시하지 않음)과 접속되어 있고, 이 회전 구동원은 척 테이블(42)을 수직 방향에 대략 평행한 회전축의 둘레로 회전시킨다.
척 테이블(42)의 상면은, 웨이퍼(11)를 유지하는 유지면(42a)을 구성한다. 유지면(42a)은, 척 테이블(42)의 내부에 형성된 흡인로(도시하지 않음) 등을 통해 흡인원(도시하지 않음)과 접속되어 있다. 또한, 척 테이블(42)의 상방에는, 웨이퍼(11)를 에칭하기 위한 약액(에칭액)(46)을 척 테이블(42)측을 향하여 공급하는 노즐(44)이 배치되어 있다.
에칭 단계에서는, 먼저 웨이퍼(11)가 고정된 캐리어 기판(25)의 이면(25b)측과 유지면(42a)이 대향하도록, 캐리어 기판(25)을 척 테이블(42) 상에 배치하여, 유지면(42a)에 흡인원의 부압을 작용시킨다. 이에 의해, 웨이퍼(11)는 이면(11b)측이 상방으로 노출된 상태로 척 테이블(42)에 의해 흡인 유지된다.
다음에, 노즐(44)로부터 약액(46)을 분사하며, 척 테이블(42)을 회전시켜, 웨이퍼(11)의 이면(11b)측에 약액(46)을 공급한다. 또한, 약액(46)의 재료는, 웨이퍼(11)의 재질 등에 따라 적절하게 선택된다. 예컨대, 웨이퍼(11)로서 실리콘 웨이퍼를 이용하는 경우에는, 약액(46)으로서 불산 및 질산을 포함하는 산성의 혼합액 등을 이용할 수 있다. 이에 의해, 웨이퍼(11)의 이면(11b)이 에칭되어, 웨이퍼(11)가 얇아진다.
도 5의 (B)는 에칭 단계 후의 웨이퍼(11)의 일부를 확대하여 나타내는 단면도이다. 웨이퍼(11)의 에칭은, 도 5의 (B)에 나타내는 바와 같이 전극(19) 및 절연막(29)이 웨이퍼(11)의 이면(11b)으로부터 상방으로 돌출할 때까지 계속된다.
또한, 약액(46)으로 웨이퍼(11)를 에칭하면, 약액(46)이 웨이퍼(11)의 이면(11b)측으로부터 외주 가장자리(11d)를 타고 표면(11a) 측에 공급되어, 외주 가장자리(11d)의 근방에서 노출되고 있는 접착제(27)의 외주 영역이 제거된다. 그 결과, 도 5의 (A)에 나타내는 바와 같이, 웨이퍼(11)의 외주 잉여 영역(23)의 적어도 일부가 접착제(27)와 접촉하지 않고, 웨이퍼(11)가 접착제(27)에 대하여 오버행한 상태가 된다.
도 5의 (C)는 에칭 단계 후의 외주 잉여 영역(23)의 일부를 확대하여 나타내는 평면도이다. 접착제(27)의 일부가 약액(46)에 의해 제거되면, 외주 잉여 영역(23)에는 접착제(27)와 접촉하지 않는 제2 영역(23c)이 형성된다. 제2 영역(23c)은, 외주 잉여 영역(23) 중, 제1 절삭 단계 및 연삭 단계의 실시에 의해 제거된 제1 영역(23a)보다 디바이스 영역(21)측에 위치하는 환형의 영역에 상당하며, 에칭 단계에서 접착제(27)가 제거된 영역과 중첩한다.
다음에, 웨이퍼(11)의 이면(11b)측을 절연막으로 덮는다(절연막 피복 단계). 도 6의 (A)는 이면(11b)측에 절연막(31)이 형성된 웨이퍼(11)를 나타내는 단면도이다.
절연막 피복 단계에서는, 웨이퍼(11)의 이면(11b)측을 덮도록 절연막(31)을 형성한다. 이에 의해, 웨이퍼(11)의 이면(11b)으로부터 돌출한 전극(19) 및 절연막(29)이 절연막(31)에 의해 덮인다. 또한, 절연막(31)은, 산화규소 등을 포함하며, 예컨대 스퍼터법, CVD법 등을 이용하여 형성된다. 이 절연막(31)은, 웨이퍼(11)의 이면(11b)측을 보호하는 패시베이션막으로서 기능한다.
도 6의 (B)는 절연막 피복 단계 후의 웨이퍼(11)의 일부를 확대하여 나타내는 단면도이다. 도 6의 (B)에 나타내는 바와 같이, 웨이퍼(11)의 이면(11b)측에는, 전극(19) 및 절연막(29)의 선단을 덮도록 절연막(31)이 형성된다.
다음에, 외주 잉여 영역(23)의 제2 영역(23c)에 제2 절삭 블레이드를 웨이퍼(11)의 둘레 방향을 따라 절입시킴으로써, 제2 영역(23c)을 제거한다(제2 절삭 단계). 도 7은 제2 절삭 단계의 모습을 나타내는 일부 단면 정면도이다.
제2 절삭 단계는, 제1 연삭 단계와 마찬가지로, 예컨대 절삭 장치(2)를 이용하여 실시된다. 또한, 이하에 설명이 생략되어 있는 제2 절삭 단계의 공정의 상세는, 제1 절삭 단계와 동일하다.
제2 절삭 단계에서는, 스핀들(8)에 환형의 제2 절삭 블레이드(12)를 장착한다. 제2 절삭 블레이드(12)는, 다이아몬드 등을 포함하는 지립을 본드재로 고정하여 형성된다. 본드재로서는, 예컨대 메탈 본드, 레진 본드, 비트리파이드 본드 등을 이용할 수 있다. 제2 절삭 블레이드(12)는, 제1 절삭 단계에서 사용한 제1 절삭 블레이드(10)여도 좋고, 별도의 절삭 블레이드여도 좋다.
제2 절삭 단계에서는, 먼저 웨이퍼(11)가 고정된 캐리어 기판(25)의 이면(25b)측과 척 테이블(4)의 유지면(4a)이 대향하도록, 캐리어 기판(25)을 척 테이블(4) 상에 배치하고, 유지면(4a)에 흡인원의 부압을 작용시킨다. 이에 의해, 웨이퍼(11)는 이면(11b)측[절연막(31)측]이 상방으로 노출된 상태로 척 테이블(4)에 의해 흡인 유지된다.
다음에, 척 테이블(4)에 의해 유지된 웨이퍼(11)의 외주 잉여 영역(23)을, 제2 절삭 블레이드(12)에 의해 절삭한다. 여기서, 제2 절삭 단계에서는, 외주 잉여 영역(23) 중, 접착제(27)와 접촉하지 않는 제2 영역(23c)[도 5의 (A), 도 5의 (C) 참조]에 제2 절삭 블레이드(12)를 절입시킨다.
먼저, 제2 절삭 블레이드(12)의 하단이, 웨이퍼(11)의 표면(11a)[접착제(27)의 상면]보다 하방이며, 또한 접착제(27)의 하면보다 상방에 배치되도록, 절삭 유닛(6)의 높이를 조정한다. 또한, 제2 절삭 블레이드(12)와 외주 잉여 영역(23)의 제2 영역(23c)이 정면에서 보아 중첩하도록, 절삭 유닛(6)의 인덱싱 이송 방향(도 7의 좌우 방향)에 있어서의 위치를 조정한다.
그리고, 제2 절삭 블레이드(12)를 회전시키면서 척 테이블(4)을 가공 이송 방향(도 7의 전후 방향)으로 이동시켜, 척 테이블(4)과 제2 절삭 블레이드(12)를 상대적으로 이동시킨다. 이에 의해, 제2 절삭 블레이드(12)가 외주 잉여 영역(23)의 제2 영역(23c)[도 5의 (A), 도 5의 (C) 참조]에 웨이퍼(11)의 두께를 넘는 깊이로 절입된다.
그리고, 제2 절삭 블레이드(12)가 제2 영역(23c)에 절입된 상태로, 척 테이블(4)을 회전시킨다. 이에 의해, 제2 절삭 블레이드(12)가 웨이퍼(11)의 둘레 방향을 따라 절입되어, 제2 영역(23c)이 환형으로 절삭된다. 그 결과, 웨이퍼(11)로부터 제2 영역(23c)이 제거된다. 제2 영역(23c)이 제거되면, 웨이퍼(11)의 표면(11a)측의 전체가 접착제(27)에 접촉한 상태가 되어, 웨이퍼(11)가 접착제(27)에 대하여 오버행한 상태가 해소된다.
다음에, 웨이퍼(11)의 이면(11b)측을 연마하여, 전극(19)을 절연막(31)으로부터 노출시킨다(연마 단계). 도 8의 (A)는 연마 단계의 모습을 나타내는 일부 단면 정면도이다. 연마 단계는, 예컨대 연마 장치(50)를 이용하여 실시된다.
연마 장치(50)는, 웨이퍼(11)를 유지하는 척 테이블(52)을 구비한다. 척 테이블(52)은 모터 등의 회전 구동원(도시하지 않음)과 접속되어 있고, 이 회전 구동원은 척 테이블(52)을 연직 방향에 대략 평행한 회전축의 둘레로 회전시킨다. 또한, 척 테이블(52)의 하방에는 이동 기구(도시하지 않음)가 마련되어 있고, 이 이동 기구는 척 테이블(52)을 수평 방향(가공 이송 방향)을 따라 이동시킨다.
척 테이블(52)의 상면은, 웨이퍼(11)를 유지하는 유지면(52a)을 구성한다. 유지면(52a)은, 척 테이블(52)의 내부에 형성된 흡인로(도시하지 않음) 등을 통해 흡인원(도시하지 않음)과 접속되어 있다.
척 테이블(52)의 상방에는, 연마 유닛(54)이 배치되어 있다. 연마 유닛(54)은, 승강 기구(도시하지 않음)에 의해 지지된 스핀들 하우징(도시하지 않음)을 구비하고 있다. 스핀들 하우징에는 스핀들(56)이 수용되어 있고, 스핀들(56)의 하단부에는 원반형의 마운트(58)가 고정되어 있다.
마운트(58)의 하면측에는, 마운트(58)와 대략 동일한 직경으로 구성된 원반형의 연마 패드(60)가 장착된다. 연마 패드(60)는, 스테인레스나 알루미늄 등의 금속 재료나, PPS(폴리페니렌설파이드) 등의 수지를 포함하는 원반형의 베이스(62)를 구비한다. 또한, 베이스(62)의 하면측에는, 원반형의 연마층(64)이 고정되어 있다.
또한, 연마 유닛(54)의 내부에는, 연마층(64)의 하면의 중앙부에서 개구하는 연마액 공급로(66)가 연직 방향을 따라 형성되어 있다. 웨이퍼(11)를 연마할 때에는, 연마액 공급로(66)로부터 웨이퍼(11) 및 연마층(64)을 향하여 연마액이 공급된다.
연마층(64)은, 예컨대 부직포나 발포 우레탄에 지립(고정 지립)을 분산시킴으로써 형성된다. 지립으로서는, 예컨대 입경이 0.1 ㎛ 이상 10 ㎛ 이하 정도인 실리카를 이용할 수 있다. 단, 지립의 입경이나 재질 등은 웨이퍼(11)의 재질 등에 따라 적절하게 변경된다.
연마층(64)에 지립이 포함되는 경우에는, 연마액 공급로(66)로부터 공급되는 연마액으로서, 지립을 포함하지 않는 연마액이 이용된다. 연마액으로서는, 예컨대 수산화나트륨이나 수산화칼륨 등이 용해한 알칼리 용액이나, 과망간산염 등의 산성액을 이용할 수 있다. 또한, 연마액으로서 순수를 이용할 수도 있다.
한편, 연마층(64)에는 지립이 포함되지 않아도 좋다. 이 경우, 연마액 공급로(66)로부터 공급되는 연마액으로서, 지립(유리 지립)이 분산된 약액(슬러리)이 이용된다. 약액의 재료, 지립의 재질, 지립의 입경 등은, 웨이퍼(11)의 재질 등에 따라 적절하게 선택된다.
연마 단계에서는, 먼저 웨이퍼(11)가 고정된 캐리어 기판(25)의 이면(25b)과 유지면(52a)이 대향하도록, 캐리어 기판(25)을 척 테이블(52) 상에 배치하고, 유지면(52a)에 흡인원의 부압을 작용시킨다. 이에 의해, 웨이퍼(11)는, 이면(11b)측[절연막(31)측]이 상방으로 노출된 상태로 척 테이블(52)에 의해 흡인 유지된다.
다음에, 척 테이블(52)을 연마 유닛(54)의 하방으로 이동시킨다. 그리고, 척 테이블(52)과 연마 패드(60)를 각각 회전시켜, 연마액을 연마액 공급로(66)로부터 절연막(31)에 공급하면서 스핀들(56)을 하강시킨다. 또한, 스핀들(56)의 하강 속도는, 연마층(64)의 하면이 적절한 힘으로 절연막(31)에 압박되도록 조정된다. 이에 의해, 절연막(31)이 연마된다.
도 8의 (B)는 연마 단계 후의 웨이퍼(11)의 일부를 확대하여 나타내는 단면도이다. 연마 단계에서는, 전극(19)이 절연막(31)으로부터 노출할 때까지 절연막(29) 및 절연막(31)이 연마된다. 그 결과, 웨이퍼(11)의 내부에는, 디바이스(15)와 접속되고 웨이퍼(11)의 이면(11b)측에서 노출된 전극(19)이 형성된다. 그 후, 필요에 따라, 전극(19)에 접속되는 범프(도시하지 않음)를 웨이퍼(11)의 이면(11b)측[절연막(31)측]에 형성한다.
여기서, 도 6의 (A)에 나타내는 바와 같이, 웨이퍼(11)의 외주 잉여 영역(23)이 접착제(27)에 접촉하지 않고, 웨이퍼(11)가 접착제(27)에 대하여 오버행한 상태로 연마 단계를 실시하면, 외주 잉여 영역(23)의 고정이 불충분한 상태로 연마 가공이 실시된다. 그 결과, 외주 잉여 영역(23)에서 깨짐(치핑)이나 크랙 등의 가공 불량이 생기는 경우가 있다.
한편, 본 실시형태에 따른 웨이퍼의 가공 방법에서는, 제2 절삭 단계의 실시에 의해 외주 잉여 영역(23)의 제2 영역(23c)을 제거하여, 웨이퍼(11)의 오버행을 해소한다. 그 결과, 연마 단계를 실시할 때에, 웨이퍼(11)의 표면(11a)측의 전체가 접착제(27)에 접촉하여, 웨이퍼(11)의 외주 잉여 영역(23)이 적절하게 고정된 상태가 된다. 이에 의해, 외주 잉여 영역(23)에서의 가공 불량의 발생을 방지할 수 있다.
이상과 같이, 본 실시형태에 따른 웨이퍼의 가공 방법에서는, 표면(11a)측이 접착제(27)를 통해 캐리어 기판(25)에 고정된 웨이퍼(11)의 이면(11b)측을 약액(46)에 의해 에칭한 후, 웨이퍼(11)의 외주 잉여 영역(23) 중 접착제(27)와 접촉하지 않는 제2 영역(23c)을 제거한 뒤에, 웨이퍼(11)의 이면(11b)측에 형성된 절연막(31)을 연마 패드(60)에 의해 연마한다.
상기 방법을 이용하면, 약액(46)에 의한 에칭으로 접착제(27)의 외주 영역이 제거된 경우에도, 웨이퍼(11)의 표면(11a)측의 전체가 접착제(27)에 접촉한 상태로 연마 가공을 실시할 수 있다. 이에 의해, 웨이퍼(11)의 외주 잉여 영역(23)에서의 깨짐(치핑)이나 크랙 등의 가공 불량의 발생을 방지하여, 디바이스 칩의 품질 저하를 억제할 수 있다.
또한, 상기에서는, 제1 절삭 단계를 실시한 후에 캐리어 기판 고정 단계를 실시하는 형태에 대해서 설명하였지만, 캐리어 기판 고정 단계를 실시한 후에 제1 절삭 단계를 실시할 수도 있다. 이하, 상기 실시형태의 변형예에 대해서 설명한다. 또한, 이하에 설명이 없는 공정의 상세는, 상기 실시형태와 동일하다.
먼저, 제1 절삭 단계의 실시 전에, 웨이퍼(11)를 캐리어 기판(25)에 고정한다(캐리어 기판 고정 단계). 또한, 캐리어 기판 고정 단계의 상세는, 도 3의 설명과 동일하다.
다음에, 캐리어 기판(25)에 고정된 웨이퍼(11)에 대하여, 제1 절삭 단계를 실시한다. 도 9는 변형예에 따른 제1 절삭 단계의 모습을 나타내는 일부 단면 정면도이다.
변형예에 따른 제1 절삭 단계에서는, 먼저 웨이퍼(11)가 고정된 캐리어 기판(25)의 이면(25b)과 척 테이블(4)의 유지면(4a)이 대향하도록, 캐리어 기판(25)을 척 테이블(4) 상에 배치하고, 유지면(4a)에 흡인원의 부압을 작용시킨다. 이에 의해, 웨이퍼(11)는 이면(11b)측이 상방으로 노출된 상태로 척 테이블(4)에 의해 흡인 유지된다.
그리고, 제1 절삭 블레이드(10)에 의해 외주 잉여 영역(23)의 제1 영역(23a)[도 2의 (A), 도 2의 (B) 참조]이 제거되도록, 절삭 유닛(6)의 위치가 조정된다. 구체적으로는, 제1 절삭 블레이드(10)의 하단이, 웨이퍼(11)의 표면(11a)[접착제(27)의 상면]보다 하방에 배치된다. 이 상태로 척 테이블(4)을 이동시켜, 제1 절삭 블레이드(10)를 제1 영역(23a)에 절입시킨다. 이에 의해, 제1 절삭 블레이드(10)는 웨이퍼(11)의 표면(11a)에 달하는 깊이로 웨이퍼(11)에 절입된다.
그리고, 제1 절삭 블레이드(10)가 제1 영역(23a)에 절입된 상태로, 척 테이블(4)을 회전시킨다. 이에 의해, 제1 절삭 블레이드(10)가 웨이퍼(11)의 둘레 방향을 따라 제1 영역(23a)에 절입되어, 제1 영역(23a)이 제거된다.
이와 같이, 제1 영역(23a)을 제거하도록 제1 절삭 단계를 실시하면, 절삭 후의 웨이퍼(11)의 외주 가장자리(11e)는, 웨이퍼(11)의 표면(11a) 및 이면(11b)과 대략 수직이 된다.
다음에, 도 4의 (A)의 설명과 동일한 순서에 따라, 연삭 단계를 실시한다. 도 10은 변형예에 따른 연삭 단계의 모습을 나타내는 일부 단면 정면도이다. 도 10에 나타내는 바와 같이, 웨이퍼(11)는, 외주 가장자리(11e)가 웨이퍼(11)의 표면(11a) 및 이면(11b)과 대략 수직이 된 상태로 연삭된다. 그 때문에, 연삭 가공에 의해 웨이퍼(11)가 얇아져도, 웨이퍼(11)의 외주 가장자리(11e)가 예리한 형상이 되지 않아, 웨이퍼(11)의 기계적 강도의 저하가 억제된다.
그 외에, 상기 실시형태에 따른 구조, 방법 등은, 본 발명의 목적의 범위를 일탈하지 않는 한에 있어서 적절하게 변경하여 실시할 수 있다.
11 : 웨이퍼 11a : 표면
11b : 이면 11c : 외주 가장자리
11d : 외주 가장자리 11e : 외주 가장자리
13 : 분할 예정 라인(스트리트) 15 : 디바이스
17 : 접속 전극 19 : 전극(비아 전극, 관통 전극)
21 : 디바이스 영역 23 : 외주 잉여 영역
23a : 제1 영역 23b : 단차부
23c : 제2 영역 25 : 캐리어 기판
25a : 표면 25b : 이면
27 : 접착제 29 : 절연막
31 : 절연막 2 : 절삭 장치
4 : 척 테이블 4a : 유지면
6 : 절삭 유닛 8 : 스핀들
10 : 제1 절삭 블레이드 12 : 제2 절삭 블레이드
20 : 연삭 장치 22 : 척 테이블
22a : 유지면 24 : 연삭 유닛
26 : 스핀들 28 : 마운트
30 : 연삭 휠 32 : 베이스
34 : 연삭 지석 40 : 에칭 장치
42 : 척 테이블 42a : 유지면
44 : 노즐 46 : 약액(에칭액)
50 : 연마 장치 52 : 척 테이블
52a : 유지면 54 : 연마 유닛
56 : 스핀들 58 : 마운트
60 : 연마 패드 62 : 베이스
64 : 연마층 66 : 연마액 공급로

Claims (1)

  1. 교차하는 복수의 분할 예정 라인에 의해 구획된 복수의 영역의 표면측에 각각 형성된 복수의 디바이스와, 상기 영역의 내부에 상기 영역의 두께 방향을 따라 매립되고 상기 디바이스에 접속된 전극을 갖는 디바이스 영역과,
    상기 디바이스 영역을 둘러싸는 외주 잉여 영역을 구비하는 웨이퍼를 가공하는 웨이퍼의 가공 방법으로서,
    상기 외주 잉여 영역 중 상기 웨이퍼의 외주 가장자리측에 위치하는 제1 영역에, 제1 절삭 블레이드를 미리 정해진 깊이로 상기 웨이퍼의 둘레 방향을 따라 절입시킴으로써, 상기 외주 잉여 영역에 단차부를 형성하는, 또는 상기 제1 영역을 제거하는 제1 절삭 단계와,
    상기 웨이퍼의 표면측을, 접착제를 통해 캐리어 기판에 고정하는 캐리어 기판 고정 단계와,
    상기 제1 절삭 단계와 상기 캐리어 기판 고정 단계를 실시한 후, 상기 웨이퍼의 두께가 상기 미리 정해진 깊이 이하가 될 때까지 상기 웨이퍼의 이면측을 연삭하여, 상기 전극이 상기 웨이퍼의 이면측에서 노출되지 않는 범위로 상기 웨이퍼를 얇게 하는 연삭 단계와,
    상기 연삭 단계를 실시한 후, 상기 웨이퍼의 이면측에 약액을 공급하여 상기 웨이퍼를 에칭하여, 상기 전극을 상기 웨이퍼의 이면측으로부터 돌출시키는 에칭 단계와,
    상기 에칭 단계를 실시한 후, 상기 웨이퍼의 이면측을 절연막으로 덮는 절연막 피복 단계와,
    상기 절연막 피복 단계를 실시한 후, 상기 외주 잉여 영역 중 상기 접착제와 접촉하지 않는 제2 영역에, 제2 절삭 블레이드를 상기 웨이퍼의 둘레 방향을 따라 절입시킴으로써, 상기 제2 영역을 제거하는 제2 절삭 단계, 그리고
    상기 제2 절삭 단계를 실시한 후, 상기 웨이퍼의 이면측에 연마액을 공급하면서 연마 패드를 압박하여 상기 절연막을 연마하여, 상기 전극을 상기 절연막으로부터 노출시키는 연마 단계
    를 포함하는 것을 특징으로 하는 웨이퍼의 가공 방법.
KR1020190158050A 2018-12-04 2019-12-02 웨이퍼의 가공 방법 KR20200067760A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2018-227440 2018-12-04
JP2018227440A JP7187115B2 (ja) 2018-12-04 2018-12-04 ウェーハの加工方法

Publications (1)

Publication Number Publication Date
KR20200067760A true KR20200067760A (ko) 2020-06-12

Family

ID=70681040

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190158050A KR20200067760A (ko) 2018-12-04 2019-12-02 웨이퍼의 가공 방법

Country Status (6)

Country Link
US (1) US10950504B2 (ko)
JP (1) JP7187115B2 (ko)
KR (1) KR20200067760A (ko)
CN (1) CN111276397B (ko)
DE (1) DE102019218879B4 (ko)
TW (1) TWI805872B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7430515B2 (ja) * 2019-11-06 2024-02-13 株式会社ディスコ ウエーハの処理方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010225976A (ja) 2009-03-25 2010-10-07 Disco Abrasive Syst Ltd 積層ウェーハの分割方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03183130A (ja) * 1989-12-12 1991-08-09 Sony Corp 半導体基板の製造方法
JPH05109677A (ja) * 1991-10-16 1993-04-30 Sony Corp Ｓｏｉ基板の製造方法
JP3553196B2 (ja) * 1995-03-29 2004-08-11 コマツ電子金属株式会社 Ｓｏｉ基板の製造方法
JP2005026413A (ja) * 2003-07-01 2005-01-27 Renesas Technology Corp 半導体ウエハ、半導体素子およびその製造方法
JP4918229B2 (ja) * 2005-05-31 2012-04-18 信越半導体株式会社 貼り合わせウエーハの製造方法
CN100399540C (zh) * 2005-08-30 2008-07-02 中美矽晶制品股份有限公司 复合晶片结构的制造方法
US20080044984A1 (en) * 2006-08-16 2008-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of avoiding wafer breakage during manufacture of backside illuminated image sensors
JP5995599B2 (ja) * 2012-08-06 2016-09-21 株式会社ディスコ ウエーハの加工方法
US8669166B1 (en) * 2012-08-15 2014-03-11 Globalfoundries Inc. Methods of thinning and/or dicing semiconducting substrates having integrated circuit products formed thereon
JP6042662B2 (ja) * 2012-08-24 2016-12-14 株式会社ディスコ ウェーハの加工方法
JP6302644B2 (ja) * 2013-11-11 2018-03-28 株式会社ディスコ ウェーハの加工方法
JP6230381B2 (ja) * 2013-11-15 2017-11-15 株式会社ディスコ 加工方法
CN104733300B (zh) * 2013-12-23 2018-09-25 中芯国际集成电路制造(上海)有限公司 一种键合晶片的减薄方法
JP6344971B2 (ja) * 2014-05-16 2018-06-20 株式会社ディスコ サポートプレート、サポートプレートの形成方法及びウェーハの加工方法
US9786643B2 (en) * 2014-07-08 2017-10-10 Micron Technology, Inc. Semiconductor devices comprising protected side surfaces and related methods
JP2016127232A (ja) * 2015-01-08 2016-07-11 株式会社ディスコ ウェーハの加工方法
US9455187B1 (en) * 2015-06-18 2016-09-27 International Business Machines Corporation Backside device contact
JP6636377B2 (ja) * 2016-04-08 2020-01-29 株式会社ディスコ パッケージウェーハの製造方法及びデバイスチップの製造方法
KR102524962B1 (ko) * 2016-11-14 2023-04-21 삼성전자주식회사 기판 구조체 제조 방법 및 이를 이용하여 제조된 기판 구조체

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010225976A (ja) 2009-03-25 2010-10-07 Disco Abrasive Syst Ltd 積層ウェーハの分割方法

Also Published As

Publication number Publication date
DE102019218879A1 (de) 2020-06-04
US20200176316A1 (en) 2020-06-04
DE102019218879B4 (de) 2024-05-16
TWI805872B (zh) 2023-06-21
TW202022932A (zh) 2020-06-16
JP2020092142A (ja) 2020-06-11
CN111276397A (zh) 2020-06-12
JP7187115B2 (ja) 2022-12-12
CN111276397B (zh) 2024-04-05
US10950504B2 (en) 2021-03-16

Similar Documents

Publication Publication Date Title
JP2009021462A (ja) ウェーハの加工方法
JP2009010178A (ja) ウェーハの加工方法
KR102255728B1 (ko) 웨이퍼의 가공 방법
TW201310517A (zh) 晶圓之加工方法
TWI805872B (zh) 晶圓的加工方法
CN113400101A (zh) 磨削方法
JP7313775B2 (ja) ウェーハの加工方法
US11538710B2 (en) Carrier plate removing method
US20170316978A1 (en) Wafer processing method
JP2014053352A (ja) ウエーハの加工方法
KR20210030877A (ko) 웨이퍼의 연삭 방법
JP6042662B2 (ja) ウェーハの加工方法
JP6896346B2 (ja) 被加工物の加工方法
US20230162990A1 (en) Package device manufacturing method
JP2014053357A (ja) ウエーハの加工方法
US20220274224A1 (en) Grinding method for workpiece
US20230234183A1 (en) Method of processing workpiece
JP2024062729A (ja) 被加工物の研削方法
KR20170016284A (ko) 피가공물의 가공 방법
JP2014053356A (ja) ウエーハの加工方法
JP2024067453A (ja) 被加工物の研削方法
TW202336851A (zh) 封裝器件之製造方法
JP2023128351A (ja) 加工方法
JP2023028797A (ja) ウェーハの加工方法
JP2021145071A (ja) ウェーハの加工方法

Legal Events

Date Code Title Description
A201 Request for examination