TW202336851A - 封裝器件之製造方法 - Google Patents

封裝器件之製造方法 Download PDF

Info

Publication number
TW202336851A
TW202336851A TW112107582A TW112107582A TW202336851A TW 202336851 A TW202336851 A TW 202336851A TW 112107582 A TW112107582 A TW 112107582A TW 112107582 A TW112107582 A TW 112107582A TW 202336851 A TW202336851 A TW 202336851A
Authority
TW
Taiwan
Prior art keywords
substrate
resin
grinding
recessed portion
device wafer
Prior art date
Application number
TW112107582A
Other languages
English (en)
Inventor
寺西俊輔
Original Assignee
日商迪思科股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商迪思科股份有限公司 filed Critical 日商迪思科股份有限公司
Publication of TW202336851A publication Critical patent/TW202336851A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B1/00—Processes of grinding or polishing; Use of auxiliary equipment in connection with such processes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24D—TOOLS FOR GRINDING, BUFFING OR SHARPENING
    • B24D7/00—Bonded abrasive wheels, or wheels with inserted abrasive blocks, designed for acting otherwise than only by their periphery, e.g. by the front face; Bushings or mountings therefor
    • B24D7/06—Bonded abrasive wheels, or wheels with inserted abrasive blocks, designed for acting otherwise than only by their periphery, e.g. by the front face; Bushings or mountings therefor with inserted abrasive blocks, e.g. segmental
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)

Abstract

[課題]提供一種可減少搭載於基板之器件晶片的位置的參差之封裝器件之製造方法。 [解決手段]一種封裝器件之製造方法，具備以下步驟：第1基板準備步驟，準備第1基板，前述第1基板在複數個搭載區域各自搭載有器件晶片；第2基板準備步驟，準備具備可容置器件晶片的複數個凹部之第2基板；貼合步驟，將第1基板與第2基板貼合，以將器件晶片收納於凹部；磨削步驟，將第2基板磨削至凹部露出為止；樹脂塑模步驟，對複數個凹部供給樹脂而以樹脂覆蓋器件晶片；及分割步驟，藉由分割第1基板以及第2基板，而製造各自具備器件晶片之複數個封裝器件。

Description

封裝器件之製造方法
本發明是有關於一種將搭載有器件晶片之基板分割來製造封裝器件之封裝器件之製造方法。
在器件晶片的製造製程中，是使用在被相互交叉之複數條分割預定線(切割道)所區劃出之複數個區域中各自形成有器件之晶圓。藉由沿著分割預定線分割此晶圓，可獲得各自具備器件之複數個器件晶片。器件晶片可組入到行動電話、個人電腦等的各種電子機器。
近年來，伴隨著電子機器的小型化，搭載於電子機器之器件晶片的小型化、高集成化備受要求。於是，將複數個器件晶片封裝化來形成封裝器件之技術已被實用化。例如，可將搭載於預定的基板的正面側之複數個器件晶片以密封用的樹脂(塑模樹脂)密封，並且在基板形成再配線層(RDL：Redistribution Layer)等。之後，可藉由將基板分割並個片化，來製造經封裝化之複數個具備器件晶片之封裝器件。
為了將已搭載於基板之複數個器件晶片密封，必須在基板的正面側(器件晶片側)的整體以可做到器件晶片的被覆之厚度來形成樹脂層。因此，在器件晶片的密封上變得需要大量的樹脂。又，若在以樹脂被覆基板的正面側後使樹脂硬化，會起因於樹脂層收縮或基板與樹脂層之熱膨脹係數的差異等，而容易在基板產生翹曲。若基板成為已翹曲之狀態，會有對之後的基板的處理(對基板之薄膜的形成、基板之加工等)造成妨礙，而對封裝器件的品質帶來不良影響之疑慮。
於是，已有以下之手法被提出：在基板的正面側設置可容置器件晶片之複數個凹部，並將器件晶片搭載於此凹部(參照專利文獻1)。若採用此手法，變得可藉由對容置有器件晶片的凹部充填樹脂來密封器件晶片，而變得毋須進行在基板的正面側的整體形成較厚之樹脂層的步驟。藉此，可減少在器件晶片的密封上所需要的樹脂之量，並且變得難以產生基板的翹曲。 先前技術文獻 專利文獻
專利文獻1：日本特表2019-512168號公報
發明欲解決之課題
在欲如上述地將器件晶片搭載於基板的凹部的情況下，首先是將可容置器件晶片之複數個凹部形成於基板。然而，有以下之問題：在形成於基板之複數個凹部上會容易產生深度的參差。
例如，可藉由對基板供給電漿狀態的蝕刻氣體來施行乾式蝕刻，而在基板的正面側形成凹部。在此情況下，起因於蝕刻氣體的流動的偏差或電漿密度的參差等，而有在基板內蝕刻率(etching rate)會參差，且在基板的中央部與外周部於凹部之深度產生差異之情形。又，根據蝕刻條件，在凹部的底面中的TTV(Total Thickness Variation(總厚度變異))會變大，而可能在一個個的凹部中也產生深度的參差。
若以具有深度參差之凹部的底面支撐器件晶片的方式將器件晶片搭載於基板時，在基板的厚度方向(凹部的深度方向)上的器件晶片的位置上也會產生參差。其結果，在之後的步驟中形成連接於器件晶片之貫通電極(TSV：Through-Silicon Via(矽穿孔))或再配線層時，變得容易在電極或配線與器件晶片之間產生連接不良，而有封裝器件的品質降低之疑慮。
本發明是有鑒於所述之問題而完成的發明，目的在於提供一種可減少搭載於基板之器件晶片的位置的參差之封裝器件之製造方法。 用以解決課題之手段
根據本發明的一態樣，可提供一種封裝器件之製造方法，前述封裝器件之製造方法具備以下步驟： 第1基板準備步驟，準備第1基板，前述第1基板在一面側具備藉由相互交叉之複數條分割預定線所區劃出的複數個搭載區域，且在複數個該搭載區域各自搭載有器件晶片； 第2基板準備步驟，準備第2基板，前述第2基板在一面側具備設置在和該搭載區域對應之區域且可容置該器件晶片之複數個凹部； 貼合步驟，將該第1基板與該第2基板貼合，以將該器件晶片收納於該凹部； 磨削步驟，在該貼合步驟之後，將該第2基板的另一面側磨削到該凹部露出為止； 樹脂塑模步驟，在該磨削步驟之後，對複數個該凹部供給樹脂而以該樹脂覆蓋該器件晶片；及 分割步驟，在該樹脂塑模步驟之後，沿著該分割預定線分割該第1基板以及該第2基板，藉此製造各自具備該器件晶片之複數個封裝器件。
再者，較佳的是，該第1基板準備步驟具備： 平坦化步驟，將該第1基板平坦化；及 搭載步驟，在該平坦化步驟之後，將該器件晶片搭載於該搭載區域。 又，較佳的是，該封裝器件之製造方法更具備樹脂磨削步驟，前述樹脂磨削步驟是在該樹脂塑模步驟之後，磨削該樹脂。 發明效果
在本發明之一態樣的封裝器件之製造方法中，是在藉由將搭載有器件晶片之第1基板與具備凹部之第2基板貼合而將器件晶片容置於凹部之後，藉由磨削第2基板來讓凹部露出。並且，在器件晶片已被平坦的第1基板支撐的狀態下，對凹部供給樹脂並以樹脂覆蓋器件晶片。
若使用上述之方法，和以藉由乾式蝕刻等之加工所形成且深度的參差或TTV較大之凹部的底面來支撐器件晶片之情況相比較，可減低凹部的深度方向上的器件晶片的位置的參差。藉此，可獲得器件晶片的高度為一致之狀態的積層基板。
用以實施發明之形態
以下，參照附加圖式來說明本發明的實施形態。在本實施形態中，是藉由將搭載有複數個器件晶片之第1基板(晶片基板)，與具備可容置器件晶片的複數個凹部之第2基板(貼合基板)貼合，而形成積層基板。然後，可藉由將積層基板分割並個片化，來製造經封裝化之各自具備器件晶片之複數個封裝器件。首先，針對可使用在本實施形態之封裝器件之製造方法的第1基板以及第2基板的構成例來說明。
圖1(A)是顯示第1基板11的立體圖，圖1(B)是顯示第1基板11的一部分的剖面圖。例如第1基板11是圓盤狀的單晶矽晶圓，且具備且互大致平行的正面(一面、第1面)11a與背面(另一面、第2面)11b。不過，對第1基板11的材質、形狀、構造、大小等並無限制。例如第1基板11亦可為以矽以外的半導體(砷化鎵(GaAs)、磷化銦(InP)、氮化鎵(GaN)、碳化矽(SiC)等)、玻璃(石英玻璃、硼矽酸玻璃等)、陶瓷、樹脂、金屬等所構成之晶圓。
在第1基板11的正面11a側設置有配線層13。配線層13包含作為配線、電極、端子等而發揮功能之導電膜、作為層間絕緣膜而發揮功能之絕緣膜等的各種薄膜，並且涵蓋第1基板11的正面11a側的整體而形成。如圖1(B)所示，例如配線層13包含：以銅等金屬所構成之導電層15、及以氧化矽、氮化矽等所構成且形成為包圍導電層15之絕緣層17。
再者，對配線層13的形成方法並無限制。例如，首先在第1基板11的正面11a側形成金屬膜，並藉由光蝕刻步驟將金屬膜圖案化成預定的形狀。之後，以絕緣膜覆蓋金屬膜，並在絕緣膜的預定位置設置開口來使金屬膜露出，藉此可形成配線層13。又，配線層13也可以藉由在第1基板11的正面11a側形成絕緣膜，並將絕緣膜圖案化成預定的形狀後，將金屬材料充填於已去除絕緣膜之區域來形成。
第1基板11是藉由以相互交叉的方式配置排列成格子狀之複數條分割預定線(切割道)19而被區劃成複數個搭載區域21。搭載區域21相當於位於第1基板11的正面11a側(配線層13側)且被分割預定線19所包圍之矩形狀的區域。
可在複數個搭載區域21各自搭載器件晶片25。例如器件晶片25是包含電容器、電阻等被動零件之晶片。又，器件晶片25亦可為包含IC(積體電路，Integrated Circuit)、LSI(大型積體電路，Large Scale Integration)、LED(發光二極體，Light Emitting Diode)、MEMS(微機電系統，Micro Electro Mechanical Systems)等的半導體器件之晶片。
在器件晶片25的底面側設置有用於將器件晶片25連接於其他的配線、電極、器件晶片等的連接端子25a。例如，連接端子25a是藉由凸塊等所構成。不過，對器件晶片25的種類、形狀、構造、大小等並無限制。
如圖1(B)所示，例如器件晶片25是透過接著層23(在圖1(A)中未圖示)而固定於第1基板11的搭載區域21。接著層23是藉由將樹脂等所構成之接著劑塗佈於第1基板11的正面11a側(配線層13側)的整體而形成。然後，器件晶片25以和第1基板11的搭載區域21重疊的方式固著於接著層23。藉此，可在複數個搭載區域21各自搭載器件晶片25。在圖1(A)以及圖1(B)中，是圖示將器件晶片25搭載於搭載區域21的角部之例子。
圖2(A)是顯示第2基板31的立體圖，圖2(B)是顯示第2基板31的一部分的剖面圖。第2基板31相當於在後續步驟中和第1基板11貼合之貼合基板。
例如第2基板31是圓盤狀的單晶矽晶圓，且具備相互大致平行的正面(一面、第1面)31a與背面(另一面、第2面)31b。第2基板31的材質、形狀、構造、大小等的例子和第1基板11同樣。再者，因為第2基板31在之後的步驟中是和第1基板11同時被加工(參照圖16(A))，所以第1基板11的材質與第2基板31的材質宜為相同。
第2基板31是藉由以相互交叉的方式配置排列成格子狀之複數條分割預定線(切割道)33而區劃成複數個容置區域35。容置區域35位於第2基板31的正面31a側且相當於被分割預定線33所包圍之矩形狀的區域。
在複數個容置區域35各自設置有可容置器件晶片25(參照圖1(A)以及圖1(B))之凹部(容置部)31c。在圖2(A)以及圖2(B)中，圖示有將凹部31c形成於容置區域35的角部之例子。凹部31c是在和第1基板11的搭載區域21(參照圖1(A)以及圖1(B))對應之區域，從第2基板31的正面31a朝向背面31b側而形成。
具體而言，在以第1基板11的正面11a側與第2基板31的正面31a側相面對的方式來將第1基板11與第2基板31重疊配置時，複數個凹部31c各自被配置在和器件晶片25重疊之位置。又，凹部31c的形狀以及尺寸是設定成可將器件晶片25容置於凹部31c的內側。例如，凹部31c是形成為長方體狀，且凹部31c的長度以及寬度是設定成比器件晶片25的長度以及寬度更大之值。又，凹部31c的深度是設定成比器件晶片25的厚度更大之值。
凹部31c可以藉由對複數個容置區域35各自局部地施行乾式蝕刻而形成。具體而言，首先是在第2基板31的正面31a側形成遮罩層。遮罩層是圖案化成在第2基板31的正面31a側當中僅在形成預定的區域使凹部31c露出。之後，隔著遮罩層對第2基板31供給電漿狀態的蝕刻氣體。藉此，可在容置區域35局部地施行電漿蝕刻，而形成凹部31c。再者，凹部31c的形狀以及尺寸可以藉由遮罩層的圖案化來調節。又，凹部31c的深度可以藉由控制蝕刻率或蝕刻時間來調節。
不過，對凹部31c之形成方法並無限制。例如，亦可藉由對第2基板31施行雷射加工而形成凹部31c。在雷射加工中可使用雷射加工裝置。雷射加工裝置具備：工作夾台，保持被加工物；及雷射照射單元，對被加工物照射雷射光束。
雷射照射單元具備YAG雷射、YVO 4雷射、YLF雷射等之雷射振盪器、與配置在工作夾台的上方之雷射加工頭。在雷射加工頭中，內置有將從雷射振盪器所射出之脈衝振盪的雷射光束導向被加工物之光學系統，並且光學系統包含使雷射光束聚光之聚光透鏡等之光學元件。可藉由從雷射加工頭所照射之雷射光束，來加工被工作夾台所保持之被加工物。
例如，可藉由對第2基板31施行燒蝕加工來形成凹部31c。在此情況下，是將雷射光束的照射條件設定成可將第2基板31的照射了雷射光束之區域藉由燒蝕加工來去除。
具體來說，雷射光束的波長是設定成至少雷射光束的一部分會被第2基板31吸收。亦即，雷射照射單元是照射對第2基板31具有吸收性之波長的雷射光束。又，雷射光束的其他的照射條件也是設定成可適當地對第2基板31施行燒蝕加工。並且，藉由一面將雷射光束朝第2基板31的容置區域35照射一面在容置區域35內掃描，可將第2基板31的正面31a側部分地被去除，而形成凹部31c。
又，亦可藉由雷射光束的照射來將第2基板31改質而形成凹部31c。在此情況下，雷射光束的照射條件是設定成：第2基板31的照射了雷射光束之區域會因為多光子吸收被改質而變質。
具體來說，雷射光束的波長是設定成至少雷射光束的一部分會穿透第2基板31。亦即，雷射照射單元是照射對第2基板31具有穿透性之波長的雷射光束。又，其他的雷射光束的照射條件也是設定成可適當地將第2基板31改質。
若以上述之照射條件將雷射光束照射於第2基板31，第2基板31的內部會因為多光子吸收被改質而變質，並在第2基板31的內部形成改質層(變質層)。並且，第2基板31當中形成有改質層之區域會變得比其他的區域更脆弱。因此，藉由例如在容置區域35形成矩形的改質層，之後，對改質層的內側的區域賦與外力來將該區域挖出，可以形成凹部31c。
此外，也可以藉由對第2基板31施行破碎加工來形成凹部31c。例如，可藉由噴砂加工、水刀(water jet)加工、鑽鑿加工等的破碎加工來形成凹部31c。
關於噴砂加工，可使用噴射研磨材之噴砂單元。例如噴砂單元具備將空氣等之氣體壓縮並送出之壓縮機、及和經壓縮之氣體一起噴射研磨材之噴砂槍(blast gun)。藉由從噴砂單元所噴射出之研磨材衝撞於第2基板31，第2基板31會被加工而形成凹部31c。
在水刀加工中，可使用噴射水等之液體的水刀單元。水刀單元具備噴嘴，前述噴嘴會噴射經泵所加壓之液體。再者，於液體中亦可包含有磨粒。可藉由從水刀單元所噴射出之液體衝撞於第2基板31，來加工第2基板31，並形成凹部31c。
鑽鑿加工是使用裝設有棒狀的鑽頭(drill bit)之鑽鑿單元。鑽鑿單元具備使已裝設在鑽鑿單元之鑽頭旋轉的馬達等的旋轉驅動源。可藉由一面使鑽頭旋轉一面使鑽頭的前端部接觸於第2基板31，來加工第2基板31並形成凹部31c。
再者，也可以使用具備可容置複數個器件晶片25之凹部的第2基板來取代第2基板31。圖3是顯示相當於第2基板31的變形例之第2基板41的立體圖。
第2基板41具備相互大致平行的正面(一面、第1面)41a與背面(另一面、第2面)41b。再者，第2基板41的材質、形狀、構造、大小等和第2基板31(參照圖2(A))同樣。不過，在第2基板41的正面41a側設置有形成為帶狀之複數個凹部(容置部)41c。
複數個凹部41c形成為相互大致平行，並以和器件晶片25(參照圖1(A)以及圖1(B))的間距對應之間隔來配置排列。再者，凹部41c的兩端會在第2基板41的側面露出。又，凹部41c的寬度是設定成比器件晶片25的寬度更大之值，且凹部41c的深度是設定成比器件晶片25的厚度更大之值。因此，可以在凹部41c各自容置複數個器件晶片25。
例如凹部41c可藉由前述之乾式蝕刻、雷射加工、破碎加工等來形成。又，在凹部41c的形成中，也可以使用以環狀的切削刀片來切削被加工物之切削加工。
切削加工可使用切削裝置。切削裝置具備保持被加工物之工作夾台、與對被加工物施行切削加工之切削單元。在切削單元中內置有主軸，且可在主軸的前端部裝設切削刀片。可藉由以工作夾台保持第2基板41，並使切削刀片一面旋轉一面切入第2基板41，來切削第2基板41。
在第2基板41形成凹部41c時，是將切削刀片的切入深度設定為凹部41c的深度的目標值，並使旋轉之切削刀片沿著水平方向朝第2基板41的正面41a側切入。再者，凹部41c的寬度可以藉由切削刀片的寬度或切削次數來調節。
其次，說明使用了上述之第1基板11與第2基板31或第2基板41之封裝器件之製造方法。以下，作為一例，針對使用第1基板11與第2基板31來製造封裝器件之方法的具體例來詳細描述。不過，在使用第1基板11與第2基板41的情況下，也可以用同樣的程序來製造封裝器件。
圖4(A)是顯示封裝器件之製造方法的流程圖。製造封裝器件時，首先實施準備第1基板11之第1基板準備步驟S1、與準備第2基板31之第2基板準備步驟S2。在第1基板準備步驟S1中，是形成圖1(A)以及圖1(B)所示之第1基板11。又，在第2基板準備步驟S2中，是形成圖2(A)以及圖2(B)所示之第2基板31。
圖4(B)是顯示第1基板準備步驟S1的流程圖。例如第1基板準備步驟S1包含將第1基板11平坦化之平坦化步驟S11、與在第1基板11的搭載區域21搭載器件晶片25之搭載步驟S12。
圖5是顯示平坦化步驟S11中的第1基板11的立體圖。例如在平坦化步驟S11中，可藉由磨削裝置2來磨削第1基板11。磨削裝置2具備保持第1基板11之工作夾台(保持工作台)4、與磨削第1基板11之磨削單元6。
工作夾台4的上表面是和水平面大致平行的平坦面，且構成有保持第1基板11之保持面4a。保持面4a是透過形成在工作夾台4的內部之流路(未圖示)而連接到噴射器(ejector)等的吸引源(未圖示)。
在工作夾台4連結有使工作夾台4沿著水平方向移動之移動單元(未圖示)。作為移動單元，可使用滾珠螺桿式的移動機構或轉台等。又，在工作夾台4連結有馬達等的旋轉驅動源(未圖示)，前述旋轉驅動源使工作夾台4以繞著和鉛直方向(上下方向、高度方向)大致平行的旋轉軸的方式旋轉。
在工作夾台4的上方配置有磨削單元6。磨削單元6具備沿著鉛直方向配置之圓柱狀的主軸8。於主軸8的前端部(下端部)固定有以金屬等構成之圓盤狀的安裝座10。又，在主軸8的基端部(上端部)連結有使主軸8旋轉之馬達等的旋轉驅動源(未圖示)。
可在安裝座10的下表面側裝設磨削第1基板11之磨削輪12。磨削輪12具備環狀的輪基台14，前述輪基台14是以不鏽鋼、鋁等的金屬所構成且形成為和安裝座10大致相同直徑。在輪基台14之下表面側固定有複數個磨削磨石16。例如磨削磨石16是形成為長方體狀，且沿著輪基台14的外周以大致等間隔方式呈環狀地配置排列。
磨削輪12是藉由從旋轉驅動源透過主軸8以及安裝座10所傳達之動力，而繞著和鉛直方向大致平行的旋轉軸旋轉。又，於磨削單元6連結有使磨削單元6沿著鉛直方向升降之滾珠螺桿式的移動機構(未圖示)。此外，在磨削單元6的內部或附近設置有對已被工作夾台4所保持之第1基板11與磨削磨石16供給純水等的液體(磨削液)之噴嘴等的磨削液供給路(未圖示)。
在以磨削裝置2磨削第1基板11時，首先是藉由工作夾台4來保持第1基板11。具體而言，第1基板11是以正面11a側(配線層13側)面對於保持面4a，且背面11b側朝上方露出之方式配置於工作夾台4上。若在此狀態下使吸引源的吸引力(負壓)作用於保持面4a，第1基板11的正面11a側即可被工作夾台4吸引保持。
再者，在以磨削裝置2磨削第1基板11時，亦可在第1基板11的正面11a側(配線層13側)貼附保護構件。例如，貼附形成為和第1基板11大致相同直徑之圓形的保護膠帶，以覆蓋第1基板11的正面11a側的整體。藉此，可保護配線層13。
保護膠帶包含薄膜狀的基材、與設置在基材上之接著層(糊層)。例如，基材是以聚烯烴、聚氯乙烯、聚對苯二甲酸乙二酯等樹脂來構成。又，接著層是以環氧系、丙烯酸系或橡膠系的接著劑等構成。再者，也可以使用會因紫外線的照射而硬化之紫外線硬化型樹脂來作為接著層。
其次，使工作夾台4移動至磨削單元6的下方。然後，一面使工作夾台4以及磨削輪12旋轉，一面使磨削輪12朝向工作夾台4下降。藉此，磨削磨石16會接觸於第1基板11的背面11b側，而對第1基板11的背面11b側進行刮除。如此進行，第1基板11的背面11b側會被磨削，且第1基板11會被薄化。並且，當將第1基板11薄化至成為預定的厚度後，即停止磨削。
以磨削裝置2磨削第1基板11的背面11b側時，第1基板11的整體會被薄化，以使第1基板11的厚度成為大致均一。藉此，第1基板11會被平坦化，而可減少第1基板11的面內厚度參差。
又，在平坦化步驟S11中，亦可取代第1基板11的背面11b側的磨削、或除了第1基板11的背面11b側的磨削以外，還在第1基板11的正面11a側施行平坦化處理。例如，可藉由刀具切削來將配線層13的表面平坦化。又，也可以在對第1基板11的正面11a側形成配線層13之前，以磨削磨石16磨削第1基板11的正面11a側來進行平坦化。可藉由對第1基板11的正面11a側以及背面11b側之雙方施行平坦化處理，而更加減少第1基板11的面內厚度參差。
其次，在第1基板11的搭載區域21搭載器件晶片25(搭載步驟S12)。圖6是顯示搭載步驟S12中的第1基板11的一部分的剖面圖。
在搭載步驟S12中，首先是在第1基板11的正面11a側形成接著層23。之後，將器件晶片25的連接端子25a固接於接著層23的和搭載區域21重疊之部分。藉此，可在第1基板11的搭載區域21搭載器件晶片25。不過，將器件晶片25固定於第1基板11之方法並無限制。
如上述，可以藉由在器件晶片25的搭載前先將第1基板11平坦化，來讓已搭載於第1基板11之複數個器件晶片的高度位置(第1基板11的厚度方向的位置)一致。不過，在第1基板11的面內厚度參差或表面粗糙度為較小的情況下，亦可省略平坦化步驟S11。
在第2基板準備步驟S2中，是準備藉由前述方法而形成有凹部31c之第2基板31(參照圖2(A)及圖2(B))。再者，對第1基板準備步驟S1以及第2基板準備步驟S2的順序並無限制。例如，可將第1基板11與第2基板31在不同的時間點獨立地形成，亦可同時進行來形成。
其次，將第1基板11與第2基板31貼合成將已搭載於第1基板11之器件晶片25收納於第2基板31的凹部31c(貼合步驟S3)。圖7(A)是顯示貼合步驟S3中的第1基板11以及第2基板31的一部分的剖面圖。
在貼合步驟S3中，首先，是以第1基板11的正面11a側(器件晶片25側)與第2基板31的正面31a側(凹部31c側)相面對的方式，將第1基板11與第2基板31配置成在平面視角下呈同心圓狀。此時，第2基板31的凹部31c是配置成各自與器件晶片25重疊。在此狀態下，讓第1基板11的正面11a側與第2基板31的正面31a側透過接著層23來貼合。藉此，第1基板11與第2基板31即被積層。
圖7(B)是顯示貼合步驟S3後之第1基板11以及第2基板31的一部分的剖面圖。當將第1基板11與第2基板31貼合後，器件晶片25即各自容置於凹部31c，而被第2基板31所覆蓋。此時，在器件晶片25與凹部31c的側壁以及底面之間形成有間隙。據此，形成具備相互積層之第1基板11與第2基板31的積層基板51。
再者，在第1基板11為結晶性的晶圓的情況下，亦可在第1基板11的外周部形成有表示第1基板11的結晶方位之缺口部(凹口、定向平面等)(參照圖1(A))。同樣地，在第2基板31為結晶性晶圓的情況下，亦可在第2基板31的外周部形成有表示第2基板31的結晶方位之缺口部(凹口、定向平面等)(參照圖2(A))。在此情況下，可以藉由以第1基板11的缺口部與第2基板31的缺口部重疊的方式來將第1基板11與第2基板31貼合，而讓第1基板11的結晶方位與第2基板的結晶方位一致。
其次，對第2基板31的背面31b側進行磨削，直到凹部31c露出為止(磨削步驟S4)。圖8是顯示磨削步驟S4中的積層基板51的一部分的剖面圖。
在例如磨削步驟S4中，是以磨削裝置2(參照圖5)磨削積層基板51。具體而言，積層基板51是以第1基板11的背面11b側和保持面4a相面對，且第2基板的背面31b側朝上方露出的方式配置在工作夾台4上。並且，一面使工作夾台4以及磨削輪12旋轉一面使磨削磨石16接觸於第2基板31的背面31b側。藉此，第2基板31的背面31b側會被磨削、薄化。
第2基板31的磨削會繼續進行到凹部31c在第2基板31的背面31b露出為止。因此，當第2基板31的磨削完成後，凹部31c即成為在厚度方向上貫通於第2基板31之柱狀的貫通孔。並且，已配置於凹部31c的內部之器件晶片25的上表面側會露出於上方。
其次，對複數個凹部31c供給樹脂而以樹脂覆蓋器件晶片25(樹脂塑模步驟S5)。圖9是顯示樹脂塑模步驟S5中的積層基板51的一部分的剖面圖。
在樹脂塑模步驟S5中，是對第2基板31的背面31b側塗佈樹脂(塑模樹脂、密封材)53，而將樹脂53供給到在第2基板31的背面31b露出之複數個凹部31c。例如樹脂53是以被加熱且已軟化之狀態來塗佈於第2基板31的背面31b側，並流入凹部31c以將器件晶片25與凹部31c的側壁以及底面之間的間隙填滿。藉此，可在凹部31c充填樹脂53，並且在第2基板31的背面31b上形成以樹脂53所構成之薄的膜(例如厚度100μm左右)。之後，樹脂53隨著時間的經過而冷卻、硬化。其結果，器件晶片25會被樹脂53密封。
樹脂53的材料只要可進行器件晶片25的密封即可，並無限制。例如，可使用環氧樹脂、聚矽氧樹脂、胺甲酸酯樹脂、不飽和聚酯樹脂、丙烯酸胺甲酸酯樹脂、聚醯亞胺樹脂等之絕緣性合成樹脂，來作為樹脂53。
在上述之樹脂塑模步驟S5中，因為只要將樹脂53充填於凹部31c即可將器件晶片25密封，所以毋須在第2基板31的背面31b上形成較厚的樹脂層。藉此，可減少樹脂53的使用量，並且也變得難以產生因樹脂53的收縮所造成之積層基板51的翹曲。
接著，磨削樹脂53(樹脂磨削步驟S6)。圖10是顯示樹脂磨削步驟S6中的積層基板51的一部分的剖面圖。
例如在樹脂磨削步驟S6中，是以磨削裝置2(參照圖5)磨削樹脂53。具體而言，積層基板51是以第1基板11的背面11b側和保持面4a相面對，且第2基板的背面31b側(樹脂53側)朝上方露出的方式配置在工作夾台4上。並且，一面使工作夾台4以及磨削輪12旋轉一面使磨削磨石16接觸於樹脂53。藉此，已形成在第2基板31的背面31b上之樹脂53會被磨削。
樹脂53的磨削是繼續進行到形成於第2基板31的背面31b上之樹脂53被去除為止。並且，當樹脂53的磨削完成後，第2基板31的背面31b即露出，且第2基板31的背面31b與已充填於凹部31c之樹脂53的上表面會配置在大致相同的平面上。
再者，在樹脂磨削步驟S6中，亦可在將第2基板31的背面31b上的樹脂53去除後，藉由磨削磨石16稍微磨削第2基板31的背面31b側。藉此，可以對第2基板31的厚度以及已充填於凹部31c之樹脂53的厚度進行微調整。又，亦可在不損及器件晶片25的功能之範圍內，藉由磨削磨石16稍微地磨削器件晶片25的上表面側。
不過，若以磨削磨石16將樹脂53磨削至第2基板31的背面31b露出為止時，會有在磨削磨石16已到達第2基板31時對第2基板31賦與衝擊，而在第2基板31的背面31b側形成包含微細的凹凸之區域(破碎層)的情形。該破碎層會成為第2基板31的強度降低之原因。因此，亦可在第2基板31的背面31b即將露出之前停止磨削，之後對第2基板31的背面31b側施行研磨加工。
在研磨加工中是使用研磨裝置。研磨裝置具備保持被加工物之工作夾台、及對被加工物施行研磨加工之研磨單元。在研磨單元中內置有主軸，且可在主軸的前端部裝設圓盤狀的研磨墊。可藉由以工作夾台保持積層基板51，且一面使工作夾台以及研磨墊旋轉一面將研磨墊按壓於積層基板51，來研磨積層基板51。
研磨墊具備以金屬、樹脂等所構成之圓盤狀的基台、與固定在基台的下表面側之圓盤狀的研磨層。例如研磨層是藉由在以不織布、發泡胺甲酸酯等所形成之基底構件中含有以氧化矽(SiO 2)、綠碳化矽(GC)、白剛鋁石(WA)等所形成之磨粒而形成。例如，可使用平均粒徑為0.1μm以上且10μm以下的磨粒。不過，研磨層的材質、磨粒的材質、磨粒的粒徑等可以因應於研磨對象物的材質等來合宜選擇。
在研磨積層基板51之時，首先是藉由工作夾台以使第2基板31的背面31b側(樹脂53側)朝上方露出的方式來保持積層基板51。接著，將工作夾台與研磨墊的位置關係調節成研磨墊的研磨層和第2基板31的整體重疊。並且，一面使工作夾台以及研磨墊旋轉，一面將研磨墊的研磨層按壓於第2基板31的背面31b側。藉此，去除殘留於第2基板31的背面31b上之樹脂53，並且研磨第2基板31的背面31b側。
在積層基板51的研磨時，是將未含有磨粒之研磨液供給至積層基板51以及研磨墊。可以使用例如酸性研磨液、鹼性研磨液等之藥液、或純水，來作為研磨液。作為酸性研磨液，可使用溶解有過錳酸鹽等之酸性溶液等，作為鹼性研磨液，可使用溶解有氫氧化鈉或氫氧化鉀之鹼性溶液等。
再者，在研磨層中未含有磨粒的情形下，也可以對積層基板51以及研磨墊供給含有磨粒之研磨漿料。例如可在研磨漿料中含有以氧化矽(SiO 2)、氧化鋁(Al 2O 3)等所構成之磨粒來作為游離磨粒。
又，積層基板51亦可藉由乾式研磨來加工。在此情況下，可在積層基板51的研磨中，對積層基板51以及研磨墊供給研磨漿料或純水等之液體(研磨液)。
與磨削磨石16(參照圖5)相比較，研磨墊的研磨層是藉由柔軟的構件來構成。因此，即使研磨層接觸於第2基板31，也不會在第2基板31的背面31b側形成破碎層。藉此，可避免第2基板31的強度的降低。
又，藉由在將已形成於第2基板31的背面31b上之樹脂53去除後仍繼續研磨，可以對第2基板31的厚度以及已充填於凹部31c之樹脂53的厚度進行微調整。此時，即使研磨墊的研磨層接觸到器件晶片25，因為研磨層是柔軟的，所以在器件晶片25並不會形成破碎層。
再者，在即使樹脂53殘留在第2基板31的背面31b上也沒有問題的情況下、或在樹脂53僅被供給到凹部31c而未塗佈到第2基板31的背面31b上的情況下，也可以省略樹脂磨削步驟S6。
如上述，在本實施形態中，是在藉由將搭載有器件晶片25之第1基板11與具備凹部31c之第2基板31貼合而將器件晶片25容置於凹部31c後，藉由磨削第2基板31來讓凹部31c露出。並且，在器件晶片25已被平坦的第1基板11支撐之狀態下，對凹部31c供給樹脂53而以樹脂53覆蓋器件晶片25。
若使用上述之方法，和以藉由乾式蝕刻等之加工所形成且深度的參差或TTV較大之凹部的底面來支撐器件晶片25之情況相比較，可將凹部的深度方向上的器件晶片25的位置之參差降低。藉此，可獲得器件晶片25之高度為一致之狀態的積層基板51。
再者，亦可在貼合步驟S3的實施後，在預定的時間點實施將第1基板11磨削並薄化之磨削步驟。圖11是顯示已將第1基板11薄化之積層基板51的一部分的剖面圖。
例如，亦可在樹脂磨削步驟S6中磨削樹脂53後，接著使用磨削裝置2(參照圖5)來對第1基板11的背面11b側進行磨削。在此情況下，積層基板51是以第2基板31的背面31b側和保持面4a相面對，且第1基板的背面11b側朝上方露出的方式配置在工作夾台4上。然後，藉由一面使工作夾台4以及磨削輪12旋轉一面使磨削磨石16接觸於第1基板11的背面11b側，來對第1基板11的背面11b側進行磨削。藉此，可將第1基板11薄化，而使後述之電極形成或積層基板51的分割變得容易。
其次，因應於需要來對積層基板51施行預定的處理(處理步驟)。以下，作為一個例子，說明以下之情況：在積層基板51形成電極、配線等，並且在積層基板51搭載其他的器件晶片25。
首先，在第1基板11的背面11b側形成絕緣層。圖12(A)是顯示形成有絕緣層55之積層基板51的一部分的剖面圖。
絕緣層55是形成為覆蓋第1基板11的背面11b的整體，且作為層間絕緣膜而發揮功能。例如可形成以氧化矽、氮化矽、或樹脂所形成之絕緣膜來作為絕緣層55。又，對絕緣層55之形成方法並無限制，可使用例如CVD(化學氣相沉積，Chemical Vapor Deposition)法、濺鍍(sputtering)法、旋轉塗佈法等。
其次，形成用於形成到達器件晶片25之貫通孔的遮罩層。圖12(B)是顯示形成有遮罩層57之積層基板51的一部分的剖面圖。
在形成遮罩層57時，首先是在絕緣層55上塗佈以感光性的樹脂所構成之光阻(resist)。然後，將光阻圖案化，以使絕緣層55當中和器件晶片25的連接端子25a重疊之區域露出。藉此，在絕緣層55上形成具備使絕緣層55的一部分露出之開口57a的遮罩層57。
不過，對遮罩層57的材質以及形成方法並無限制。例如，亦可在絕緣層55上形成以PVA(聚乙烯醇)、PEG(聚乙二醇)、PEO(氧化聚乙烯)、PVP(聚乙烯吡咯啶酮)等水溶性的樹脂所構成之膜。在此情況下，可藉由雷射光束的照射等來對該膜進行圖案化，而形成以水溶性的樹脂所構成之遮罩層57。
其次，形成到達器件晶片25之貫通孔。圖13(A)是顯示在絕緣層55形成有貫通孔55a之積層基板51的一部分的剖面圖。又，圖13(B)是顯示在第1基板11、配線層13以及接著層23形成有貫通孔59之積層基板51的一部分的剖面圖。
首先，藉由反應性離子蝕刻(RIE：Reactive Ion Etching)等之方法，而如圖13(A)所示，在絕緣層55形成貫通孔55a。具體而言，是經由遮罩層57的開口57a將電漿狀態的蝕刻氣體供給至絕緣層55。藉此，蝕刻氣體會作用在絕緣層55當中已在開口57a之內部露出之區域，而將絕緣層55部分地去除。其結果，可將在厚度方向上貫通絕緣層55之貫通孔55a形成在和器件晶片25的連接端子25a重疊之位置。不過，對貫通孔55a之形成方法並無限制。
其次，如圖13(B)所示，形成從絕緣層55的貫通孔55a到達第2基板31的凹部31c之貫通孔59。例如，可藉由使用了遮罩層57之反應性離子蝕刻，而將第1基板11、配線層13以及接著層23依序蝕刻。藉此，可將在厚度方向上貫通第1基板11、配線層13以及接著層23之貫通孔59形成在和器件晶片25的連接端子25a重疊之位置。並且，在貫通孔59的下端部露出器件晶片25的連接端子25a。
再者，貫通孔59亦可藉由重複進行各向同性蝕刻、保護膜的形成、各向異性蝕刻之所謂的波希法(Bosch process)來形成。又，亦可在形成貫通孔55a後，去除遮罩層57，並重新形成用於形成貫通孔59之遮罩層。亦即，亦可在貫通孔55a的形成與貫通孔59的形成上使用不同的遮罩層。
其次，在貫通孔55a、59形成電極。圖14(A)是顯示形成有電極(貫通電極、通孔電極)61之積層基板51的一部分的剖面圖。
首先，在貫通孔55a、59形成後，去除遮罩層57。然後，以絕緣膜被覆貫通孔55a、59的內壁。可藉由此絕緣膜，而將第1基板11以及配線層13和下述之電極61絕緣。其次，對貫通孔55a、59充填銅、鎢、鋁等之導電性材料。藉此，可在貫通孔55a、59形成電極61。例如，以銅構成之電極61可藉由電鍍來形成。
當形成電極61時，電極61的上端部會在絕緣層55的表面露出，且電極61的下端被連接到器件晶片25的連接端子25a。藉此，變得可將器件晶片25連接到形成於絕緣層55上之其他的電極、配線等。
其次，在絕緣層55上形成配線層。圖14(B)是顯示形成有配線層63之積層基板51的一部分的剖面圖。
配線層63包含作為配線、電極、端子等而發揮功能之導電膜、作為層間絕緣膜而發揮功能之絕緣膜等的各種薄膜，並且涵蓋絕緣層55的表面的整體而形成。例如配線層63包含以銅等金屬所構成之連接電極65、67、及以氧化矽、氮化矽等所構成且形成為包圍連接電極65、67之絕緣層69。再者，連接電極65連接於電極61，連接電極67則連接於包含在配線層63之其他電極、配線等。配線層63之形成方法與配線層13(參照圖1(B)等)之形成方法同樣。
其次，將器件晶片25搭載於積層基板51。圖15是顯示搭載有器件晶片25之積層基板51的一部分的剖面圖。
例如，可將一個器件晶片25以將連接端子25a連接於連接電極65的方式來搭載在配線層63上。藉此，可將已設置於凹部31c之器件晶片25與已搭載在配線層63上之器件晶片25透過電極61以及連接電極65來相互連接。又，將其他的器件晶片25以將連接端子25a連接於連接電極67的方式來搭載在配線層63上。藉此，可將器件晶片25連接於配線層63。之後，可因應於需要而藉由樹脂將已搭載在配線層63上之器件晶片25密封。
如上述，可藉由將器件晶片25搭載於積層基板51的配線層63側，而獲得具備經相互積層之複數個器件晶片25的積層基板51。不過，對積層基板51所施行之處理的內容並不限定於上述，且可以配合應製造之封裝器件的規格來合宜變更。
其次，藉由沿著分割預定線19、33分割第1基板11以及第2基板31，來製造各自具備器件晶片25之複數個封裝器件(分割步驟S7)。圖16(A)是顯示分割步驟S7中的積層基板51的一部分的剖面圖。
在分割步驟S7中，是例如以切削裝置來切削積層基板51。切削裝置具備保持積層基板51之工作夾台、與切削積層基板51之切削單元。又，可在已內置於切削單元之主軸的前端部裝設環狀的切削刀片20。
可使用例如輪轂型的切削刀片(輪轂型刀片)來作為切削刀片20。輪轂型刀片是使以金屬等所構成之環狀的基台、與沿著基台的外周緣所形成之環狀的切刃成為一體來構成。輪轂型刀片的切刃是藉由電鑄磨石所構成，前述電鑄磨石是以鑽石等所構成之磨粒被鎳鍍敷等之結合材所固定而成。
不過，也可以使用墊圈型的切削刀片(墊圈型刀片)來作為切削刀片20。墊圈型刀片是藉由環狀的切刃所構成，前述環狀的切刃是磨粒被以金屬、陶瓷、樹脂等所構成之結合材所固定而成。
在分割積層基板51時，首先是以切削裝置的工作夾台保持積層基板51。例如積層基板51是以第2基板31的背面31b側和工作夾台的保持面相面對，且第1基板11的背面11b側(配線層63側)朝上方露出的方式配置在工作夾台上。
其次，使工作夾台旋轉，將預定的分割預定線19、33的長度方向對齊於加工進給方向(圖16(A)中的前後方向)。又，調整切削刀片20的分度進給方向(圖16(A)中的左右方向)上的位置，以將切削刀片20配置在預定的分割預定線19、33的延長線上。此外，調整切削刀片20的高度，以將切削刀片20的下端配置在比積層基板51的下表面(第2基板31的背面31b)更下方。
然後，一面旋轉切削刀片20，一面使工作夾台沿著加工進給方向移動。藉此，積層基板51與切削刀片20會沿著加工進給方向相對地移動，且切削刀片20會沿著分割預定線19、33切入積層基板51。其結果，積層基板51(第1基板11、配線層13、接著層23、第2基板31、絕緣層55以及配線層63)會沿著分割預定線19、33被切削、分割。之後，可藉由重複同樣的程序，而沿著所有的分割預定線19、33切削積層基板51。
圖16(B)是顯示分割步驟S7後之積層基板51的一部分的剖面圖。若沿著所有的分割預定線19、33切削積層基板51，即可將積層基板51分割成複數個封裝器件71。封裝器件71具有將容置在第2基板31的凹部31c之器件晶片25、與搭載在配線層63上之器件晶片25相互積層而成之構造。如此進行，可製造已將複數個器件晶片25封裝化之封裝器件71。
如以上，在本實施形態之封裝器件之製造方法中，是藉由將搭載有器件晶片25之第1基板11與具備凹部31c之第2基板31貼合，而將器件晶片25容置於凹部31c後(參照圖7(B))，並藉由磨削第2基板31而使凹部31c露出(參照圖8(A))。並且，在器件晶片25已被平坦的第1基板11支撐之狀態下，對凹部31c供給樹脂53並以樹脂53覆蓋器件晶片25(參照圖10)。
若使用上述之方法，和以藉由乾式蝕刻等之加工所形成且深度的參差或TTV較大之凹部的底面來支撐器件晶片25之情況相比較，可將凹部的深度方向上的器件晶片25的位置之參差降低。藉此，可獲得器件晶片25之高度為一致之狀態的積層基板51。其結果，在例如對積層基板51形成貫通孔59時(參照圖13(B))，貫通孔59會適當地到達器件晶片25，而避免器件晶片25與電極61(參照圖14(A))之間的連接不良。
再者，上述實施形態之構造、方法等，只要是在不脫離本發明的目的之範圍內，均可合宜變更來實施。
2:磨削裝置 4:工作夾台(保持工作台) 4a:保持面 6:磨削單元 8:主軸 10:安裝座 11:第1基板(晶片基板) 11a,31a,41a:正面(一面、第1面) 11b,31b,41b:背面(另一面、第2面) 12:磨削輪 13,63:配線層 14:輪基台 15:導電層 16:磨削磨石 17,55,69:絕緣層 19,33:分割預定線(切割道) 20:切削刀片 21:搭載區域 23:接著層 25:器件晶片 25a:連接端子 31,41:第2基板(貼合基板) 31c,41c:凹部(容置部) 35:容置區域 51:積層基板 53:樹脂(塑模樹脂、密封材) 55a,59:貫通孔 57:遮罩層 57a:開口 61:電極(貫通電極、通孔電極) 65,67:連接電極 71:封裝器件 S1:第1基板準備步驟 S2:第2基板準備步驟 S3:貼合步驟 S4:磨削步驟 S5:樹脂塑模步驟 S6:樹脂磨削步驟 S7:分割步驟 S11:平坦化步驟 S12:搭載步驟
圖1(A)是顯示第1基板的立體圖，圖1(B)是顯示第1基板的一部分的剖面圖。 圖2(A)是顯示第2基板的立體圖，圖2(B)是顯示第2基板的一部分的剖面圖。 圖3是顯示第2基板的變形例的立體圖。 圖4(A)是顯示封裝器件之製造方法的流程圖，圖4(B)是顯示第1基板準備步驟的流程圖。 圖5是顯示平坦化步驟中的第1基板的立體圖。 圖6是顯示搭載步驟中的第1基板的一部分的剖面圖。 圖7(A)是顯示貼合步驟中的第1基板以及第2基板的一部分的剖面圖，圖7(B)是顯示貼合步驟後的第1基板以及第2基板的一部分的剖面圖。 圖8是顯示磨削步驟中的積層基板的一部分的剖面圖。 圖9是顯示樹脂塑模步驟中的積層基板的一部分的剖面圖。 圖10是顯示樹脂磨削步驟中的積層基板的一部分的剖面圖。 圖11是顯示將第1基板薄化後之積層基板的一部分的剖面圖。 圖12(A)是顯示形成有絕緣層之積層基板的一部分的剖面圖，圖12(B)是顯示形成有遮罩層之積層基板的一部分的剖面圖。 圖13(A)是顯示在絕緣層形成有貫通孔之積層基板的一部分的剖面圖，圖13(B)是顯示在第1基板、配線層以及接著層形成有貫通孔之積層基板的一部分的剖面圖。 圖14(A)是顯示形成有電極之積層基板的一部分的剖面圖，圖14(B)是顯示形成有配線層之積層基板的一部分的剖面圖。 圖15是顯示搭載有器件晶片之積層基板的一部分的剖面圖。 圖16(A)是顯示分割步驟中的積層基板的一部分的剖面圖，圖16(B)是顯示分割步驟後的積層基板的一部分的剖面圖。
S1:第1基板準備步驟
S2:第2基板準備步驟
S3:貼合步驟
S4:磨削步驟
S5:樹脂塑模步驟
S6:樹脂磨削步驟
S7:分割步驟
S11:平坦化步驟
S12:搭載步驟

Claims (3)

  1. 一種封裝器件之製造方法，其特徵在於具備以下步驟： 第1基板準備步驟，準備第1基板，前述第1基板在一面側具備藉由相互交叉之複數條分割預定線所區劃出的複數個搭載區域，且在複數個該搭載區域各自搭載有器件晶片； 第2基板準備步驟，準備第2基板，前述第2基板在一面側具備設置在和該搭載區域對應之區域且可容置該器件晶片之複數個凹部； 貼合步驟，將該第1基板與該第2基板貼合，以將該器件晶片收納於該凹部； 磨削步驟，在該貼合步驟之後，將該第2基板的另一面側磨削到該凹部露出為止； 樹脂塑模步驟，在該磨削步驟之後，對複數個該凹部供給樹脂而以該樹脂覆蓋該器件晶片；及 分割步驟，在該樹脂塑模步驟之後，沿著該分割預定線分割該第1基板以及該第2基板，藉此製造各自具備該器件晶片之複數個封裝器件。
  2. 如請求項1之封裝器件之製造方法，其中該第1基板準備步驟具備： 平坦化步驟，將該第1基板平坦化；及 搭載步驟，在該平坦化步驟之後，將該器件晶片搭載於該搭載區域。
  3. 如請求項1或2之封裝器件之製造方法，其更具備樹脂磨削步驟，前述樹脂磨削步驟是在該樹脂塑模步驟之後，磨削該樹脂。
TW112107582A 2022-03-09 2023-03-02 封裝器件之製造方法 TW202336851A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-035907 2022-03-09
JP2022035907A JP2023131268A (ja) 2022-03-09 2022-03-09 パッケージデバイスの製造方法

Publications (1)

Publication Number Publication Date
TW202336851A true TW202336851A (zh) 2023-09-16

Family

ID=87913931

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112107582A TW202336851A (zh) 2022-03-09 2023-03-02 封裝器件之製造方法

Country Status (5)

Country Link
US (1) US20230290651A1 (zh)
JP (1) JP2023131268A (zh)
KR (1) KR20230132694A (zh)
CN (1) CN116741646A (zh)
TW (1) TW202336851A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105575913B (zh) 2016-02-23 2019-02-01 华天科技（昆山）电子有限公司 埋入硅基板扇出型3d封装结构

Also Published As

Publication number Publication date
CN116741646A (zh) 2023-09-12
KR20230132694A (ko) 2023-09-18
JP2023131268A (ja) 2023-09-22
US20230290651A1 (en) 2023-09-14

Similar Documents

Publication Publication Date Title
JP4927484B2 (ja) 積層用デバイスの製造方法
JP2009021462A (ja) ウェーハの加工方法
JP2009010178A (ja) ウェーハの加工方法
JP2013004836A (ja) 半導体ウエーハの加工方法
JP7146354B2 (ja) キャリア板の除去方法
US11854891B2 (en) Wafer manufacturing method and laminated device chip manufacturing method
US20220157660A1 (en) Wafer manufacturing method and laminated device chip manufacturing method
CN113964075A (zh) 载体板的去除方法
TW202336851A (zh) 封裝器件之製造方法
TWI805872B (zh) 晶圓的加工方法
US20220157669A1 (en) Wafer manufacturing method and laminated device chip manufacturing method
US20220157659A1 (en) Wafer manufacturing method and laminated device chip manufacturing method
US20220157667A1 (en) Wafer manufacturing method and laminated device chip manufacturing method
US20220157668A1 (en) Wafer manufacturing method and laminated device chip manufacturing method
JP7313775B2 (ja) ウェーハの加工方法
TW202242976A (zh) 層積元件晶片的製造方法
US11024542B2 (en) Manufacturing method of device chip
JP2021034498A (ja) ウェーハの加工方法
JP7511979B2 (ja) キャリア板の除去方法
JP7262903B2 (ja) キャリア板の除去方法
US20230162990A1 (en) Package device manufacturing method
KR20230050240A (ko) 디바이스 칩의 제조 방법
JP2024117934A (ja) 積層体の加工方法及び積層体の製造方法
KR20230094980A (ko) 디바이스 칩의 제조 방법
JP2023018321A (ja) キャリア板の除去方法