DE3335116C2 - - Google Patents

Info

Publication number
DE3335116C2
DE3335116C2 DE3335116A DE3335116A DE3335116C2 DE 3335116 C2 DE3335116 C2 DE 3335116C2 DE 3335116 A DE3335116 A DE 3335116A DE 3335116 A DE3335116 A DE 3335116A DE 3335116 C2 DE3335116 C2 DE 3335116C2
Authority
DE
Germany
Prior art keywords
semiconductor wafer
polishing
carrier
semiconductor
rotating plates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE3335116A
Other languages
English (en)
Other versions
DE3335116A1 (de
Inventor
Kiyoshi Hisatomi
Masaburo Yokohama Kanagawa Jp Iwabuchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP57169105A priority Critical patent/JPS5958827A/ja
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE3335116A1 publication Critical patent/DE3335116A1/de
Application granted granted Critical
Publication of DE3335116C2 publication Critical patent/DE3335116C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02021Edge treatment, chamfering

Description

Die Erfindung betrifft eine Vorrichtung zum Spiegelpolie­ ren der mit Fasenflächen ausgestatteten Oberflächenbereiche einer Halbleiterscheibe nach dem Oberbegriff des An­ spruchs.

Eine derartige Vorrichtung zum Spiegelpolieren ist aus der JP-OS 52-1 32 497 bekannt. Diese bekannte Vorrichtung umfaßt zwei sich gegenüberliegende Drehplat­ ten, zwischen denen die zu polierende Halbleiterscheibe angeordnet wird. In den Spalt zwischen den Drehplatten greift ein scheibenförmiger Träger zum Halten der Halblei­ terscheibe ein, im folgenden durchgehend Halbleiterplättchen genannt. Die sich gegenüberliegenden Drehplatten können entweder gleichsinnig oder gegenläufig angetrieben werden. Mit Hilfe dieser bekannten Vorrichtung lassen sich lediglich die zwei Hauptflächen eines Halbleiterplättchens gleichzeitig spiegelpolieren.

Aus der US-Zeitschrift "Solid State Technology", Band 19, Heft 5, Mai 1976, Seiten 16 und 17 ist es bekannt, die Kanten von Silizium-Halbleiterplättchen durch mechanische Behandlung abzuschrägen und anschließend im Wege eines Ätzprozesses die Halbleiterscheiben zu behandeln. Gemäß diesem bekannten Verfahren wird zum Beispiel von der Ober­ seite eines Halbleiterplättchens eine dünne Schicht wegge­ ätzt, um Oberflächenfehler zu beseitigen. Anschließend wird die geätzte Fläche einer Polierbehandlung unterzogen. Zur Beseitigung von Kantensplittern werden die Kanten der Halbleiterplättchen gemäß diesem bekannten Verfahren abge­ rundet.

Aus der US-Zeitschrift "Solid State Technology", Band 19, Heft 5, Mai 1976, Seiten 37 bis 42 ist es ferner bekannt, Halbleiterplättchen im Wege eines chemischen Ätzprozesses nach dem Schleifen zu behandeln, um auf diese Weise Schleiffehlerstellen zu beseitigen. Diese sogenannte che­ mische Abtragsbehandlung des Halbleiterplättchens wird auch zum Kantenabrunden dieser Halbleiterplättchen verwen­ det, um die Bruchwahrscheinlichkeit zu verringern. Dabei können weiche Polierscheiben zur Kantenbehandlung unter Aufbringung eines entsprechend hohen Polierdruckes verwen­ det werden, um die Kanten entsprechend abzurunden. Diese Behandlung führt jedoch dazu, daß die flache Ausbildung des Halbleiterplättchens verschlechtert wird. Des weiteren besteht dabei die Gefahr, daß unter einem erhöhten Polier­ druck schädliche mechanische Kräftebeanspruchungen auftre­ ten können.

Aus der GB-PS 15 34 389 und der US-PS 40 31 667 wird die Anregung gegeben, die Kantenbereiche eines Halbleiter­ plättchens durch Ätzbehandlung oder durch Schleifbehand­ lung oder durch Polierbehandlung abzurunden.

Die der Erfindung zugrundeliegende Aufgabe besteht darin, eine Vorrichtung zum Spiegelpolieren der mit Fasenflächen ausgestatteten Oberflächenbereiche einer Halbleiterscheibe der angegebenen Gattung zu schaffen, welche verhindert, daß sich auf den Fasenflächen der Halb­ leiterscheibe nach der Bedampfung mit Siliciumnitrid oder Polysilicium Dendritkristalle bilden.

Diese Aufgabe wird erfindungsgemäß durch die im Kenn­ zeichnungsteil des Anspruchs aufgeführten Merkmale ge­ löst.

Durch die Verwendung der Poliergewebestücke wird erreicht, daß das Halbleiterplättchen sich während des Poliervorgan­ ges zwischen den gegenüberliegenden Drehplatten in gewis­ sem Ausmaß bewegen und verkanten kann, wobei das Halblei­ terplättchen in gewissem Ausmaß in die Poliergewebestücke eingedrückt wird, wodurch erreicht wird, daß auch in dem Übergangsbereich zwischen den Poliergewebestücken der sich gegenüberliegenden Drehplatten und den Poliergewebestücken der Träger ein Polieren des Halbleiterplättchens stattfin­ det und damit die gesamte Oberfläche des Halbleiterplätt­ chens in einem einzigen Arbeitsvorgang wirksam poliert werden kann. Die Bewegung (Schleuderbewegung) des Halblei­ terplättchens zwischen den sich gegenüberliegenden Dreh­ platten wird dadurch unterstützt, daß die Drehplatten mit unterschiedlichen Drehzahlen umlaufen.

Im folgenden wird die Erfindung anhand eines Ausführungs­ beispiels und unter Hinweis auf die Zeichnung näher er­ läutert. Es zeigen

Fig. 1A bis 1F ein schematisches Flußdiagramm, das die Schrittfolge eines herkömmlichen Vorgangs bei der Erzeugung von Halbleiterplättchen wie­ dergibt;

Fig. 2 eine Ansicht einer bisher üblichen Kantenab­ schrägungs- oder Brechvorrichtung;

Fig. 3 eine auf einer Mikrophotographie beruhende Zeichnung zur Erläuterung der auf den gebroche­ nen Flächen eines Halbleiterplättchens entstan­ denen Dendritenkristalle;

Fig. 4 ein Ausführungsbeispiel einer Vorrichtung zum Spiegelpolieren der mit Fasenflächen ausgestat­ teten Kontaktbereiche eines Halbleiterplätt­ chens mit Merkmalen nach der Erfindung; und

Fig. 5 ein Diagramm, das die Beziehung zwischen dem Poliergrad der Oberfläche eines Halbleiter­ plättchens und der Zahl der dabei entstehenden Staubpartikel zeigt.

Zunächst soll zum besseren Verständnis eine kurze Be­ schreibung des Standes der Technik anhand der Fig. 1 bis 3 vorge­ nommen werden.

Halbleiterplättchen, die für die Herstellung integrier­ ter Schaltungen, insbesondere integrierter Schaltungen (LSI), eingesetzt werden, werden üblicherweise in einer Schrittfolge hergestellt, wie sie in der Fig. 1 dargestellt ist. In dieser Schrittfolge wird ein Ein­ kristallstab 1 aus einem Material wie Silicium, der in Fig. 1A angedeutet ist, mit Hilfe eines Diamantschneid­ werkzeugs in Scheiben 1 a aufgeschnitten, die in der Fig. 1B gezeigt sind. Jede dieser Scheiben 1 a wird geläppt und so zu einen Plättchen 2 verarbeitet, wie es die Fig. 1C zeigt. Die Kanten der Plättchen 2 werden dann ge­ mäß Darstellung der Fig. 1D gebrochen. Dieses Brechen ge­ schieht auf mechanischem Wege mit einer Apparatur 3, wie sie die Fig. 2 zeigt. Die wesentlichen Teile dieser Apparatur sind ein Kopf 4 aus Metall wie rostfreiem Stahl oder Nickel, in dessen Oberseite eine Vertiefung 5 mit schrägen Seitenflächen angeordnet ist, deren Schrägungswinkel der gewünschten Abschrägung der Ober­ flächen des Plättchens 2 entspricht, und die Innenflä­ che der Vertiefung 5 ist mit Diamantstaub 6 besetzt, der durch eine Nickelplattierung gehalten wird, so daß sich eine Schleiffläche ergibt, deren Rauhigkeit in der Größenord­ nung zwischen 50 und 100 mesh liegt; mit einer (nicht gezeigten) Einrichtung wird jedes Plättchen 2 gegen­ über der Schleiffläche dann in Drehung versetzt.

Nachdem die Kanten-Abschrägung durchgeführt ist, werden im folgenden Schritt die einander gegenüberliegenden Flächen 2 a und 2 b und die abgeschrägten Flächen 2 c des Plättchens 2 gemäß Fig. 1E einer chemischen Behandlung unterzogen, d. h. durch eine Flüssigkeit geätzt, die eine Mischung aus Salpetersäure und Salzsäure ist, wodurch Schleifmarken beseitigt und die Oberflächen geglättet werden. In der Stufe 1 F werden dann nur die einander ge­ genüberliegenden Flächen 2 a und 2 b mit einem Spiegel­ finish versehen, woraufhin das Halbleiterplättchen 7 dann dem anschließenden Produktionsvorgang zu einem elektronischen Bauelement zugeführt wird.

Durch die beschriebene Behandlung nach dem Stand der Technik wird zwar das Absplittern oder Brechen der Kan­ ten der Plättchen während ihrer Herstellung und der weiteren Verarbeitung zu Halbleiterelementen verringert, indem bei diesen Plättchen die Kantenbereiche abge­ schrägt werden, was eine Verbesserung für die Herstel­ lungsausbeute und die Güte der Halbleiterbauteile bedeu­ tet. Bei den bisher üblichen Plättchen werden jedoch die abgeschrägten Flächen nach dem Kantenbrechungsvorgang nicht spiegelpoliert, sondern lediglich geschliffen und anschließend chemisch geätzt und dann in diesem Zu­ stand belassen. Es verbleiben also Vertiefungen und Er­ hebungen oder Unregelmäßigkeiten sowie eine beschliffene Schicht. Wenn diese Plättchen dann dem gewöhnlichen Ver­ arbeitungsprozeß bei der Herstellung von Halbleiterbau­ elementen unterworfen werden, z. B. der Bildung eines Oxidfilms und anschließend der Ablagerung von Silicium­ nitrid oder Polysilicium, dann bilden sich in manchen Fällen auf den abgeschrägten Flächen Dendritkristalle und Siliciumnitrid , wie in Fig. 3 gezeigt.

Während der weiteren Verarbeitungsvorgänge werden diese Dendritkristalle manchmal pulverisiert, wenn sie irgend­ wo anstoßen, z. B. an einen Träger, an irgendein Bear­ beitungswerkzeug oder ein Quarzelement. Außerdem kann ein Teil abbrechen, wenn das das Substrat bildende SiO2 geätzt wird, und dann feine Partikel ergeben. Diese Partikel haften an der Plättchenoberfläche und geben Anlaß dazu, daß die Güte der hergestellten Halbleiter­ elemente verschlechtert ist. Aber auch dann, wenn keine Dendritkristalle wachsen, können, wenn die abgeschrägten Flächen des Halbleiterplättchens während der weiteren Verarbeitung an den Träger, ein Werkzeug oder ein Quarzelement an­ stoßen, Staubpartikel aus Si, SiN oder SiO2 gebildet werden.

Eine Vorrichtung mit Merkmalen nach der Erfindung, wie sie in der Fig. 4 gezeigt ist, erzeugt mit einander gegenüberliegenden und gegenläufig umlaufenden Drehplat­ ten 14, 14 eine drehende Bewegung. Auf den einander ge­ genüberstehenden Flächen dieser Drehplatten 14, 14 sind Poliergewebestücke 15, 15 für ein Spiegelpolieren aufge­ klebt. Ein Halbleiterplättchen 2, das poliert werden soll, wird zwischen die Poliergewebestücke 15, 15 einge­ setzt. Zwischen den beiden Drehplatten 14, 14 befinden sich senkrecht zur Drehachse der Drehplatten 14, 14 angeordnete einander gegenüberstehende Trägerteile 16, 16, an deren gegeneinandergerichteten Enden wiederum Poliergewebe­ stücke 17, 17 befestigt sind, die an den Rändern 11 des angefasten Halbleiterplättchens 2 angreifen.

Sobald das Halbleiterplättchen 2 in dieser Weise von den Poliergewebestücken 15, 15 und 17, 17 erfaßt wird, werden die Drehplatten 14, 14 mit unterschiedlichen Drehzahlen in Drehung versetzt, während der Träger mit den Trägerteilen 16, 16 mit seinen Poliergewebestücken 17, 17 festgehalten wird. Das Halbleiter­ plättchen 2 dreht sich dadurch gegenüber sämtlichen Po­ liergewebestücken, wodurch sowohl seine Hauptflächen als auch der Rand 11, mit anderen Worten also seine gesamte Oberfläche, in einem einzigen Bearbeitungsvorgang eine Spiegelpolierung erhalten.

Bei der vorstehend beschriebenen Ausführungsform wird der Rand 11 des angefasten Halbleiter­ plättchens 2 mechanisch poliert.

In den Fällen, in denen das Polie­ ren mit Poliergewebestücken vorgenommen wird, wird ein vorhergehendes chemisches Ätzen bei einer Tiefe von 60 µm abgebrochen. Bei dem in Fig. 4 gezeigten Ausführungsbeispiel erfolgen die beiden Schritte des vorangegangenen chemischen Ätzens und des mechanischen Polierens nach der mechanischen Kantenbrechung.

Das Diagramm der Fig. 5 zeigt die Beziehung zwischen dem Poliergrad der Oberfläche eines Halbleiterplättchens und der Anzahl von dabei erzeugten Staubpartikel. Durch das Oberflächenpolieren eines Halbleiterplättchens wird die Größe der Oberflächenunregelmäßigkeiten verringert. Wenn die Abmessungen der einzelnen Oberflächenunregelmäßig­ keiten gemessen werden, stellt man fest, daß bei maxi­ malen Durchmesserabmessungen dieser Unregelmäßigkeiten in der Größenordnung von 5 µm als kritischem Wert die Anzahl der erzeugten Staubpartikel stark schwankt, d. h. mit größer werdendem Durchmesser stark ansteigt. Beim chemischen Ätzen werden die Oberflächenunregelmäßig­ keiten auf einen Durchmesser in der Größenordnung von 5 µm gebracht, wenn bis auf 80 µm geätzt wird. Für den Fall des mechanischen Polierens mit Poliergewebe läßt isch abhängig von der Polierdauer ein vergleichbares Ergebnis erzielen.

Die Anzahl der hervorgebrachten Staubpartikel bei Ober­ flächenunregelmäßigkeiten von 5 µm Durchmesser ist 10 pro Halbleiterplättchen, wenn dieses 100 mm Durchmesser hat, wie in Fig. 5 dargestellt. Wird zur Erzeugung einer Spiegelpolierung weiterpoliert, nimmt die Zahl von Staub­ partikeln ab. Übersteigt dagegen der Durchmesser der Oberflächenunregelmäßigkeiten 5 µm, so wächst die Zahl von Staubpartikeln stark an. Bei bisher üblichen Halb­ leiterplättchen, die keine polierte Oberfläche haben, liegt der Durchmesser der Oberflächenunregelmäßigkeiten in der Größenordnung von 15 µm, so daß etwa 90 Staubpar­ tikel je Halbleiterplättchen erzeugt werden.

Man konnte durch Versuche ermitteln, daß Dendritkristalle auf der abgeschrägten Oberfläche eines in der oben be­ schriebenen Weise spiegelpolierten Halbleiterplättchens nicht entstehen, wenn Siliciumnitrid oder Polysilicium aufgedampft wird.

Aus der vorangehenden Beschreibung wird deutlich, daß bei der Herstellung der Halbleiterplättchen dessen Kanten nicht absplit­ tern oder brechen, wenn das Halbleiterplättchen im Bereich seiner angefasten Kanten eine Spiegelpolierung erhalten hat. Außerdem wird verhindert, daß beim Niederschlagen von Siliciumnitrid oder Poly­ silicium Dendritkristalle auf der abgeschrägten oder ab­ gefasten Oberfläche wachsen. Zudem werden keine feinen Partikel von Si, SiN aus Oberflächenunebenheiten in sich anschließenden Fabrikationsvorgängen erzeugt, so daß ein hoher Gütegrad und eine hohe Ausbeute bei der Produktion von Halbleiterelementen erreicht werden.

Beim Herstellungsvorgang mit einer Vorrichtung mit den Merkmalen nach der Erfindung lassen sich die beschriebenen Halbleiterplätt­ chen von hoher Güte und mit hoher Ausbeute erzeugen.

Claims (1)

  1. Vorrichtung zum Spiegelpolieren der mit Fasenflächen ausgestatteten Oberflächenbereiche einer Halbleiterscheibe, mit zwei sich gegenüberliegenden Drehplatten, zwischen denen die zu polierende Halbleiterscheibe angeordnet ist, und mit einem zwischen die Drehplatten eingreifenden Träger für die Halbleiterscheibe, wo­ bei die sich gegenüberliegenden Drehplatten gegenläu­ fig angetrieben werden, dadurch gekennzeichnet, daß zum Polieren der angefasten Halbleiterscheibe
    • a) die der Halbleiterscheibe (2, 11) zugewandten Flächen der Drehplatten (14) mit Poliergewebe­ stücken (15, 15) ausgestattet sind,
    • b) der Träger (16, 16) für die Halbleiterscheibe (2, 11) aus senkrecht zur Drehachse der Drehplatten (14, 14) angeordneten, einander gegenüberstehenden Träger­ teilen besteht,
    • c) die zur Halbleiterscheibe (2, 11) hinweisenden Flächen der Trägerteile mit Poliergewebestücken (17, 17) ausgestattet sind, die an dem angefasten Rand (11) der Halbleiterscheibe angreifen, und
    • d) der Träger (16, 16) für die Halbleiterscheibe (2, 11) gegen eine Drehung festgehalten ist,
    • e) die Drehplatten (14, 14) mit unterschiedlichen Drehzahlen umlaufen, so daß die angefaste Halbleiter­ scheibe (2, 11) relativ zum Träger (16, 16) gedreht wird und sämtliche Oberflächenbereiche der Halbleiterscheibe (2, 11) in einem einzigen Bearbeitungsvorgang poliert werden.
DE3335116A 1982-09-28 1983-09-28 Expired - Lifetime DE3335116C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57169105A JPS5958827A (en) 1982-09-28 1982-09-28 Semiconductor wafer and method and apparatus for manufacturing semiconductor wafer

Publications (2)

Publication Number Publication Date
DE3335116A1 DE3335116A1 (de) 1984-03-29
DE3335116C2 true DE3335116C2 (de) 1990-10-31

Family

ID=15880393

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3335116A Expired - Lifetime DE3335116C2 (de) 1982-09-28 1983-09-28

Country Status (3)

Country Link
US (1) US4588473A (de)
JP (1) JPS5958827A (de)
DE (1) DE3335116C2 (de)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59107520A (en) * 1982-12-13 1984-06-21 Nippon Telegr & Teleph Corp <Ntt> Semiconductor substrate
IT1229640B (it) * 1987-06-29 1991-09-04 S G S Microelettronica S P A O Processo di conformazione del bordo di fette di materiale semiconduttore e relativa apparecchiatura
JPS6420959A (en) * 1987-07-15 1989-01-24 Toshiba Ceramics Co Chamfering device
JP2630594B2 (ja) * 1987-07-15 1997-07-16 東芝セラミックス株式会社 面取加工方法
US4789424A (en) * 1987-12-11 1988-12-06 Frank Fornadel Apparatus and process for optic polishing
US4826563A (en) * 1988-04-14 1989-05-02 Honeywell Inc. Chemical polishing process and apparatus
JP2645478B2 (ja) * 1988-10-07 1997-08-25 富士通株式会社 半導体装置の製造方法
US4885051A (en) * 1989-03-16 1989-12-05 Bell Communications Research, Inc. Optically controlled dimpler for preparation of ultrathin samples
DE3929484C2 (de) * 1989-09-05 1992-07-30 Wacker-Chemitronic Gesellschaft Fuer Elektronik-Grundstoffe Mbh, 8263 Burghausen, De
US5128281A (en) * 1991-06-05 1992-07-07 Texas Instruments Incorporated Method for polishing semiconductor wafer edges
JP2588326B2 (ja) * 1991-06-29 1997-03-05 株式会社東芝 半導体ウエーハの製造方法
JPH0715897B2 (ja) * 1991-11-20 1995-02-22 株式会社エンヤシステム ウエ−ハ端面エッチング方法及び装置
DE69306049T2 (de) * 1992-06-19 1997-03-13 Rikagaku Kenkyusho Vorrichtung zum Schleifen von Spiegeloberfläche
US5424224A (en) * 1993-01-19 1995-06-13 Texas Instruments Incorporated Method of surface protection of a semiconductor wafer during polishing
JP2853506B2 (ja) * 1993-03-24 1999-02-03 信越半導体株式会社 ウエーハの製造方法
JP2910507B2 (ja) * 1993-06-08 1999-06-23 信越半導体株式会社 半導体ウエーハの製造方法
DE4325518A1 (de) * 1993-07-29 1995-02-02 Wacker Chemitronic Verfahren zur Glättung der Kante von Halbleiterscheiben
US5595522A (en) * 1994-01-04 1997-01-21 Texas Instruments Incorporated Semiconductor wafer edge polishing system and method
US5733175A (en) * 1994-04-25 1998-03-31 Leach; Michael A. Polishing a workpiece using equal velocity at all points overlapping a polisher
US5607341A (en) * 1994-08-08 1997-03-04 Leach; Michael A. Method and structure for polishing a wafer during manufacture of integrated circuits
US5516125A (en) * 1994-11-30 1996-05-14 Texas Instruments Incorporated Baffled collet for vacuum pick-up of a semiconductor die
TW308561B (de) * 1995-08-24 1997-06-21 Mutsubishi Gum Kk
US5855735A (en) * 1995-10-03 1999-01-05 Kobe Precision, Inc. Process for recovering substrates
JP3379097B2 (ja) * 1995-11-27 2003-02-17 信越半導体株式会社 両面研磨装置及び方法
JP3658454B2 (ja) * 1996-03-29 2005-06-08 コマツ電子金属株式会社 半導体ウェハの製造方法
US5792566A (en) * 1996-07-02 1998-08-11 American Xtal Technology Single crystal wafers
JPH11291165A (ja) * 1998-04-10 1999-10-26 Toshiba Corp 研磨装置及び研磨方法
US6267646B1 (en) * 1998-04-10 2001-07-31 Kabushiki Kaisha Toshiba Polishing machine
JP2000114216A (ja) * 1998-10-01 2000-04-21 Sumitomo Metal Ind Ltd 半導体ウェーハの製造方法
JP3329288B2 (ja) * 1998-11-26 2002-09-30 信越半導体株式会社 半導体ウエーハおよびその製造方法
WO2000069597A1 (fr) * 1999-05-17 2000-11-23 Kashiwara Machine Mfg. Co., Ltd. Procede et dispositif de polissage double face
EP1134808B1 (de) * 1999-07-15 2011-10-05 Shin-Etsu Handotai Co., Ltd. Herstellungsverfahren einer verbundscheibe
US6514423B1 (en) * 2000-02-22 2003-02-04 Memc Electronic Materials, Inc. Method for wafer processing
US6722964B2 (en) 2000-04-04 2004-04-20 Ebara Corporation Polishing apparatus and method
US7067015B2 (en) * 2002-10-31 2006-06-27 Texas Instruments Incorporated Modified clean chemistry and megasonic nozzle for removing backside CMP slurries
JP4345357B2 (ja) * 2003-05-27 2009-10-14 株式会社Sumco 半導体ウェーハの製造方法
GB0417766D0 (en) * 2004-08-10 2004-09-08 Transense Technologies Plc Improvements in the construction of saw devices
CN101981664B (zh) * 2008-03-31 2013-08-28 Memc电子材料有限公司 蚀刻硅晶片边缘的方法
JP2012509599A (ja) * 2008-11-19 2012-04-19 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッドMemc Electronic Materials,Incorporated 半導体ウェーハのエッジを剥離する方法及びシステム
DE102008063228A1 (de) 2008-12-22 2010-06-24 Peter Wolters Gmbh Vorrichtung zur beidseitigen schleifenden Bearbeitung flacher Werkstücke
US8647171B2 (en) * 2010-03-12 2014-02-11 Wayne O. Duescher Fixed-spindle floating-platen workpiece loader apparatus
US8500515B2 (en) 2010-03-12 2013-08-06 Wayne O. Duescher Fixed-spindle and floating-platen abrasive system using spherical mounts
US8740668B2 (en) * 2010-03-12 2014-06-03 Wayne O. Duescher Three-point spindle-supported floating abrasive platen
US8602842B2 (en) * 2010-03-12 2013-12-10 Wayne O. Duescher Three-point fixed-spindle floating-platen abrasive system
US8853054B2 (en) 2012-03-06 2014-10-07 Sunedison Semiconductor Limited Method of manufacturing silicon-on-insulator wafers
CN109877700A (zh) * 2019-01-21 2019-06-14 珠海市协宇电子有限公司 一种新的低成本镜面铝的生产工艺

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3951728A (en) * 1974-07-30 1976-04-20 Hitachi, Ltd. Method of treating semiconductor wafers
US4031667A (en) * 1976-03-29 1977-06-28 Macronetics, Inc. Apparatus for contouring edge of semiconductor wafers
JPS52132497A (en) * 1976-04-28 1977-11-07 Nec Corp Device for grinding both opposite surfaces of wafer
JPS5338594A (en) * 1976-09-20 1978-04-08 Rakuton Kagaku Kougiyou Kk Baits for angling
GB1534389A (en) * 1977-08-24 1978-12-06 Mo Yysshee Tekh Uchilis Im Ne Method and planetary-type lapping machine for lapping a group of workpieces
JPS55113332A (en) * 1979-02-23 1980-09-01 Hitachi Ltd Manufacture of wafer
JPS55121643A (en) * 1979-03-13 1980-09-18 Toshiba Corp Fabricating method of semiconductor element
JPS5732638A (en) * 1980-08-07 1982-02-22 Hitachi Cable Ltd Mirror finish grinding method of semiconductor wafer

Also Published As

Publication number Publication date
DE3335116A1 (de) 1984-03-29
US4588473A (en) 1986-05-13
JPS5958827A (en) 1984-04-04

Similar Documents

Publication Publication Date Title
US8723219B2 (en) Chamfered freestanding nitride semiconductor wafer and method of chamfering nitride semiconductor wafer
Pei et al. Fine grinding of silicon wafers
DE69737702T2 (de) Verfahren zur Herstellung von Halbleiterscheiben
US6940181B2 (en) Thinned, strengthened semiconductor substrates and packages including same
US5855735A (en) Process for recovering substrates
EP0935280B1 (de) SOI Substrat
US7135384B2 (en) Semiconductor wafer dividing method and apparatus
KR100259936B1 (ko) 연마제
US6699774B2 (en) Wafer splitting method using cleavage
EP0627764B1 (de) Verfahren zur Vereinzelung von Chips aus einem Wafer
US5937312A (en) Single-etch stop process for the manufacture of silicon-on-insulator wafers
US8148203B2 (en) Technique for stable processing of thin/fragile substrates
US6180020B1 (en) Polishing method and apparatus
KR100299008B1 (ko) 웨이퍼의제조방법
US7416962B2 (en) Method for processing a semiconductor wafer including back side grinding
US6858107B2 (en) Method of fabricating substrates, in particular for optics, electronics or optoelectronics
US7855129B2 (en) Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method
KR960015957B1 (ko) 표면 연삭기
US6482749B1 (en) Method for etching a wafer edge using a potassium-based chemical oxidizer in the presence of hydrofluoric acid
JP2894153B2 (ja) シリコンウエーハの製造方法、およびその装置
US6872598B2 (en) Method of making a thin semiconductor chip
US6399464B1 (en) Packaging die preparation
EP0001794B1 (de) Verfahren zum Herstellen einer gegetterten Halbleiterscheibe
EP1011131B1 (de) Verbesserung der Metallentfernung bei einem chemisch-mechanischen Polierprozess eines Halbleiters
US5622875A (en) Method for reclaiming substrate from semiconductor wafers

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)