DE10116791A1 - "Verfahren zur Herstellung einer großen Anzahl von Halbleiterchip s aus einem Halbleiterwafer" - Google Patents
"Verfahren zur Herstellung einer großen Anzahl von Halbleiterchip s aus einem Halbleiterwafer"Info
- Publication number
- DE10116791A1 DE10116791A1 DE10116791A DE10116791A DE10116791A1 DE 10116791 A1 DE10116791 A1 DE 10116791A1 DE 10116791 A DE10116791 A DE 10116791A DE 10116791 A DE10116791 A DE 10116791A DE 10116791 A1 DE10116791 A1 DE 10116791A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor wafer
- semiconductor
- grooves
- rear surface
- grinding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B28—WORKING CEMENT, CLAY, OR STONE
- B28D—WORKING STONE OR STONE-LIKE MATERIALS
- B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
- B28D5/02—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills
- B28D5/022—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills by cutting with discs or wheels
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/977—Thinning or removal of substrate
Abstract
Ein Verfahren zur Herstellung einer großen Anzahl von Halbleiterchips aus einem Halbleiterwafer, welcher eine große Anzahl von rechtwinkeligen Flächen bzw. Bereichen aufweist, welche durch Straßen bzw. Linien definiert sind, welche auf der vorderen Oberfläche in einer Gitterform angeordnet sind, wobei Halbleiterschaltungen in den entsprechenden rechtwinkeligen Bereichen ausgebildet werden. Dieses Verfahren umfaßt die Schritte eines Ausbildens einer Vielzahl von Rillen bzw. Nuten, welche eine vorbestimmte Tiefe aufweisen, in der hinteren Oberfläche des Halbleiterwafers, eines Schleifens der hinteren Oberfläche des Halbleiterwafers, um die Dicke des Halbleiterwafers auf einen vorbestimmten Wert zu reduzieren, und danach eines Schneidens des Halbleiterwafers entlang der Straßen, um die rechtwinkeligen Bereiche voneinander zu trennen, um Halbleiterchips zu erhalten.
Description
Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung
von Halbleiterchips aus einem Halbleiterwafer und genauer auf ein Verfahren zur
Herstellung einer großen Anzahl von Halbleiterchips aus einem Halbleiterwafer,
welcher eine große Anzahl von rechtwinkeligen bzw. rechteckigen Flächen bzw.
Bereichen aufweist, welche durch Straßen bzw. Linien definiert sind, welche auf
der Oberfläche in einer Gitterform angeordnet sind, wobei Halbleiterschaltungen
bzw. -schaltkreise in den entsprechenden, rechtwinkeligen Bereichen ausgebildet
sind.
Wie Fachleuten in diesem Gebiet bekannt, werden bei der Herstellung bzw.
Produktion von Halbleiterchips Straßen bzw. Linien auf der Oberfläche eines
Halbleiterwafers in einer Gitterform angeordnet, um eine große Anzahl von
rechtwinkeligen Flächen bzw. Bereichen zu definieren, und Halbleiterschaltungen
bzw. -schaltkreise werden in den entsprechenden rechtwinkeligen Bereichen
ausgebildet. Dann wird die hintere Oberfläche des Halbleiterwafers geschliffen,
um die Dicke des Halbleiterwafers auf einen vorbestimmten Wert zu reduzieren.
Danach wird der Halbleiterwafer entlang der Straßen geschnitten, um die
rechtwinkeligen Bereiche voneinander zu trennen, um Halbleiterchips zu erhalten.
Die Produktion von Halbleiterchips im Stand der Technik weist jedoch die
folgenden, zu lösenden Probleme auf. D. h., das Schleifen der hinteren Oberfläche
des Halbleiterwafers wird allgemein durch ein Anwenden eines rotierenden
Schleifrads auf der hinteren Oberfläche des Halbleiterwafers durchgeführt. Das
rotierende Schleifrad umfaßt Schleifmittel bzw. -einrichtungen, welche
Diamantkörner enthalten, und diese Schleifmittel weisen eine im wesentlichen
flache Schleifoberfläche auf, welche gegen die hintere Oberfläche des Halbleiter
wafers gepreßt wird. Wenn die hintere Oberfläche des Halbleiterwafers ge
schliffen wird, wird eine Kühlflüssigkeit, wie beispielsweise reines Wasser, über
den zu schleifenden Bereich gespritzt. Da die Schleifoberfläche der Schleifmittel
im wesentlichen flach ist, kann die Kühlflüssigkeit jedoch nicht ausreichend über
den zu schleifenden Bereich gespritzt werden und ein unerwünschtes Brennen
bzw. Altern kann an der geschliffenen, hinteren Oberfläche des Halbleiterwafers
ausgebildet werden. Weiters können Späne bzw. Schleifabfälle nicht gut aus dem
zu schleifenden Bereich ausgetragen bzw. entfernt werden, wodurch eine
Reduktion der Schleifeffizienz bzw. -leistung bewirkt wird.
Darüber hinaus wird das Schneiden des Halbleiterwafers entlang der
Straßen im allgemeinen durch Anwenden der rotierenden Schneidklinge auf die
vordere Oberfläche des Halbleiterwafers durchgeführt. Zu dieser Zeit können feine
Späne an der hinteren Oberfläche des Halbleiterwafers ausgebildet sein.
Es ist daher das wesentliche Ziel der vorliegenden Erfindung, ein Schleifen
der hinteren Oberfläche eines Halbleiterwafers vollständig effizient zu
ermöglichen, indem die Ausbildung einer Verbrennungsstelle an der hinteren
Oberfläche verhindert und unterdrückt wird.
Es ist ein weiteres Ziel der vorliegenden Erfindung, die Ausbildung von
Spänen bzw. Schleifabfällen auf der hinteren Oberfläche des Halbleiterchips zu
verhindern und zu unterdrücken, wenn eine rotierende Schneidklinge auf die vor
dere Oberfläche des Halbleiterwafers angewandt wird, um den Halbleiterwafer
entlang der Straßen zu schneiden.
Gemäß der vorliegenden Erfindung kann das obengenannte, wesentliche
Ziel erreicht werden durch ein Verfahren zur Herstellung einer großen Anzahl von
Halbleiterchips aus einem Halbleiterwafer, welcher eine große Anzahl von
rechtwinkeligen Flächen bzw. Bereichen aufweist, welche durch Straßen bzw.
Linien definiert sind, welche auf der Oberfläche in einer Gitterform angeordnet
sind, wobei eine Halbleiterschaltung in jedem der rechtwinkeligen Bereiche
ausgebildet wird, worin
eine Vielzahl von Rillen bzw. Nuten, welche eine vorbestimmte Tiefe aufweisen, in der hinteren Oberfläche des Halbleiterwafers ausgebildet wird; dann
die hintere Oberfläche des Halbleiterwafers geschliffen wird, um die Dicke des Halbleiterwafers auf einen vorbestimmten Wert zu reduzieren; und danach
der Halbleiterwafer entlang der Straßen bzw. Linien geschnitten wird, um die rechtwinkeligen Bereiche voneinander zu trennen, um die Halbleiterchips zu erhalten.
eine Vielzahl von Rillen bzw. Nuten, welche eine vorbestimmte Tiefe aufweisen, in der hinteren Oberfläche des Halbleiterwafers ausgebildet wird; dann
die hintere Oberfläche des Halbleiterwafers geschliffen wird, um die Dicke des Halbleiterwafers auf einen vorbestimmten Wert zu reduzieren; und danach
der Halbleiterwafer entlang der Straßen bzw. Linien geschnitten wird, um die rechtwinkeligen Bereiche voneinander zu trennen, um die Halbleiterchips zu erhalten.
In einer bevorzugten Ausführungsform der Erfindung werden die Rillen
durch ein Schneiden des Halbleiterwafers auf eine vorbestimmte Tiefe von der
hinteren Oberfläche mit einer rotierenden Schneidklinge gebildet, Schneidmittel
bzw. -einrichtungen, welche eine im wesentlichen flache Schleifoberfläche auf
weisen, werden auf die hintere Oberfläche des Halbleiterwafers angewandt, um
die hintere Oberfläche des Halbleiterwafers zu schleifen, und eine rotierende
Schneidklinge wird auf die vordere Oberfläche des Halbleiterwafers angewandt,
um den Halbleiterwafer entlang der Straßen zu schneiden. Das andere Ziel wird
durch Ausbilden der Rillen entsprechend den Straßen in einer derartigen Weise
erzielt, daß die Rillen eine Tiefe aufweisen, welche größer ist als die Schleiftiefe
der hinteren Oberfläche des Halbleiterwafers, und die Rillen unverändert
existieren bzw. vorliegen, selbst nachdem die hintere Oberfläche des Halb
leiterwafers geschliffen ist. Die Breite der Rillen ist vorzugsweise größer als die
Schneidbreite an dem Punkt, an welchem der Halbleiterwafer entlang der Straßen
geschnitten wird.
Fig. 1 ist eine perspektivische Ansicht, welche ein typisches Beispiel eines
Halbleiterwafers zeigt, an welchem die vorliegende Erfindung angewandt wird;
Fig. 2 ist eine Querschnittsansicht zur Erläuterung, wie die Rillen in der
hinteren Oberfläche des Halbleiterwafers von Fig. 1 ausgebildet werden;
Fig. 3 ist eine Bodenansicht des Halbleiterwafers, welcher Rillen in der
hinteren Oberfläche ausgebildet aufweist;
Fig. 4 ist eine Querschnittsansicht zur Erläuterung, wie die hintere Ober
fläche des Halbleiterwafers geschliffen wird, welcher Rillen in der hinteren Ober
fläche ausgebildet aufweist;
Fig. 5 ist eine perspektivische Ansicht, welche einen Zustand zeigt, daß ein
Halbleiterwafer, welcher Rillen in der hinteren Oberfläche aufweist und dessen
hintere Oberfläche geschliffen wurde, an einem Rahmen durch ein Montageband
montiert bzw. festgelegt ist; und
Fig. 6 ist eine Querschnittsansicht, welche zeigt, wie der Halbleiterwafer,
welcher Rillen in der hinteren Oberfläche ausgebildet aufweist und dessen hintere
Oberfläche geschliffen wurde, entlang von Straßen bzw. Linien geschnitten wird.
Bevorzugte Ausführungsformen der vorliegenden Erfindung werden im De
tail nachfolgend unter Bezugnahme auf die beigeschlossenen Zeichnungen
beschrieben.
Fig. 1 zeigt ein typisches Beispiel eines Halbleiterwafers, an welchem die
vorliegende Erfindung angewandt wird. Der illustrierte Halbleiterwafer 2, welcher
eine für sich gesehen bekannte Form aufweist, weist insgesamt eine im
wesentlichen scheibenförmige Form auf und sein Umfangsrand bzw. seine Um
fangskante beinhaltet einen kreisbogenförmigen Hauptabschnitt 4 und einen ge
raden Abschnitt 6, welcher relativ kurz ist und "Orientierungsflachstück" genannt
wird. Straßen bzw. Linien 8 sind auf der vorderen Oberfläche des Halbleiterwafers
2 in einer Gitterform angeordnet, um eine große Anzahl von rechteckigen bzw.
rechtwinkeligen Flächen bzw. Bereichen 10 zu definieren. Eine
Halbleiterschaltung (ihre detaillierte Illustration ist weggelassen) ist in jedem der
rechtwinkeligen Bereiche 10 ausgebildet.
Als Beschreibung unter Bezugnahme auf Fig. 2 gemeinsam mit Fig. 1 wird
in dem Verfahren der vorliegenden Erfindung eine Vielzahl von Rillen bzw. Nuten
12 in der hinteren Oberfläche des Halbleiterwafers bzw. der Halbleiterscheibe 2
ausgebildet. Die Ausbildung der Rillen 12 kann vorteilhafterweise durchgeführt
werden, wie dies in Fig. 2 gezeigt ist. Vor der Ausbildung der Rillen 12 wird ein
Schutzfilm, welcher ein geeigneter bzw. entsprechender Kunstharzfilm sein kann,
an der vorderen Oberfläche des Halbleiterwafers 2 festgelegt. Der Halbleiterwafer
2, welcher den Schutzfilm 14 an seiner vorderen Oberfläche festgelegt aufweist,
wird mit der Oberseite nach unten gedreht (d. h. die hintere Oberfläche ist nach
oben gerichtet) und an einer Spannvorrichtung 16 festgelegt. Eine rotierende
Schneidklinge 18, welche zu einer Rotation um eine zentrale Achse, welche sich
im wesentlichen in einer horizontalen Richtung erstreckt, mit einer hohen
Geschwindigkeit veranlaßt wird, wird bis zu einer vorbestimmten Tiefe D1 von der
hinteren Oberfläche des Halbleiterwafers 2 eingebracht bzw. angewandt, und die
Spannvorrichtung 16 und die rotierende Schneidklinge 18 werden im wesentlichen
horizontal in einer vorbestimmten Richtung relativ zueinander bewegt. Vorzugs
weise weist die Spannvorrichtung bzw. Vakuumansaugvorrichtung 16 eine
Vakuumansaugrille oder ein Loch in der vorderen Oberfläche auf, so daß sie
durch Vakuum den Halbleiterwafer 2 an ihre vordere Oberfläche ansaugt. Die
rotierende Schneidklinge 18 kann vorzugsweise eine dünne, scheibenförmige
Klinge sein, welche ausgebildet ist, indem Diamantkörner in ein
elektroabgeschiedenes Metall aufgenommen bzw. inkorporiert sind. Wie in Fig. 3
gezeigt, ist es wünschenswert, daß die Rillen 12, welche in der hinteren
Oberfläche des Halbleiterwafers 2 ausgebildet sind, in einer Gitterform angeordnet
sind, um vollständig und präzise den Linien bzw. Straßen 8 zu entsprechen,
welche an der vorderen Oberfläche des Halbleiterwafers 2 in einer Gitterform
angeordnet sind. Um die Rillen 12 entsprechend den Straßen 8 auszubilden, ist
es notwendig, mit hoher Genauigkeit die Positionen der Straßen 8 zu detektieren,
welche auf der vorderen Oberfläche des Halbleiterwafers 2 angeordnet sind,
welcher auf der Ansaugvorrichtung 16 mit der Oberseite nach unten fixiert ist.
Beispielsweise können die Positionen der Straßen 8 mit hoher Genauigkeit durch
ein Abbilden des Halbleiterwafers auf der Spannvorrichtung 16 mit einer
Infrarotkamera (nicht gezeigt) und ein Analysieren des Bilds detektiert werden.
Der obige Schritt eines Ausbildens der Rillen 12 in der hinteren bzw.
rückwärtigen Oberfläche des Halbleiterwafers 2 kann vorzugsweise durch eine
Chipvereinzelungssäge durchgeführt werden, welche durch Disco Corporation,
welche ihren Sitz in Tokyo, Japan, hat, unter dem Handelsnamen DFD641 oder
DFD681 vertrieben wird.
In dem Verfahren der vorliegenden Erfindung wird, nachdem die Rillen 12
in der hinteren Oberfläche des Halbleiterwafers 2 ausgebildet wurden, die hintere
Oberfläche des Halbleiterwafers 2 geschliffen, um die Dicke des Halbleiterwafers
2 auf einen vorbestimmten Wert zu reduzieren. Dieses Schleifen kann
vorzugsweise durchgeführt werden, wie dies in Fig. 4 gezeigt ist. Der
Halbleiterwafer 2, welcher den Schutzfilm 14 an der vorderen Oberfläche
festgelegt hat, wird mit der Oberseite nach unten gedreht und an der Ansaug
vorrichtung bzw. Spannvorrichtung 20 fixiert. Vorzugsweise hält die Spann
vorrichtung 20 den Halbleiterwafer 2 an seiner vorderen Oberfläche durch
Vakuum. Während die Spannvorrichtung 20 um die zentrale Achse gedreht wird,
welche sich im wesentlichen vertikal erstreckt, werden die Schleifmittel 24 eines
Schleifrads 22, welches um eine zentrale Achse, welche sich im wesentlichen
vertikal erstreckt, mit einer hohen Geschwindigkeit gedreht wird, gegen die hintere
Oberfläche des Halbleiterwafers 2 gedrückt, welcher an der Spannvorrichtung 20
gehalten ist, und werden schrittweise bzw. zunehmend abgesenkt, um die hintere
Oberfläche des Halbleiterwafers 2 zu schleifen. Das Schleifrad 22 beinhaltet ein
ringförmiges Support- bzw. Abstützglied 26 und eine Vielzahl von Schleifmitteln
24, welche sich in einer Bogenform erstrecken, sind an der unteren Oberfläche
des Abstützglieds 26 festgelegt. Die Vielzahl der Schleifmittel 24 ist insgesamt als
ein Ring ausgebildet. Anstelle der Vielzahl von Schleifmitteln 24, welche an der
unteren Oberfläche des Supportglieds 26 festgelegt sind, können ringförmige
Schleifmittel, welche sich kontinuierlich in einer Umfangsrichtung erstrecken, an
der unteren Oberfläche des Abstützglieds 26 festgelegt sein. Die Querschnittsform
von jedem der Schleifmittel 24 ist im wesentlichen rechtwinkelig und weist eine im
wesentlichen flache, untere Oberfläche, d. h. Schleiffläche auf. Die Schleifmittel 24
sind vorzugsweise durch Festlegen von Diamantkörnern durch ein geeignetes
Bindematerial, wie beispielsweise ein Harzbindemittel, ausgebildet. Die
Schleiftiefe (d. h. die Dicke, welche durch das Schleifen entfernt wird) D2 der
hinteren Oberfläche des Halbleiterwafers 2 ist etwas geringer als die Tiefe D1 der
Rillen 12, welche in der hinteren Oberfläche des Halbleiterwafers 2 ausgebildet
sind. Daher existieren, selbst nachdem die hintere Oberfläche des Halbleiter
wafers 2 geschliffen wurde, die Rillen 12 vorzugsweise in der hinteren Oberfläche
des Halbleiterwafers 2. Beispielsweise kann, wenn der Halbleiterwafer 2, welcher
eine Dicke von 300 µm aufweist, auf eine Dicke von 100 µm geschliffen werden
soll, die Tiefe der Rillen 12 etwa 110 bis 120 µm betragen.
Bisher wurde die hintere Oberfläche des Halbleiterwafers 2 geschliffen,
ohne die Rillen 12 in der hinteren Oberfläche des Halbleiterwafers 2 auszubilden.
In diesem Fall konnte eine Kühlflüssigkeit, wie beispielsweise reines Wasser,
welche zum Zeitpunkt des Schleifens aufgespritzt wird, nicht vollständig in den
Schleifbereich aufgrund der im wesentlichen flachen Schleifoberfläche der
Schleifmittel 24 gelangen, wodurch ein unerwünschtes Verbrennen mög
licherweise an der geschliffenen, hinteren Oberfläche des Halbleiterwafers 2
ausgebildet wurde. Weiters konnten Späne bzw. Abfälle, welche durch das
Schleifen gebildet werden, nicht gut von dem Schleifbereich ausgebracht bzw.
entfernt werden, wodurch eine Reduktion der Schleifeffizienz bzw. -leistung
bewirkt wurde. Im Gegensatz dazu wird in dem Verfahren der vorliegenden
Erfindung vor dem Schleifen der hinteren Oberfläche des Halbleiterwafers 2 eine
Vielzahl von Rillen 12 in der hinteren Oberfläche des Halbleiterwafers 2
ausgebildet. Das Vorhandensein der Rillen 12 verhindert oder unterdrückt die
Ausbildung des unerwünschten Verbrennens und unterstützt das Ausbringen von
Abfällen bzw. Spänen.
Der obengenannte Schritt eines Schleifens der hinteren Oberfläche des
Halbleiterwafers 2 kann vorzugsweise durch eine Oberflächenschleifvorrichtung
durchgeführt werden, welche durch Disco Corporation unter dem Handelsnamen
DFG841 vertrieben wird.
Nach dem Schleifen der hinteren Oberfläche des Halbleiterwafers 2 wird
der Halbleiterwafer entlang der Straßen bzw. Linien 8 geschnitten, welche an der
vorderen Oberfläche angeordnet sind, um die rechtwinkeligen Bereiche 10
voneinander zu trennen, um die Halbleiterchips bzw. -bausteine zu erzeugen.
Vorzugsweise ist vorteilhaft, daß vor dem Schneiden des Halbleiterwafers 2, wie
in Fig. 5 gezeigt, der Schutzfilm 14 von der vorderen Oberfläche des Halb
leiterwafers 2 abgezogen bzw. abgeschält wird und der Halbleiterwafer 2 an
einem Rahmen 30 durch ein Montageband, entsprechend den Anforderungen,
montiert wird. Der Rahmen 30, welcher aus einem Kunstharz oder einer Metall
platte gebildet sein kann, weist eine relativ große, kreisförmige Öffnung 32 im
Zentrum auf. Der Halbleiterwafer 2 wird in der Öffnung 32 des Rahmens 30
positioniert und das Band 28, welches sich über die Öffnung 32 des Rahmens 30
erstreckt, wird an der hinteren Oberfläche des Rahmens 30 und der hinteren
Oberfläche des Halbleiterwafers 2 festgelegt, um den Halbleiterwafer 2 an dem
Rahmen 30 zu montieren. Das Schneiden des Halbleiterwafers 2 kann vorteil
hafterweise durchgeführt werden, wie dies in Fig. 6 gezeigt ist. Der Halbleiterwafer
2, welcher an dem Rahmen 30 durch das Band 28 montiert ist, wird an der
Spannvorrichtung 34 gehalten. Die rotierende Schneidklinge 36, welche um die
zentrale Achse, welche sich im wesentlichen horizontal erstreckt, mit einer hohen
Geschwindigkeit gedreht wird, wird in einer Tiefe angewandt, welche etwas größer
ist als die Dicke T von der vorderen Oberfläche des Halbleiterwafers 2 zu der
Bodenoberfläche der Rille 12, welche in der hinteren Oberfläche ausgebildet ist,
und die Spannvorrichtung 34 und die rotierende Schneidklinge 36 werden entlang
der Straßen 8 relativ zueinander bewegt. Die Schneidbreite W2 der rotierenden
Schneidklinge 36 ist vorzugsweise etwas geringer als die Breite W1 der Rille 12.
Beispielsweise ist, wenn die Schneidbreite W2 15 µm ist, die Breite W1 der Rille
12 vorzugsweise etwa 30 µm. Vorzugsweise hält die Spannvorrichtung 34 den
Halbleiterwafer 2 an seiner vorderen Oberfläche durch Vakuumansaugung. Die
rotierende Schneidklinge 36 kann vorzugsweise eine dünne, scheibenförmige
Schneide sein, welche durch Aufnahme von Diamantkörnern in ein elektroab
geschiedenes Metall ausgebildet ist. In der illustrierten Ausführungsform wird,
selbst wenn der Halbleiterwafer 2 entlang der Straßen 8 geschnitten wird, um die
rechtwinkeligen Bereiche 10 voneinander zu trennen, das Band 28 nicht
geschnitten und es ist somit jeder rechtwinkelige Bereich, d. h. jeder Halbleiterchip,
an dem Band festgelegt und an dem Rahmen 30 montiert gehalten.
Wenn der Halbleiterwafer 2 entlang der Straßen 8, wie oben beschrieben,
geschnitten wird, nachdem die Rillen 12 entsprechend den Straßen 8, welche an
der vorderen Oberfläche des Halbleiterwafers 2 angeordnet sind, in der hinteren
Oberfläche des Halbleiterwafers 2 ausgebildet wurden, wie in Fig. 6 gezeigt,
wurde sichergestellt, daß die Bildung bzw. Entstehung der Abfälle bzw. Späne,
welche an der hinteren Oberfläche des Halbleiterwafers 2 ausgebildet wurden,
wirksam verhindert und unterdrückt werden kann. Wenn der Halbleiterwafer 2
entlang der Straßen 8 zu schneiden ist, muß die rotierende Schneidklinge 36 nicht
mit der oberen Oberfläche des Bandes 28 in Kontakt oder nahe zu dieser
gebracht werden, wodurch das Anhaften eines auf der vorderen Oberfläche des
Bandes 28 aufgebrachten Klebstoffes an der rotierenden Schneidklinge 36 gewiß
bzw. sicher verhindert werden kann. Wenn der Klebstoff an der rotierenden
Schneidklinge 36 anhaftet, kann die rotierende Schneidklinge 36 in einer kurzen
Zeitdauer beschädigt bzw. zerstört werden.
Der obige Schritt eines Schneidens des Halbleiterwafers 2 entlang der
Straßen 8 kann vorteilhafterweise durch eine Vereinzelungssäge, welche durch
Disco Corporation unter dem Handelsnamen DFD641 oder DFD681 vertrieben
wird, wie der obengenannte Schritt eines Ausbildens der Rillen durchgeführt
werden.
Während bevorzugte Ausführungsformen der Erfindung im Detail unter
Bezugnahme auf die beigeschlossenen Zeichnungen beschrieben wurden, sollte
verstanden werden, daß die Erfindung nicht darauf beschränkt ist und ohne
Verlassen des Geistes und Rahmens der Erfindung geändert oder modifiziert
werden kann.
Claims (6)
1. Verfahren zur Herstellung einer großen Anzahl von Halbleiterchips aus
einem Halbleiterwafer, welcher eine große Anzahl von rechtwinkeligen Flächen
bzw. Bereichen aufweist, welche durch Straßen bzw. Linien definiert sind, welche
auf der vorderen Oberfläche in einer Gitterform angeordnet sind, wobei eine
Halbleiterschaltung in jedem der rechtwinkeligen Bereiche ausgebildet wird, worin
eine Vielzahl von Rillen bzw. Nuten, welche eine vorbestimmte Tiefe aufweisen, in der hinteren Oberfläche des Halbleiterwafers ausgebildet wird; dann
die hintere Oberfläche des Halbleiterwafers geschliffen wird, um die Dicke des Halbleiterwafers auf einen vorbestimmten Wert zu reduzieren; und danach
der Halbleiterwafer entlang der Straßen bzw. Linien geschnitten wird, um die rechtwinkeligen Bereiche voneinander zu trennen, um Halbleiterchips zu erhalten.
eine Vielzahl von Rillen bzw. Nuten, welche eine vorbestimmte Tiefe aufweisen, in der hinteren Oberfläche des Halbleiterwafers ausgebildet wird; dann
die hintere Oberfläche des Halbleiterwafers geschliffen wird, um die Dicke des Halbleiterwafers auf einen vorbestimmten Wert zu reduzieren; und danach
der Halbleiterwafer entlang der Straßen bzw. Linien geschnitten wird, um die rechtwinkeligen Bereiche voneinander zu trennen, um Halbleiterchips zu erhalten.
2. Verfahren nach Anspruch 1, worin der Halbleiterwafer von der hinteren
Oberfläche auf eine vorbestimmte Tiefe mit einer rotierenden Schneidklinge ge
schnitten wird, um die Rillen auszubilden.
3. Verfahren nach Anspruch 1 oder 2, worin Schleifmittel bzw.
-einrichtungen, welche eine im wesentlichen flache Schleifoberfläche aufweisen,
auf die hintere Oberfläche des Halbleiterwafers angewandt werden, um die hintere
Oberfläche des Halbleiterwafers zu schleifen.
4. Verfahren nach einem der vorhergehenden Ansprüche, worin die
rotierende Schneidklinge von der vorderen Oberfläche des Halbleiterwafers ange
wandt wird, um den Halbleiterwafer entlang der Straßen zu schneiden.
5. Verfahren nach Anspruch 4, worin die Rillen entsprechend den Straßen
gebildet werden, die Tiefe der Rillen größer ist als die Schleiftiefe der hinteren
Oberfläche des Halbleiterwafers und die Rillen unverändert existieren, nachdem
die hintere Oberfläche des Halbleiterwafers geschliffen wird.
6. Verfahren nach Anspruch 5, worin die Breite der Rillen größer ist als die
Schneidbreite zu dem Zeitpunkt, zu welchem der Halbleiterwafer entlang der
Straßen geschnitten wird.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000102632A JP4687838B2 (ja) | 2000-04-04 | 2000-04-04 | 半導体チップの製造方法 |
JP2000-102632 | 2000-04-04 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10116791A1 true DE10116791A1 (de) | 2001-12-20 |
DE10116791B4 DE10116791B4 (de) | 2007-03-15 |
Family
ID=18616475
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10116791A Expired - Lifetime DE10116791B4 (de) | 2000-04-04 | 2001-04-04 | "Verfahren zur Herstellung einer großen Anzahl von Halbleiterchip s aus einem Halbleiterwafer" |
Country Status (4)
Country | Link |
---|---|
US (1) | US6448151B2 (de) |
JP (1) | JP4687838B2 (de) |
DE (1) | DE10116791B4 (de) |
SG (1) | SG94795A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102010040062A1 (de) * | 2010-08-31 | 2012-03-01 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Eine Substratzerteilungstechnik für das Separieren von Halbleiterchips mit geringerem Flächenverbrauch |
CN103302753A (zh) * | 2012-03-06 | 2013-09-18 | 深圳赛意法微电子有限公司 | 玻璃晶圆切割方法 |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG105541A1 (en) * | 2001-07-31 | 2004-08-27 | Advanced Systems Automation | Method and apparatus for singulating semiconductor packages on a lead frame |
US20030036249A1 (en) * | 2001-08-06 | 2003-02-20 | Bauer Donald G. | Chip alignment and placement apparatus for integrated circuit, MEMS, photonic or other devices |
JP3530158B2 (ja) * | 2001-08-21 | 2004-05-24 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
US20030066816A1 (en) * | 2001-09-17 | 2003-04-10 | Schultz Gary A. | Uniform patterning for deep reactive ion etching |
JP2003100666A (ja) * | 2001-09-26 | 2003-04-04 | Toshiba Corp | 半導体装置の製造方法 |
US6960813B2 (en) * | 2002-06-10 | 2005-11-01 | New Wave Research | Method and apparatus for cutting devices from substrates |
US6806544B2 (en) * | 2002-11-05 | 2004-10-19 | New Wave Research | Method and apparatus for cutting devices from conductive substrates secured during cutting by vacuum pressure |
US6580054B1 (en) * | 2002-06-10 | 2003-06-17 | New Wave Research | Scribing sapphire substrates with a solid state UV laser |
JP2004055860A (ja) | 2002-07-22 | 2004-02-19 | Renesas Technology Corp | 半導体装置の製造方法 |
DE10238444B4 (de) * | 2002-08-22 | 2011-05-12 | United Monolithic Semiconductors Gmbh | Verfahren zur Herstellung von vereinzelten monolithisch integrierten Halbleiterschaltungen |
JP2004153193A (ja) * | 2002-11-01 | 2004-05-27 | Disco Abrasive Syst Ltd | 半導体ウエーハの処理方法 |
JP4342832B2 (ja) * | 2003-05-16 | 2009-10-14 | 株式会社東芝 | 半導体装置およびその製造方法 |
TWI259564B (en) * | 2003-10-15 | 2006-08-01 | Infineon Technologies Ag | Wafer level packages for chips with sawn edge protection |
US7281535B2 (en) * | 2004-02-23 | 2007-10-16 | Towa Intercon Technology, Inc. | Saw singulation |
KR100555559B1 (ko) * | 2004-03-03 | 2006-03-03 | 삼성전자주식회사 | 백 그라인딩 공정용 표면 보호 테이프를 이용하여 다이싱공정을 수행하는 반도체 장치의 제조 방법 |
JP4514490B2 (ja) * | 2004-03-29 | 2010-07-28 | 日東電工株式会社 | 半導体ウエハの小片化方法 |
JP4647228B2 (ja) * | 2004-04-01 | 2011-03-09 | 株式会社ディスコ | ウェーハの加工方法 |
JP4385901B2 (ja) * | 2004-09-15 | 2009-12-16 | 株式会社デンソー | 半導体装置の製造方法 |
JP4694845B2 (ja) * | 2005-01-05 | 2011-06-08 | 株式会社ディスコ | ウエーハの分割方法 |
US7910822B1 (en) * | 2005-10-17 | 2011-03-22 | Solaria Corporation | Fabrication process for photovoltaic cell |
KR100679684B1 (ko) * | 2006-02-16 | 2007-02-06 | 삼성전자주식회사 | 외곽에 보호층이 형성된 웨이퍼 레벨 반도체 소자 제조방법 |
JP2008263070A (ja) * | 2007-04-12 | 2008-10-30 | Disco Abrasive Syst Ltd | デバイスの製造方法 |
US8629532B2 (en) | 2007-05-08 | 2014-01-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor wafer with assisting dicing structure and dicing method thereof |
JP5219569B2 (ja) | 2008-03-21 | 2013-06-26 | 株式会社東京精密 | ウェーハ研削装置における加工良否判定方法およびウェーハ研削装置 |
KR101116301B1 (ko) * | 2009-07-22 | 2012-03-20 | (주) 엔지온 | 반도체 양면 소잉 방법 및 이에 따른 반도체 양면 소잉 장치 |
US8450188B1 (en) * | 2011-08-02 | 2013-05-28 | Micro Processing Technology, Inc. | Method of removing back metal from an etched semiconductor scribe street |
WO2013054917A1 (ja) * | 2011-10-13 | 2013-04-18 | 株式会社タムラ製作所 | 半導体素子及びその製造方法 |
JP2013239600A (ja) * | 2012-05-15 | 2013-11-28 | Fuji Electric Co Ltd | 半導体装置の製造方法および半導体製造装置 |
DE102015120755A1 (de) * | 2015-11-30 | 2017-06-01 | Infineon Technologies Ag | Verfahren zum Vereinzeln von einer Vielzahl von Chips |
US20170256432A1 (en) * | 2016-03-03 | 2017-09-07 | Nexperia B.V. | Overmolded chip scale package |
JP6766758B2 (ja) * | 2017-06-15 | 2020-10-14 | 株式会社デンソー | 半導体装置およびその製造方法 |
CN108214954B (zh) * | 2018-01-08 | 2019-04-02 | 福建省福联集成电路有限公司 | 一种晶圆芯片的切割方法 |
JP2019186291A (ja) * | 2018-04-03 | 2019-10-24 | 株式会社ディスコ | ウェーハの加工方法 |
KR102243674B1 (ko) * | 2019-10-28 | 2021-04-23 | 주식회사 루츠 | 세라믹칩 제조방법 |
CN114093926B (zh) * | 2021-11-10 | 2023-10-03 | 长江存储科技有限责任公司 | 晶圆、晶圆制备方法及晶圆切割方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62171112A (ja) * | 1986-01-23 | 1987-07-28 | Oki Electric Ind Co Ltd | 半導体基体の製造方法 |
JPH07283179A (ja) * | 1994-04-13 | 1995-10-27 | Hitachi Ltd | 半導体装置の製造方法 |
JPH07302772A (ja) * | 1994-05-10 | 1995-11-14 | Hitachi Ltd | ダイシング方法およびウエハおよびウエハ固定用テープならびに半導体装置 |
JP3374880B2 (ja) * | 1994-10-26 | 2003-02-10 | 三菱電機株式会社 | 半導体装置の製造方法、及び半導体装置 |
JPH08181197A (ja) * | 1994-12-27 | 1996-07-12 | Hitachi Ltd | 半導体装置の製造方法およびそれに用いるウエハマウンタ |
JPH1140520A (ja) * | 1997-07-23 | 1999-02-12 | Toshiba Corp | ウェーハの分割方法及び半導体装置の製造方法 |
US6294439B1 (en) * | 1997-07-23 | 2001-09-25 | Kabushiki Kaisha Toshiba | Method of dividing a wafer and method of manufacturing a semiconductor device |
JP3395620B2 (ja) * | 1997-12-16 | 2003-04-14 | 日亜化学工業株式会社 | 半導体発光素子及びその製造方法 |
-
2000
- 2000-04-04 JP JP2000102632A patent/JP4687838B2/ja not_active Expired - Lifetime
-
2001
- 2001-03-27 US US09/817,248 patent/US6448151B2/en not_active Expired - Lifetime
- 2001-03-27 SG SG200101940A patent/SG94795A1/en unknown
- 2001-04-04 DE DE10116791A patent/DE10116791B4/de not_active Expired - Lifetime
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102010040062A1 (de) * | 2010-08-31 | 2012-03-01 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Eine Substratzerteilungstechnik für das Separieren von Halbleiterchips mit geringerem Flächenverbrauch |
US8664025B2 (en) | 2010-08-31 | 2014-03-04 | Globalfoundries Inc. | Substrate dicing technique for separating semiconductor dies with reduced area consumption |
DE102010040062B4 (de) * | 2010-08-31 | 2014-05-22 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Eine Substratzerteilungstechnik für das Separieren von Halbleiterchips mit geringerem Flächenverbrauch |
US9478489B2 (en) | 2010-08-31 | 2016-10-25 | Globalfoundries Inc. | Semiconductor dies with reduced area consumption |
CN103302753A (zh) * | 2012-03-06 | 2013-09-18 | 深圳赛意法微电子有限公司 | 玻璃晶圆切割方法 |
CN103302753B (zh) * | 2012-03-06 | 2015-08-19 | 深圳赛意法微电子有限公司 | 玻璃晶圆切割方法 |
Also Published As
Publication number | Publication date |
---|---|
US20020016047A1 (en) | 2002-02-07 |
DE10116791B4 (de) | 2007-03-15 |
SG94795A1 (en) | 2003-03-18 |
JP4687838B2 (ja) | 2011-05-25 |
US6448151B2 (en) | 2002-09-10 |
JP2001291683A (ja) | 2001-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10116791B4 (de) | "Verfahren zur Herstellung einer großen Anzahl von Halbleiterchip s aus einem Halbleiterwafer" | |
DE102018201298B4 (de) | SiC-Waferherstellungsverfahren | |
DE102004029094B4 (de) | Verfahren zum Herstellen eines Halbleiterchips | |
DE102004051180B4 (de) | Waferteilungsverfahren | |
DE102006018644B4 (de) | Bearbeitungsverfahren für einen Halbleiterwafer | |
DE102006000719B4 (de) | Waferunterteilungsverfahren | |
DE102004055443B4 (de) | Waferbearbeitungsverfahren | |
DE102009030454B4 (de) | Waferbehandlungsverfahren | |
DE102006030866B4 (de) | Bearbeitungsverfahren für einen Halbleiterwafer | |
DE102005033953B4 (de) | Waferteilungsverfahren und -vorrichtung | |
DE102009006580B4 (de) | Verfahren zur Herstellung integrierter Schaltungen und Verfahren zum Vereinzeln eines Halbleiterwafers | |
DE102016213248A1 (de) | Verfahren zum dünnen Ausgestalten eines Wafers | |
DE102011078726B4 (de) | Bearbeitungsverfahren für einen Wafer | |
DE10295893T5 (de) | Verfahren zur Herstellung von Halbleiterchips | |
DE102016213249A1 (de) | Verfahren zum dünnen Ausgestalten eines Wafers | |
DE102018210393B4 (de) | Bearbeitungsverfahren für ein Substrat | |
DE102004006494A1 (de) | Halbleiterwafer und Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE102017105503B4 (de) | Waferbearbeitungsverfahren | |
DE202014011497U1 (de) | Laserbearbeitungsvorrichtung | |
DE10051890A1 (de) | Halbleiterwaferteilungsverfahren | |
DE102010046665B4 (de) | Waferbearbeitungsverfahren | |
DE10350176A1 (de) | Verfahren zum Bearbeiten eines Halbleiterwafers | |
DE102018205905A1 (de) | SiC-Waferherstellungsverfahren | |
DE102008058822A1 (de) | Schleifscheibenanbringungsmechanismus | |
DE102015207193A1 (de) | Einkristallsubstrat-Bearbeitungsverfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8364 | No opposition during term of opposition | ||
R071 | Expiry of right |