CN113053813A - 形成具有用于堆叠裸片封装的周边轮廓的半导体裸片的方法 - Google Patents

形成具有用于堆叠裸片封装的周边轮廓的半导体裸片的方法 Download PDF

Info

Publication number
CN113053813A
CN113053813A CN202011563035.8A CN202011563035A CN113053813A CN 113053813 A CN113053813 A CN 113053813A CN 202011563035 A CN202011563035 A CN 202011563035A CN 113053813 A CN113053813 A CN 113053813A
Authority
CN
China
Prior art keywords
wafer
channel
along
forming
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011563035.8A
Other languages
English (en)
Inventor
高荣范
白宗植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/896,091 external-priority patent/US20210202318A1/en
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113053813A publication Critical patent/CN113053813A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明技术涉及形成具有用于堆叠裸片封装的周边轮廓的半导体裸片的方法。举例来说，所述方法可包括沿着切道从晶片的后侧到所述晶片的所述后侧与所述晶片的前侧之间的中间深度形成第一通道。所述第一通道具有第一倾斜侧壁和第二倾斜侧壁。接着通过沿着所述第一通道的第一侧壁与第二侧壁之间的区从所述晶片中的所述中间深度朝向所述晶片的所述前侧进行激光切割来形成第二通道。所述第一倾斜侧壁限定在第一半导体裸片的一侧处的带槽区，且所述第二倾斜侧壁限定在第二半导体裸片的一侧处的带槽区。

Description

形成具有用于堆叠裸片封装的周边轮廓的半导体裸片的方法
相关申请的交叉引用
本申请要求2019年12月27日提交并且标题为“形成具有用于堆叠裸片封装的周边轮廓的半导体裸片的方法(METHODS OF FORMING SEMICONDUCTOR DIES WITH PERIMETERPROFILES FOR STACKED DIE PACKAGES)”的第62/954,254号以及2019年12月27日提交并且标题为“包含堆叠半导体裸片的半导体装置组合件(SEMICONDUCTOR DEVICE ASSEMBLIESINCLUDING STACKED SEMICONDUCTOR DIES)”的第62/954,263号美国临时申请的权益；所述美国临时申请中的每一个以全文引用的方式并入本文中并成为本公开的一部分。
技术领域
本发明技术涉及用于形成具有用于堆叠裸片封装的周边轮廓的半导体裸片的方法，并且具体地说，涉及具有沿着周边的至少一部分的带槽区的半导体裸片。
背景技术
经封装半导体裸片(包含存储器芯片、微处理器芯片和成像器芯片)通常包含安装在衬底上，且封入塑料保护盖或由导热盖子覆盖的一或多个半导体裸片。裸片可包含提供功能特征的有源电路，例如存储器单元、处理器电路和/或成像器装置。裸片还可或可替代地包含无源特征，例如电容器、电阻器等等。裸片还可包含电耦合到有源电路的接合垫和在保护盖外部用于连接到更高层级的电路系统的外部端子。
为了提供额外功能性，可通过将裸片彼此堆叠而将额外半导体裸片添加到半导体装置组合件。图1说明半导体装置组合件100，其中间隔带105和/或其它材料用于使裸片104彼此隔开以提供对裸片104上的接合垫108(例如，接触垫)的接入。间隔带105的宽度W1比裸片104的宽度W2更小，使得焊线121可形成于接合垫108与衬底101上的接合位点120之间。如所说明，间隔带105使半导体裸片104中的一或多个增大到高度H1。
为了减少焊线所需的竖直空间，裸片可布置成叠瓦式(shingled)堆叠，其中每一裸片从下方的裸片水平地偏移以暴露用于线接合的每一裸片的接合垫。然而，叠瓦式堆叠可能限制可以此方式堆叠的裸片的数目，这是因为堆叠中的每一连续裸片的悬垂部分增大了裸片堆叠的总占据面积。
裸片的此类叠瓦式堆叠可包含呈叠瓦式布置的多个裸片群组，所述裸片在相同的方向上(图2)或在相反方向上(图3)偏移。图2说明半导体装置组合件200，其中衬底201上的裸片的叠瓦式堆叠210包含裸片204的两个裸片群组202和203，所述裸片群组在相同偏移方向上叠盖且线接合到衬底201上的接合位点220。如图2中所展示，第一裸片群组202的焊线221在第二裸片群组203的悬垂区211下方，且因此这些焊线221必须在第二裸片群组203堆叠在第一裸片群组202上方之前形成。此外，第二裸片群组203的最下裸片204必须在第一裸片群组202的最顶层裸片204上方间隔开足够的距离以允许用于形成到其中的焊线221的空间。因此，此布置的缺点包含个别裸片204的叠瓦式堆叠占用的占据面积较大。
参考图3，在形成所说明的半导体装置组合件300时面临类似挑战，其中裸片群组在相反的偏移方向上叠盖。半导体装置组合件300具有在衬底301上的裸片304的叠瓦式堆叠310，其中两个裸片群组302和303在相反偏移方向上叠盖且线接合到衬底301上的接合位点320。裸片304的第一裸片群组302的焊线321中的至少一些在第二裸片群组303的悬垂区311下方，且因此这些焊线321必须在第二裸片群组303堆叠在第一裸片群组302上方之前形成。因此，此布置的缺点也包含个别裸片304的叠瓦式堆叠占用的占据面积较大。
发明内容
在一个方面中，本申请涉及一种形成具有带槽区的半导体裸片的方法，所述方法包括：沿着切道从晶片的后侧到所述晶片的所述后侧与所述晶片的前侧之间的中间深度形成第一通道，其中所述第一通道具有从所述后侧朝向所述中间深度朝向彼此会聚的第一倾斜侧壁和第二倾斜侧壁；以及通过沿着所述第一通道的第一侧壁与第二侧壁会合的界面区从所述晶片中的所述中间深度朝向所述晶片的所述前侧进行激光切割来形成第二通道，从而使沿着所述第一侧壁的一组第一半导体裸片与沿着所述第二侧壁的一组第二半导体裸片分离，其中所述第一倾斜侧壁限定在所述第一半导体裸片的一侧处的带槽区，且所述第二倾斜侧壁限定在所述第二半导体裸片的一侧处的带槽区。
在另一方面中，本申请进一步提供一种形成具有带槽区的半导体裸片的方法，所述方法包括：沿着切道从晶片的后侧到所述晶片的所述后侧与所述晶片的前侧之间的中间深度切割通道，其中所述通道具有从所述后侧朝向所述中间深度朝向彼此会聚的第一倾斜侧壁和第二倾斜侧壁；通过沿着所述通道的中线进行激光切割以形成从所述中间深度到所述晶片的所述前侧的切口而使沿着所述第一倾斜侧壁的第一裸片与沿着所述第二倾斜侧壁的第二裸片分离，其中第一倾斜侧壁限定沿着所述第一裸片的一侧的带槽区，且所述第二倾斜侧壁限定沿着所述第二裸片的一侧的带槽区。
附图说明
图1说明现有技术中的半导体装置组合件，其包含由间隔带间隔开的半导体裸片的堆叠。
图2说明现有技术中的半导体装置组合件，其包含在一个配置中的半导体裸片的叠瓦式堆叠。
图3说明现有技术中的半导体装置组合件，其包含在另一配置中的半导体裸片的叠瓦式堆叠。
图4为可根据本发明技术处理以形成具有带槽区的半导体装置的半导体晶片的示意性俯视图。
图5是图4的圈出部分的放大视图。
图6A到6D为说明根据本发明技术的形成具有带槽区的半导体装置的方法的方面的示意性横截面图。
图7为说明根据本发明技术的形成具有带槽区的半导体装置的方法的方面的示意性横截面图。
图8为展示包含根据本发明技术的实施例配置的半导体装置组合件的系统的示意图。
具体实施方式
如上文所论述，增加半导体装置组合件的堆叠中的半导体裸片的数目面临着制造挑战。举例来说，多个反复堆叠和线接合操作、不同的裸片间间隔和广泛范围的高度是制造挑战中的一些。因此，本发明技术的若干实施例涉及制造具有被设计成克服这些挑战的周边轮廓的半导体装置的方法。
举例来说，根据本发明技术的方法包含沿着切道(street)从晶片的后侧到晶片的后侧与晶片的前侧之间的中间深度形成第一通道。第一通道可具有从后侧朝向中间深度朝向彼此会聚的第一倾斜侧壁和第二倾斜侧壁。所述方法还包含通过沿着第一通道的第一侧壁与第二侧壁会合的界面区从晶片中的中间深度朝向晶片的前侧进行激光切割来形成第二通道。第二通道使沿着第一侧壁的一组第一半导体裸片与沿着第二侧壁的一组第二半导体裸片分离。第一倾斜侧壁限定在第一半导体裸片的一侧处的带槽区，且第二倾斜侧壁限定在第二半导体裸片的一侧处的带槽区。
根据本发明技术的另一方法包含沿着切道从晶片的后侧到晶片的后侧与晶片的前侧之间的中间深度切割通道。通道可具有从后侧朝向中间深度朝向彼此会聚的第一倾斜侧壁和第二倾斜侧壁。所述方法还包含通过沿着通道的中线进行激光切割以形成从中间深度到晶片的前侧的切口而使沿着第一倾斜侧壁的一组第一裸片与沿着第二倾斜侧壁的一组第二裸片分离。第一倾斜侧壁限定沿着第一裸片的一侧的带槽区，且第二倾斜侧壁限定沿着第二裸片的一侧的带槽区。
术语“半导体装置”一般指包含一或多种半导体材料的固态装置。半导体装置的实例包含逻辑装置、存储器装置、二极管和具有半导体材料的其它装置。此外，术语“半导体装置”可以指成品装置或组合件，或在变为成品装置之前的各个处理阶段的其它结构。在一些实施例中，个别半导体装置可以“被封装”且包含包覆装置中的组件和电连接件的成型材料。
取决于使用的上下文，术语“衬底”可指支撑电子组件(例如，裸片)的结构，例如，晶片级衬底或切单的裸片级衬底。术语衬底也可表示用于裸片堆叠应用的另一裸片。本文中所描述的方法通常在晶片级下执行，但其也可在裸片级下执行。
图4和5说明可以根据本发明技术处理以产生具有沿着半导体裸片的一侧(例如，边缘)的至少一部分的带槽区的半导体裸片的半导体晶片400(“晶片400”)。晶片400具有前侧402和与前侧402相对的后侧404，且后侧404与前侧402间隔开晶片厚度。晶片400具有以阵列布置在前侧402处的半导体裸片420。半导体裸片420之间的空间限定在一个方向上的一组大体平行的第一“切道”410(图5)和在另一方向上的一组大体平行的第二“切道”412(图5)。第一切道410和第二切道412可彼此正交，如图4和5中所展示，但切道不限于正交布置。参考图5，半导体裸片420中的每一个可包含在晶片400的前侧402处的触点422的阵列。
图6A到6D展示根据本发明技术处理半导体晶片400的一部分(例如，半导体裸片420中的三个)以用于产生具有带槽区的半导体裸片的方面。将了解，过程可跨越晶片的切道的全部长度实施。参考图6A，晶片400在前侧402处具有有源区403，且在有源区403与后侧404之间具有无源区405。半导体裸片420中的每一个在有源区403处具有集成电路系统424和触点422，所述触点电耦合到集成电路系统424。在所述过程的此阶段，晶片载体600在前侧402处附接到有源区403。晶片载体600可以是载带，例如可在处理期间附接到前侧402以保护触点422和集成电路系统424的背面研磨带或另一合适的层压物。
图6B说明在已经沿着切道410从晶片400的后侧404到晶片400内的中间深度D形成第一通道620之后的晶片400，所述中间深度小于晶片400的全部厚度T。中间深度D在晶片400的后侧404与前侧402之间。中间深度D可在晶片400的无源区405内，而不在有源区403内。在其它实施例中，中间深度D可延伸到有源区403中。第一通道620具有从晶片400的后侧404朝向晶片400内的中间深度D朝向彼此会聚的第一倾斜侧壁622和第二倾斜侧壁624。在图6B到6D中所展示的实施例中，第一倾斜侧壁622和第二倾斜侧壁624分别为第一倾斜表面和第二倾斜表面，其相对于彼此成角度α，使得第一通道620具有V形状。第一通道620的第一倾斜表面和第二倾斜表面可通过用具有刀刃631的分割刀片630切割第一通道620而形成，所述刀刃具有相对于彼此成角度α的倾斜表面632和634。相应第一通道620的最大宽度优选地大于切道410的宽度，如平行于有源区403的面所测量。
图6C说明在第二通道640已经从中间深度D到晶片400的前侧402形成之后的晶片400。每一第二通道640形成于界面区中，第一通道620的第一侧壁622和第二侧壁624在所述界面区处会合。界面区大体与切道410(图6B)对准。第二通道640可延伸穿过晶片400的全部其余厚度R，使得第二通道640完全穿过有源区403以使半导体裸片420彼此分离。然而，第二通道640不需要延伸穿过有源区403的全部厚度，而是可实际上延伸穿过有源区403的足够部分，使得可通过弯曲晶片载体600以使晶片400沿着第二通道640开裂而使半导体裸片420彼此分离。在典型应用中，若干半导体裸片420沿着每一切道410，使得每一第二通道640使沿着对应第一通道620的第一侧壁622的一组第一半导体裸片与沿着对应第一通道620的第二侧壁624的一组第二半导体裸片分离。优选地，相应第二通道640的宽度小于或等于切道410的宽度。第一侧壁622因此限定沿着第一半导体裸片的一侧的带槽区，且第二倾斜侧壁624因此限定沿着第二半导体裸片的一侧的带槽区。在所说明的实施例中，这些带槽区结束于第二通道640的边界处。
使用激光500形成第二半导体通道640，所述激光将激光束510引导到对应第一通道620的第一倾斜侧壁622与第二倾斜侧壁624之间的界面区。由于第一通道620去除了晶片400的无源区405的至少相当大的部分，因此单遍(single pass)激光束510可以形成完全穿过晶片400的其余厚度R的第二通道。然而，本发明技术还包含使用多遍激光束510来形成第二通道640。第二半导体通道640可以是具有宽度K的切口，所述切口使半导体裸片420彼此分离而不影响触点422。切口宽度K可为大约10到20μm，且在许多应用程序中，所述切口宽度可为15μm。在一些实施例中，分割刀片630包含以小于倾斜表面632、634的角度α的角度延伸超出倾斜表面632、634的第二切割部分。此第二切割部分可经配置以在用于切割第一通道620的相同操作期间切割第二通道640。
图6D说明在无源区405已经变薄以减小个别半导体裸片420的总厚度之后的晶片400。举例来说，可通过将晶片400从图6C中所展示的后侧404的高度背面研磨到图6D中所展示的后侧404a的高度而使晶片400变薄。在晶片400已经变薄之后，变薄的后侧404a可附接到安装带，且晶片载体600可从晶片的前侧402去除。半导体裸片420现在包含沿着一侧或边缘的至少一部分的一个或多个带槽区。
上文参考图6A到6D所描述的方法有利地产生具有带槽区以在堆叠裸片布置中容纳焊线的半导体裸片。代替用两个不同的锯片切割第一通道和第二通道，本发明技术可使用单个锯片和激光快速形成带槽区，以实现邻近半导体裸片420之间的窄切口宽度。另外，每一半导体裸片420的前侧402在整个过程中由晶片载体600保护，这减少了前侧的污染和处置期间的损坏。上文参考图6A到6D所描述的方法的至少一些实施例的另一优点是第一通道620和第二通道640可用单遍锯片和单遍激光来形成。这可提高制造半导体裸片的产量。
图7说明具有U形第一通道720而不是上文所描述的V形第一通道620的晶片400的替代实施例。相似附图标记指代图6A到7中的相似组件。U形第一通道720可分别具有由第一弯曲表面和第二弯曲表面限定的第一侧壁722和第二侧壁724。第一通道720可通过使用具有刀刃731的锯片730将晶片400的后侧404切割到晶片400内的中间深度来形成，所述刀刃分别具有第一弯曲切割表面732和第二弯曲切割表面734。切割表面732和734分别对应于第一侧壁722和第二侧壁724的弯曲部。过程可通过沿着切道在对应第一通道720的第一侧壁722和第二侧壁724的界面区中切割第二通道740而继续。如上文所描述，第二通道740可通过沿着切道进行激光切割以使邻近半导体裸片420彼此分离而形成。在一些实施例中，通过使用具有平行于竖直面(例如，垂直于晶片载体600)或在竖直面的20°内、15°内、10°内和/或5°内的切割表面的分割刀片而形成第二通道740。
上文所描述的过程的所得裸片420可包含具有不同形状(例如，倾斜、圆角的或另外带槽)的悬垂部分。这些裸片的实例经说明且描述了所附附录A(参见例如图4到6和对应描述)。具有悬垂部分的这些裸片可竖直堆叠的，同时维持：(1)与具有间隔带的裸片相比缩短的高度；以及(2)与叠瓦式裸片堆叠相比较小的占用面积。
图8为说明根据本发明技术的实施例的并入有半导体装置的系统的框图。具有上文参考图6A到7所描述的特征的半导体装置中的任一个可并入到大量更大和/或更复杂的系统中的任一个中，所述系统的代表性实例是在图8中示意性地展示的系统800。系统800可包含处理器802、存储器804(例如，SRAM、DRAM、闪存，和/或其它存储器装置)、输入/输出装置806，和/或其它子系统或组件508。上文参考图6A到7所描述的半导体组合件、装置和装置封装可包含在图8中所展示的元件中的任一个中。所得系统800可经配置以执行多种多样的合适的计算、处理、存储、感测、成像和/或其它功能中的任一个。相应地，系统800的代表性实例包含但不限于计算机和/或其它数据处理器，例如台式计算机、手提式计算机、网络家电、手持式装置(例如，掌上型计算机、可穿戴式计算机、蜂窝或移动电话、个人数字助理、音乐播放器等)、平板计算机、多处理器系统、基于处理器的或可编程的消费型电子装置、网络计算机和微型计算机。系统800的额外代表性实例包含灯、相机、车辆等。在这些和其它实例中，系统800可容纳在单个单元中或例如通过通信网络分布在多个互连单元上。因此，系统800的组件可包含本地和/或远程存储器存储装置及各种合适的计算机可读媒体中的任一个。
尽管关于利用隔室屏蔽的半导体装置、系统和方法描述了许多前述实施例，但除本文中所描述的那些之外的其它应用和其它实施例也在本发明技术的范围内。此外，本发明技术的实施例可具有与本文中所展示或描述的配置、组件和/或程序不同的配置、组件和/或程序，且这些和其它实施例可在没有本文中所展示或描述的配置、组件和/或程序中的一些的情况下使用，而不背离本发明技术。
如在前面的描述中所使用，鉴于图中所示的定向，术语“竖直”，“横向”，“上部”及“下部”可指代半导体装置中的特征的相对方向或位置。举例来说，“上部”或“最上部”可以指比另一特征更接近页面的顶部定位的特征。然而，这些术语应广泛地理解为包含具有其它定向的半导体装置，所述定向例如倒置或倾斜定向，其中顶部/底部、上面/下面、上方/下方、向上/向下、左侧/右侧及远端/近端可取决于定向而互换。此外，为了易于参考，贯穿本公开，相同附图标记用于标识类似或相似组件或特征，但使用相同附图标记并不暗示特征应理解为相同的。实际上，在本文中所描述的许多实例中，相同编号的特征具有结构和/或功能彼此不同的多个实施例。此外，除非本文中具体地标注，否则相同着色可用以指示横截面中的可在成分上类似的材料，但使用相同着色并不暗示材料应理解为相同的。
前述公开内容还可参考数量及数目。除非特别说明，否则不应将这些数量及数目视为限制性的，而应作为与新技术相关联的可能数量或数目的示例。而且，在这方面，本公开可使用术语“多个”来指代数量或数目。在这方面，术语“多个”表示大于一，例如，二、三、四、五等的任何数目。出于本公开的目的，短语“A、B和C中的至少一个”例如意指(A)、(B)、(C)、(A及B)、(A及C)、(B及C)，或(A、B及C)，包含列出多于三个元素时的所有进一步可能的排列。
从前述内容中应了解，尽管本文中已经出于说明的目的描述了新技术的特定实施例，但是可在不偏离本公开的情况下进行各种修改。因此，本发明不受除所附权利要求书之外的限制。此外，在特定实施例的上下文中描述的新技术的某些方面还可在其它实施例中组合或去除。此外，尽管已经在那些实施例的上下文中描述了与新技术的某些实施例相关联的优点，但其它实施例也可显示此类优点，且并非所有的实施例都要显示此类优点以落入本公开的范围内。因此，本公开和相关联的技术可以涵盖未明确地在本文中展示或描述的其它实施例。

Claims (22)

1.一种形成具有带槽区的半导体裸片的方法，所述方法包括：
沿着切道从晶片的后侧到所述晶片的所述后侧与所述晶片的前侧之间的中间深度形成第一通道，其中所述第一通道具有从所述后侧朝向所述中间深度朝向彼此会聚的第一倾斜侧壁和第二倾斜侧壁；以及
通过沿着所述第一通道的第一侧壁与第二侧壁会合的界面区从所述晶片中的所述中间深度朝向所述晶片的所述前侧进行激光切割来形成第二通道，从而使沿着所述第一侧壁的一组第一半导体裸片与沿着所述第二侧壁的一组第二半导体裸片分离，其中所述第一倾斜侧壁限定在所述第一半导体裸片的一侧处的带槽区，且所述第二倾斜侧壁限定在所述第二半导体裸片的一侧处的带槽区。
2.根据权利要求1所述的方法，其中所述第一侧壁和所述第二侧壁分别为第一倾斜表面和第二倾斜表面，且形成所述第一通道包括用具有倾斜刀刃的锯片沿着所述切道切割所述晶片，所述倾斜刀刃对所述第一侧壁和所述第二侧壁塑形。
3.根据权利要求2所述的方法，其中所述第一通道具有V形状。
4.根据权利要求1所述的方法，其中所述第一侧壁和所述第二侧壁分别为第一弯曲表面和第二弯曲表面，且形成所述第一通道包括用在一侧上具有第一弯曲部分且在相对侧上具有第二弯曲部分的锯片沿着所述切道切割所述晶片。
5.根据权利要求4所述的方法，其中所述第一通道具有U形状。
6.根据权利要求1所述的方法，其中形成所述第二通道包括在单遍激光中从所述中间深度切割到所述晶片的所述前侧。
7.根据权利要求1所述的方法，其中形成所述第二通道包括使用多遍激光从所述中间深度切割到所述晶片的所述前侧。
8.根据权利要求1所述的方法，其中所述第一通道和所述第二通道是在所述晶片具有第一厚度时形成的，且所述方法进一步包括使所述晶片从所述后侧变薄到第二厚度，所述第二厚度薄于所述第一厚度。
9.根据权利要求1所述的方法，其中在形成所述第一通道和所述第二通道两者时，所述晶片的所述前侧附接到载体材料，所述载体材料支撑所述晶片且保护所述晶片的所述前侧。
10.根据权利要求1所述的方法，其中所述第二通道具有10到20μm的宽度。
11.根据权利要求1所述的方法，其中所述第一通道的至少一部分的宽度大于所述切道的宽度。
12.一种形成具有带槽区的半导体裸片的方法，所述方法包括：
沿着切道从晶片的后侧到所述晶片的所述后侧与所述晶片的前侧之间的中间深度切割通道，其中所述通道具有从所述后侧朝向所述中间深度朝向各自会聚的第一倾斜侧壁和第二倾斜侧壁；
通过沿着所述通道的中线进行激光切割以形成从所述中间深度到所述晶片的所述前侧的切口而使沿着所述第一倾斜侧壁的第一裸片与沿着所述第二倾斜侧壁的第二裸片分离，其中第一倾斜侧壁限定沿着所述第一裸片的一侧的带槽区，且所述第二倾斜侧壁限定沿着所述第二裸片的一侧的带槽区。
13.根据权利要求12所述的方法，其中第一侧壁和第二侧壁分别为第一倾斜表面和第二倾斜表面，且形成所述第一通道包括用具有倾斜刀刃的锯片沿着所述切道切割所述晶片，所述倾斜刀刃对所述第一侧壁和所述第二侧壁塑形。
14.根据权利要求13所述的方法，其中所述第一通道具有V形状。
15.根据权利要求12所述的方法，其中第一侧壁和第二侧壁分别为第一弯曲表面和第二弯曲表面，且形成所述第一通道包括用在一侧上具有第一弯曲部分且在相对侧上具有第二弯曲部分的锯片沿着所述切道切割所述晶片。
16.根据权利要求15所述的方法，其中所述第一通道具有U形状。
17.根据权利要求12所述的方法，其中形成所述第二通道包括在单遍激光中从所述中间深度切割到所述晶片的所述前侧。
18.根据权利要求12所述的方法，其中形成所述第二通道包括使用多遍激光从所述中间深度切割到所述晶片的所述前侧。
19.根据权利要求12所述的方法，其中所述第一通道和所述第二通道是在所述晶片具有第一厚度时形成的，且所述方法进一步包括使所述晶片从所述后侧变薄到第二厚度，所述第二厚度薄于所述第一厚度。
20.根据权利要求12所述的方法，其中在形成所述第一通道和所述第二通道两者时，所述晶片的所述前侧附接到载体材料，所述载体材料支撑所述晶片且保护所述晶片的所述前侧。
21.根据权利要求12所述的方法，其中所述第二通道具有10到20μm的宽度。
22.根据权利要求12所述的方法，其中所述第一通道的至少一部分的宽度大于所述切道的宽度。
CN202011563035.8A 2019-12-27 2020-12-25 形成具有用于堆叠裸片封装的周边轮廓的半导体裸片的方法 Pending CN113053813A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201962954254P 2019-12-27 2019-12-27
US201962954263P 2019-12-27 2019-12-27
US62/954,263 2019-12-27
US62/954,254 2019-12-27
US16/896,091 US20210202318A1 (en) 2019-12-27 2020-06-08 Methods of forming semiconductor dies with perimeter profiles for stacked die packages
US16/896,091 2020-06-08

Publications (1)

Publication Number Publication Date
CN113053813A true CN113053813A (zh) 2021-06-29

Family

ID=76508184

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011563035.8A Pending CN113053813A (zh) 2019-12-27 2020-12-25 形成具有用于堆叠裸片封装的周边轮廓的半导体裸片的方法

Country Status (2)

Country Link
US (1) US20230268229A1 (zh)
CN (1) CN113053813A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI814204B (zh) * 2021-08-31 2023-09-01 台灣積體電路製造股份有限公司 半導體裝置、半導體封裝件以及其製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030038343A1 (en) * 2001-08-21 2003-02-27 Kiyoshi Hasegawa Semiconductor device and method for manufacturing the same
US20030045031A1 (en) * 2001-08-28 2003-03-06 Kazuo Kobayashi Dicing method and dicing apparatus for dicing plate-like workpiece
US20060113637A1 (en) * 2004-11-11 2006-06-01 Yamaha Corporation Semiconductor device, semiconductor wafer, chip size package, and methods of manufacturing and inspection therefor
US20060169680A1 (en) * 2005-02-03 2006-08-03 Stats Chippac Ltd. Integrated, integrated circuit singulation system
US20140110842A1 (en) * 2012-10-23 2014-04-24 Nxp B.V. Using a double-cut for mechanical protection of a wafer-level chip scale package (wlcsp)
US20150325480A1 (en) * 2014-05-07 2015-11-12 Disco Corporation Wafer processing method
CN105931956A (zh) * 2015-02-27 2016-09-07 株式会社迪思科 晶片分割方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030038343A1 (en) * 2001-08-21 2003-02-27 Kiyoshi Hasegawa Semiconductor device and method for manufacturing the same
US20030045031A1 (en) * 2001-08-28 2003-03-06 Kazuo Kobayashi Dicing method and dicing apparatus for dicing plate-like workpiece
US20060113637A1 (en) * 2004-11-11 2006-06-01 Yamaha Corporation Semiconductor device, semiconductor wafer, chip size package, and methods of manufacturing and inspection therefor
US20060169680A1 (en) * 2005-02-03 2006-08-03 Stats Chippac Ltd. Integrated, integrated circuit singulation system
US20140110842A1 (en) * 2012-10-23 2014-04-24 Nxp B.V. Using a double-cut for mechanical protection of a wafer-level chip scale package (wlcsp)
US20150325480A1 (en) * 2014-05-07 2015-11-12 Disco Corporation Wafer processing method
CN105931956A (zh) * 2015-02-27 2016-09-07 株式会社迪思科 晶片分割方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI814204B (zh) * 2021-08-31 2023-09-01 台灣積體電路製造股份有限公司 半導體裝置、半導體封裝件以及其製造方法

Also Published As

Publication number Publication date
US20230268229A1 (en) 2023-08-24

Similar Documents

Publication Publication Date Title
US20210202318A1 (en) Methods of forming semiconductor dies with perimeter profiles for stacked die packages
US8283210B2 (en) Method of manufacturing semiconductor device
US11335667B2 (en) Stacked semiconductor die assemblies with die substrate extensions
US20090152691A1 (en) Leadframe having die attach pad with delamination and crack-arresting features
US11114401B2 (en) Bonding structure and method for manufacturing the same
CN113257803A (zh) 具有支撑构件的堆叠式半导体裸片组合件及相关的系统及方法
CN108206169B (zh) 包含在裸芯边缘处的裸芯接合垫的半导体装置
US10720396B2 (en) Semiconductor chip and semiconductor package having the same
KR20160008053A (ko) 반도체 패키지 및 그 제조방법
US9443808B2 (en) Semiconductor wafer, semiconductor IC chip and manufacturing method of the same
US20230268229A1 (en) Methods of forming semiconductor dies with perimeter profiles for stacked die packages
US20070284139A1 (en) Sawn integrated circuit package system
US20070085184A1 (en) Stacked die packaging system
US9831129B2 (en) Semiconductor device manufacturing method
US11842984B2 (en) Semiconductor device assemblies including stacked individual modules
US7955897B2 (en) Chip structure and stacked chip package as well as method for manufacturing chip structures
CN110867387A (zh) 一种键合结构及其制造方法
US20100006993A1 (en) Integrated circuit package system with chip on lead
US11056465B2 (en) Semiconductor package having singular wire bond on bonding pads
US7786551B2 (en) Integrated circuit system with wafer trimming
US20230317546A1 (en) Die backside film with overhang for die sidewall protection
US11444059B2 (en) Wafer-level stacked die structures and associated systems and methods
US20230122804A1 (en) Semiconductor package and a method of manufacturing the semiconductor package
JP2006108254A (ja) 半導体チップの製造方法および半導体装置の製造方法
CN114068513A (zh) 堆叠的裸芯封装体的装置、系统和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination