JP2015213135A - ウェーハの加工方法 - Google Patents

ウェーハの加工方法 Download PDF

Info

Publication number
JP2015213135A
JP2015213135A JP2014095686A JP2014095686A JP2015213135A JP 2015213135 A JP2015213135 A JP 2015213135A JP 2014095686 A JP2014095686 A JP 2014095686A JP 2014095686 A JP2014095686 A JP 2014095686A JP 2015213135 A JP2015213135 A JP 2015213135A
Authority
JP
Japan
Prior art keywords
cutting
wafer
substrate
cutting groove
surface protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014095686A
Other languages
English (en)
Other versions
JP6504750B2 (ja
Inventor
プリワッサ カール
Karl Priewasser
プリワッサ カール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2014095686A priority Critical patent/JP6504750B2/ja
Priority to TW104111287A priority patent/TWI645464B/zh
Priority to US14/698,321 priority patent/US9397000B2/en
Priority to KR1020150061385A priority patent/KR102251260B1/ko
Priority to CN201510223686.5A priority patent/CN105097678B/zh
Priority to DE102015208500.7A priority patent/DE102015208500A1/de
Publication of JP2015213135A publication Critical patent/JP2015213135A/ja
Application granted granted Critical
Publication of JP6504750B2 publication Critical patent/JP6504750B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】デラミネーションを発生させることなく、低誘電率絶縁膜を含む積層体を除去可能なウェーハの加工方法を提供する。
【解決手段】ウェーハ11の積層体上に表面保護部材19を配設する表面保護部材配設ステップと、表面保護部材配設ステップを実施した後、表面保護部材を介してウェーハを保持手段14で保持し基板側を露出させる保持ステップと、保持ステップを実施した後、分割予定ラインに沿ってウェーハの基板12に第一の厚みを有する第一切削ブレードで基板を厚み方向に完全切断しない切削溝21を形成するとともに、切削溝の下に基板の第一切り残し部を形成する切削溝形成ステップと、切削溝形成ステップを実施した後、第一切り残し部と積層体13とを、分割予定ラインに沿って第一の厚みより薄い第二の厚みを有する第二切削ブレード18又はエッチングで分断する分断ステップと、を備えた。
【選択図】図4

Description

本発明は、層間絶縁膜として低誘電率絶縁膜(Low−k膜)を使用したウェーハの加工方法に関する。
半導体デバイス製造プロセスにおいては、略円板形状であるシリコンウェーハ、ガリウム砒素ウェーハ等の半導体ウェーハの表面に格子状に形成されたストリートと呼ばれる分割予定ラインによって複数の領域が区画され、区画された各領域にIC、LSI等のデバイスを形成する。
このような半導体ウェーハは研削装置によって裏面が研削されて所定の厚みに加工された後、切削装置又はレーザー加工装置によって個々のデバイスに分割され、分割されたデバイスは携帯電話、パソコン等の各種電気機器に広く利用されている。
切削装置としては一般にダイシング装置と呼ばれる切削装置が用いられており、この切削装置ではダイアモンドやCBN等の超砥粒をメタルやレジンで固めて厚さ20〜30μmの切刃を有する切削ブレードが約30000rpm等の高速で回転しつつ半導体ウェーハへ切り込むことで切削が遂行される。
半導体ウェーハの表面に形成された半導体デバイスは、金属配線が何層にも積層されて信号を伝達しており、各金属配線間は主にSiOから形成された層間絶縁膜により絶縁されている。
近年、構造の微細化に伴い、配線間距離が近くなり、近接する配線間の電気容量は大きくなってきている。これに起因して信号の遅延が発生し、消費電力が増加するという問題が顕著になってきている。
各層間の寄生容量を軽減すべく、デバイス(回路)形成時に各層間を絶縁する層間絶縁膜として従来は主にSiO絶縁膜を採用していたが、最近になりSiO絶縁膜よりも誘電率の低い低誘電率絶縁膜(Low−k膜)が採用されるようになってきている。
低誘電率絶縁膜としては、SiO膜(誘電率k=4.1)よりも誘電率が低い(例えばk=2.5乃至3.6程度)材料、例えばSiOC,SiLK等の無機物系の膜、ポリイミド系、パリレン系、ポリテトラフルオロエチレン系等のポリマー膜である有機物系の膜、及びメチル含有ポリシロキサン等のポーラスシリカ膜を挙げることができる。
このような低誘電率絶縁膜を含む積層体を切削ブレードにより分割予定ラインに沿って切削すると、低誘電率絶縁膜は雲母のように非常に脆いことから積層体が剥離するという問題が生じる。
この問題を解決するために、例えば特開2005−064230号公報又は特開2005−142398号公報では、切削ブレードでの切削に先立って、予め分割予定ライン上の積層体をレーザービームの照射により除去し、その後切削ブレードでチップへと分割する半導体ウェーハの加工方法が提案されている。
特開2005−064230号公報 特開2005−142398号公報
しかし、上記特許文献1及び特許文献2で提案されているようにLow−k膜を含む積層体をレーザービームを用いて加工することでデラミネーションと言われる積層体の剥離は防止されるが、複数パスのレーザー加工が必要となり、生産性が悪いという問題がある。
また、分割予定ライン上にアルミニウム又は銅等の金属からなるTEG(Test Element Group)と呼ばれる試験用の回路が形成されている場合には、金属のバリがウェーハの上面に発生する。金属のバリはボンディングパッド間を短絡させたり、脱落して隣接する回路を損傷する等の不具合発生の原因となる。
本発明はこのような点に鑑みてなされたものであり、その目的とするところはデラミネーションを発生させることなく、低誘電率絶縁膜を含む積層体を除去可能なウェーハの加工方法を提供することである。
本発明によると、基板と、該基板上に形成された低誘電率絶縁膜を含む積層体とからなり、該積層体によって格子状に交差する複数の分割予定ラインと該分割予定ラインで区画された各領域にデバイスが形成されたウェーハの加工方法であって、ウェーハの該積層体上に表面保護部材を配設する表面保護部材配設ステップと、該表面保護部材配設ステップを実施した後、該表面保護部材を介してウェーハを保持手段で保持し該基板側を露出させる保持ステップと、該保持ステップを実施した後、該分割予定ラインに沿ってウェーハの該基板に第一の厚みを有する第一切削ブレードで該基板を厚み方向に完全切断しない切削溝を形成するとともに、該切削溝の下に該基板の第一切り残し部を形成する切削溝形成ステップと、該切削溝形成ステップを実施した後、該第一切り残し部と該積層体とを、該分割予定ラインに沿って該第一の厚みより薄い第二の厚みを有する第二切削ブレード又はエッチングで分断する分断ステップと、を備えたことを特徴とするウェーハの加工方法が提供される。
好ましくは、ウェーハの加工方法は、該切削溝形成ステップを実施した後、該分断ステップを実施する前又は後に、ウェーハの該基板を研削して薄化し該切削溝を除去する研削ステップを更に備えている。
好ましくは、該切削溝形成ステップでは第一の幅を有する第一切削溝を形成し、ウェーハの加工方法は、該切削溝形成ステップを実施した後、該分断ステップを実施する前に、該第一切削溝の底に該第一の幅より狭い第二の幅を有する該基板を厚み方向に完全切断しない第二切削溝を形成するとともに、該第二切削溝の下に該基板の第二切り残し部を形成する第二切削溝形成ステップを備えている。
本発明のウェーハの加工方法では、ウェーハの積層体上に表面保護部材を配設した後、基板側から積層体を分断する。積層体表面には表面保護部材が配設されているため、デラミネーションやバリが積層体表面に発生することが防止できる。
表面保護部材配設ステップを示す斜視図である。 保持ステップを示す断面図である。 切削溝形成ステップを示す断面図である。 分断ステップを示す断面図である。 図5(A)は研削ステップを示す一部断面側面図、図5(B)は研削ステップ実施後のウェーハの断面図である。 第二切削溝形成ステップを示す断面図である。 エッチングによる分断ステップを説明する断面図である。 研削及びエッチング後のウェーハの断面図である。
以下、本発明の実施形態を図面を参照して詳細に説明する。図1を参照すると、半導体ウェーハ(以下、単にウェーハと略称することがある)11の表面11aに表面保護部材である表面保護テープ19を貼着する様子を示す斜視図が示されている。
図2に示すように、半導体ウェーハ11はSi等の基板12と、基板12上に積層された低誘電率絶縁膜(Low−k膜)を含む積層体13から構成されている。ウェーハ11の表面11aに形成された積層体13には、格子状に形成された複数の分割予定ライン(ストリート)15によって区画された各領域にIC,LSI等のデバイス17が形成されている。ウェーハ11は例えばシリコンウェーハから形成されており、その厚みは700μm程度である。
本発明のウェーハの加工方法では、ウェーハ11の表面11a、即ち積層体13上に、図1に示すように、表面保護テープ19等の表面保護部材を配設する表面保護部材配設ステップを実施する。ここでは、表面保護テープ19をウェーハ11の表面11aに貼着する。
次いで、図2に示すように、切削装置のチャックテーブル(保持手段)14で表面保護テープ19を介してウェーハ11を吸引保持し、ウェーハ11の基板12側を露出させる保持ステップを実施する。
チャックテーブル14でウェーハ11を保持した状態で、図3に示すように、分割予定ライン15に沿って第一の厚みを有する第一切削ブレード16でウェーハ11の裏面11b側から基板12を厚み方向に完全切断しない切削溝21を形成するとともに、切削溝21の下に基板12の切り残し部12aを形成する切削溝形成ステップを実施する。ここで、切り残し部12aの厚みt1は150〜200μm程度であるのが好ましい。
第1の方向に伸長する全ての分割予定ライン15に沿って同様な切削溝形成ステップを実施した後、チャックテーブル14を90°回転してから、第1の方向に直交する第2の方向に伸長する全ての分割予定ライン15に沿って同様な切削溝形成ステップを実施する。
切削溝形成ステップを実施した後、図4に示すように、切り残し部12aと積層体13とを、分割予定ライン15に沿って第一の厚みより薄い第二の厚みを有する切削ブレード18で分断する分断ステップを実施する。
この分断ステップは、第二切削ブレード18で表面保護テープ19に所定厚みt2切り込んで実施する。t2は5〜10μm程度である。この分断ステップにより、切削溝21の底部から表面保護テープ19に至る切削溝23が形成される。
第1の方向に伸長する全ての分割予定ライン15に沿って同様な分断ステップを実施した後、チャックテーブル14を90°回転してから、第1の方向に直交する第2の方向に伸長する全ての分割予定ライン15に沿って同様な分断ステップを実施する。分断ステップで使用する切削ブレード18の厚みは、10〜20μmであるのが好ましい。
このような薄い切削ブレード18でLow−k膜を含む積層体13を切削するとデラミネーションが起こりにくいことを確認した。たとえ、多少のデラミネーションが発生しても、積層体13の表面は表面保護テープ19で被覆されているため、デラミネーションや金属のバリが積層体13表面に付着することが防止される。
図3に示す切削溝21を形成する第一切削ブレード16の厚みは、第二切削ブレード18よりも厚いことは勿論、第二切削ブレード18が公知のハブブレードの場合にも、ハブ基台が切削溝21に干渉しないように切削溝21を十分な幅に形成できる厚みを有することが好ましい。
上述した実施形態では、分断ステップを第二切削ブレード18で実施した例について説明したが、分断ステップをドライエッチング又はウェットエッチングで実施するようにしても良い。
分断ステップを実施する前又は後に、好ましくは、ウェーハ11の裏面11bを研削してウェーハ11を薄化する研削ステップを実施する。図5(A)を参照すると、分断ステップ実施後の研削ステップを示す一部断面側面図が示されている。研削装置のチャックテーブル20で分断ステップ実施後のウェーハ11を吸引保持する。
図5(A)において、研削ユニット22は、モータにより回転駆動されるスピンドル24と、スピン同24の先端に固定されたホイールマウント26と、ホイールマウント26に着脱可能に装着された研削ホイール28とを含んでいる。研削ホイール28は、環状のホイール基台30と、ホイール基台30の下端部外周に固着された複数の研削砥石32とから構成される。
研削ステップでは、ウェーハ11に貼着された表面保護テープ19側をチャックテーブル20で吸引保持し、ウェーハ11の基板12側である裏面11bを露出させる。そして、チャックテーブル20を矢印aで示す方向に例えば300rpmで回転しつつ、研削ホイール28を矢印bで示す方向に例えば6000rpmで回転させるとともに、図示しない研削ユニット送り機構を作動して、研削砥石32をウェーハ11の裏面11bに接触させる。
そして、研削ホイール28を所定の研削送り速度で下方に所定量研削送りすると、ウェーハ11の基板12が研削されて、図5(B)に示すように、ウェーハ11が所定の厚み(例えば50μm)まで研削される。
尚、この研削ステップを実施する前に、ウェーハ11は分断ステップにより個々のチップに分割されているが、ウェーハ11の表面11aが表面保護テープ19に貼着されているため、個々のチップの集合体はウェーハ形状を保っており、研削ステップを実施することができる。研削ステップ実施後、好ましくはドライ又はウェットエッチングを実施して、研削歪を除去する。
次に、図6乃至図8を参照して、第2実施形態のウェーハの加工方法について説明する。第2実施形態のウェーハの加工方法では、図3に示す切削溝形成ステップまでは第1実施形態と同様であるのでその説明を省略する。
第2実施形態では、切削溝形成ステップ実施後、図6に示すように、第一切削ブレード16よりも薄い第二切削ブレード18で基板12を厚み方向に完全切断しない第二切削溝25を形成するとともに、第二切削溝25の下に基板12の切り残し部12bを形成する第二切削溝形成ステップを実施する。切り残し部12bの厚みt3は5〜10μm程度であるのが好ましい。
第1の方向に伸長する全ての分割予定ライン15に沿って第二切削溝形成ステップを実施した後、チャックテーブル14を90°回転してから、第1の方向に直交する第2の方向に伸長する全ての分割予定ライン15に沿って同様な第二切削溝25を形成する。
第二切削溝形成ステップ実施後、ウェーハ11をエッチングチャンバー内に導入して、ドライエッチング又はウェットエッチングでウェーハ11を個々のチップに分断する(分断ステップ)。27はエッチングによる分断溝を示している。
エッチングによる分断ステップ実施後、好ましくはウェーハ11の裏面11bを研削してウェーハ11を所定厚みに薄化する研削ステップを実施する。この研削ステップは図5を参照して説明した第1実施形態の研削ステップと同様であるので、その説明を省略する。
好ましくは、研削ステップ実施後、CMP(Chemical Mechanical Polishing)、ドライ又はウェットエッチングを実施して、研削歪を除去する。エッチングを実施すると、分断溝27もある程度エッチングされて少し幅の広がった分断溝29となる。
上述した実施形態のウェーハの加工方法によると、ウェーハ11の積層体13表面に表面保護テープ19を貼着した後、ウェーハ11の基板12側から積層体13を切削ブレード又はエッチングで分断する。
積層体13表面には表面保護テープ19が貼着されているため、幅の狭い第二切削ブレード18による分断で多少デラミネーションが発生しても、デラミネーションや金属のバリが積層体13表面に付着することが防止される。ドライ又はウェットエッチングによる積層体13の分断では、積層体13のデラミネーションが発生することはない。
11 半導体ウェーハ
12 基板
13 積層体
15 分割予定ライン
16 第一切削ブレード
17 デバイス
18 第二切削ブレード
19 表面保護テープ
21 第一切削溝
22 研削ユニット
23 第二切削溝
27,29 分断溝
28 研削ホイール

Claims (3)

  1. 基板と、該基板上に形成された低誘電率絶縁膜を含む積層体とからなり、該積層体によって格子状に交差する複数の分割予定ラインと該分割予定ラインで区画された各領域にデバイスが形成されたウェーハの加工方法であって、
    ウェーハの該積層体上に表面保護部材を配設する表面保護部材配設ステップと、
    該表面保護部材配設ステップを実施した後、該表面保護部材を介してウェーハを保持手段で保持し該基板側を露出させる保持ステップと、
    該保持ステップを実施した後、該分割予定ラインに沿ってウェーハの該基板に第一の厚みを有する第一切削ブレードで該基板を厚み方向に完全切断しない切削溝を形成するとともに、該切削溝の下に該基板の第一切り残し部を形成する切削溝形成ステップと、
    該切削溝形成ステップを実施した後、該第一切り残し部と該積層体とを、該分割予定ラインに沿って該第一の厚みより薄い第二の厚みを有する第二切削ブレード又はエッチングで分断する分断ステップと、
    を備えたことを特徴とするウェーハの加工方法。
  2. 該切削溝形成ステップを実施した後、該分断ステップを実施する前又は後に、ウェーハの該基板を研削して薄化し該切削溝を除去する研削ステップを更に備えた請求項1記載のウェーハの加工方法。
  3. 該切削溝形成ステップでは第一の幅を有する第一切削溝を形成し、
    該切削溝形成ステップを実施した後、該分断ステップを実施する前に、該第一切削溝の底に該第一の幅より狭い第二の幅を有する該基板を厚み方向に完全切断しない第二切削溝を形成するとともに、該第二切削溝の下に該基板の第二切り残し部を形成する第二切削溝形成ステップを更に備えた請求項1又は2記載のウェーハの加工方法。
JP2014095686A 2014-05-07 2014-05-07 ウェーハの加工方法 Active JP6504750B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2014095686A JP6504750B2 (ja) 2014-05-07 2014-05-07 ウェーハの加工方法
TW104111287A TWI645464B (zh) 2014-05-07 2015-04-08 Wafer processing method
US14/698,321 US9397000B2 (en) 2014-05-07 2015-04-28 Wafer processing method
KR1020150061385A KR102251260B1 (ko) 2014-05-07 2015-04-30 웨이퍼 가공 방법
CN201510223686.5A CN105097678B (zh) 2014-05-07 2015-05-05 晶片的加工方法
DE102015208500.7A DE102015208500A1 (de) 2014-05-07 2015-05-07 Waferbearbeitungsverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014095686A JP6504750B2 (ja) 2014-05-07 2014-05-07 ウェーハの加工方法

Publications (2)

Publication Number Publication Date
JP2015213135A true JP2015213135A (ja) 2015-11-26
JP6504750B2 JP6504750B2 (ja) 2019-04-24

Family

ID=54336805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014095686A Active JP6504750B2 (ja) 2014-05-07 2014-05-07 ウェーハの加工方法

Country Status (6)

Country Link
US (1) US9397000B2 (ja)
JP (1) JP6504750B2 (ja)
KR (1) KR102251260B1 (ja)
CN (1) CN105097678B (ja)
DE (1) DE102015208500A1 (ja)
TW (1) TWI645464B (ja)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018028114A (ja) * 2016-08-15 2018-02-22 富士通株式会社 マグネシウムリチウム合金基体、携帯電子機器及びマグネシウムリチウム合金基材の化成処理方法
JP2018181905A (ja) * 2017-04-04 2018-11-15 株式会社ディスコ 加工方法
JP2019021703A (ja) * 2017-07-13 2019-02-07 株式会社ディスコ 板状の被加工物の切断方法
JP2019079884A (ja) * 2017-10-23 2019-05-23 株式会社ディスコ ウェーハの加工方法
JP2019186491A (ja) * 2018-04-16 2019-10-24 株式会社ディスコ 被加工物の加工方法
JP2019212824A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019212772A (ja) * 2018-06-05 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019212825A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019212771A (ja) * 2018-06-05 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019212768A (ja) * 2018-06-05 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2020009791A (ja) * 2018-07-02 2020-01-16 株式会社ディスコ ウエーハの加工方法
JP2020009812A (ja) * 2018-07-03 2020-01-16 株式会社ディスコ ウエーハの加工方法
JP2020013965A (ja) * 2018-07-20 2020-01-23 株式会社ディスコ ウェーハの加工方法
JP2020013927A (ja) * 2018-07-19 2020-01-23 株式会社ディスコ ウェーハの加工方法
JP2020017677A (ja) * 2018-07-26 2020-01-30 株式会社ディスコ ウェーハの加工方法
JP2020061462A (ja) * 2018-10-10 2020-04-16 株式会社ディスコ ウェーハの加工方法
JP2020061440A (ja) * 2018-10-09 2020-04-16 株式会社ディスコ ウェーハの加工方法
JP2020061461A (ja) * 2018-10-10 2020-04-16 株式会社ディスコ ウェーハの加工方法
JP2020061500A (ja) * 2018-10-11 2020-04-16 株式会社ディスコ ウェーハの加工方法
JP2020061463A (ja) * 2018-10-10 2020-04-16 株式会社ディスコ ウェーハの加工方法
JP2020061460A (ja) * 2018-10-10 2020-04-16 株式会社ディスコ ウェーハの加工方法
JP2020118615A (ja) * 2019-01-25 2020-08-06 株式会社ディスコ ウエーハの加工方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6517588B2 (ja) * 2015-05-27 2019-05-22 デクセリアルズ株式会社 熱硬化性接着シート、及び半導体装置の製造方法
JP6636377B2 (ja) * 2016-04-08 2020-01-29 株式会社ディスコ パッケージウェーハの製造方法及びデバイスチップの製造方法
JP6906836B2 (ja) * 2017-01-27 2021-07-21 株式会社ディスコ 積層ドレッシングボードの使用方法
JP2018125479A (ja) * 2017-02-03 2018-08-09 株式会社ディスコ ウェーハの加工方法
JP6890885B2 (ja) * 2017-04-04 2021-06-18 株式会社ディスコ 加工方法
JP6955918B2 (ja) * 2017-07-03 2021-10-27 株式会社ディスコ 基板の加工方法
JP6890893B2 (ja) * 2017-08-08 2021-06-18 株式会社ディスコ 金属が露出した基板の加工方法
JP7169061B2 (ja) * 2017-11-29 2022-11-10 株式会社ディスコ 切削方法
US11361998B2 (en) * 2019-08-30 2022-06-14 Innolux Corporation Method for manufacturing an electronic device
CN110739216B (zh) * 2019-10-28 2022-03-29 东莞记忆存储科技有限公司 一种单轴分步切割晶圆的加工工艺方法
CN113053813A (zh) * 2019-12-27 2021-06-29 美光科技公司 形成具有用于堆叠裸片封装的周边轮廓的半导体裸片的方法
US20210202318A1 (en) * 2019-12-27 2021-07-01 Micron Technology, Inc. Methods of forming semiconductor dies with perimeter profiles for stacked die packages
KR20220081036A (ko) 2020-12-08 2022-06-15 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127010A (ja) * 1999-10-25 2001-05-11 Hitachi Ltd 半導体装置及びその製造方法
JP2003158097A (ja) * 2001-11-22 2003-05-30 Murata Mfg Co Ltd 半導体装置及びその製造方法
JP2003197564A (ja) * 2001-12-21 2003-07-11 Disco Abrasive Syst Ltd 低誘電体絶縁材料を積層した基板のダイシング方法
JP2004235626A (ja) * 2003-01-10 2004-08-19 Toshiba Corp 半導体装置の製造装置及びその製造方法
US20040232524A1 (en) * 2003-05-23 2004-11-25 Howard Gregory E. Scribe street width reduction by deep trench and shallow saw cut
JP2005064230A (ja) * 2003-08-12 2005-03-10 Disco Abrasive Syst Ltd 板状物の分割方法
JP2005129742A (ja) * 2003-10-24 2005-05-19 Tokyo Seimitsu Co Ltd ダイシングブレード及びダイシング方法
JP2005142398A (ja) * 2003-11-07 2005-06-02 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
JP2006286694A (ja) * 2005-03-31 2006-10-19 Murata Mfg Co Ltd ダイシング装置およびダイシング方法
JP2007250886A (ja) * 2006-03-16 2007-09-27 Toshiba Corp 半導体装置の製造方法
WO2007148724A1 (ja) * 2006-06-23 2007-12-27 Hitachi Chemical Company, Ltd. 半導体デバイスの製造方法及び接着フィルム
JP2008159985A (ja) * 2006-12-26 2008-07-10 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP2008244375A (ja) * 2007-03-29 2008-10-09 Fuji Electric Device Technology Co Ltd ウェーハのダイシング方法
JP2009538538A (ja) * 2006-05-25 2009-11-05 エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド 裏面ウェーハダイシング
JP2014033122A (ja) * 2012-08-06 2014-02-20 Disco Abrasive Syst Ltd 被加工物の加工方法
US20140091458A1 (en) * 2012-10-01 2014-04-03 Nxp B.V. Encapsulated wafer-level chip scale (wlscp) pedestal packaging

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5004907B2 (ja) 2008-09-03 2012-08-22 株式会社テラミクロス 半導体装置の製造方法

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127010A (ja) * 1999-10-25 2001-05-11 Hitachi Ltd 半導体装置及びその製造方法
JP2003158097A (ja) * 2001-11-22 2003-05-30 Murata Mfg Co Ltd 半導体装置及びその製造方法
JP2003197564A (ja) * 2001-12-21 2003-07-11 Disco Abrasive Syst Ltd 低誘電体絶縁材料を積層した基板のダイシング方法
JP2004235626A (ja) * 2003-01-10 2004-08-19 Toshiba Corp 半導体装置の製造装置及びその製造方法
US20040232524A1 (en) * 2003-05-23 2004-11-25 Howard Gregory E. Scribe street width reduction by deep trench and shallow saw cut
JP2005064230A (ja) * 2003-08-12 2005-03-10 Disco Abrasive Syst Ltd 板状物の分割方法
JP2005129742A (ja) * 2003-10-24 2005-05-19 Tokyo Seimitsu Co Ltd ダイシングブレード及びダイシング方法
JP2005142398A (ja) * 2003-11-07 2005-06-02 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
JP2006286694A (ja) * 2005-03-31 2006-10-19 Murata Mfg Co Ltd ダイシング装置およびダイシング方法
JP2007250886A (ja) * 2006-03-16 2007-09-27 Toshiba Corp 半導体装置の製造方法
JP2009538538A (ja) * 2006-05-25 2009-11-05 エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド 裏面ウェーハダイシング
WO2007148724A1 (ja) * 2006-06-23 2007-12-27 Hitachi Chemical Company, Ltd. 半導体デバイスの製造方法及び接着フィルム
JP2008159985A (ja) * 2006-12-26 2008-07-10 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP2008244375A (ja) * 2007-03-29 2008-10-09 Fuji Electric Device Technology Co Ltd ウェーハのダイシング方法
JP2014033122A (ja) * 2012-08-06 2014-02-20 Disco Abrasive Syst Ltd 被加工物の加工方法
US20140091458A1 (en) * 2012-10-01 2014-04-03 Nxp B.V. Encapsulated wafer-level chip scale (wlscp) pedestal packaging

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018028114A (ja) * 2016-08-15 2018-02-22 富士通株式会社 マグネシウムリチウム合金基体、携帯電子機器及びマグネシウムリチウム合金基材の化成処理方法
JP2018181905A (ja) * 2017-04-04 2018-11-15 株式会社ディスコ 加工方法
JP2019021703A (ja) * 2017-07-13 2019-02-07 株式会社ディスコ 板状の被加工物の切断方法
JP2019079884A (ja) * 2017-10-23 2019-05-23 株式会社ディスコ ウェーハの加工方法
JP7037422B2 (ja) 2018-04-16 2022-03-16 株式会社ディスコ 被加工物の加工方法
JP2019186491A (ja) * 2018-04-16 2019-10-24 株式会社ディスコ 被加工物の加工方法
JP2019212771A (ja) * 2018-06-05 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019212772A (ja) * 2018-06-05 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019212768A (ja) * 2018-06-05 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019212825A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019212824A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP7061022B2 (ja) 2018-06-06 2022-04-27 株式会社ディスコ ウェーハの加工方法
JP2020009791A (ja) * 2018-07-02 2020-01-16 株式会社ディスコ ウエーハの加工方法
JP2020009812A (ja) * 2018-07-03 2020-01-16 株式会社ディスコ ウエーハの加工方法
JP7191563B2 (ja) 2018-07-03 2022-12-19 株式会社ディスコ ウエーハの加工方法
JP2020013927A (ja) * 2018-07-19 2020-01-23 株式会社ディスコ ウェーハの加工方法
JP7106382B2 (ja) 2018-07-19 2022-07-26 株式会社ディスコ ウェーハの加工方法
JP2020013965A (ja) * 2018-07-20 2020-01-23 株式会社ディスコ ウェーハの加工方法
JP7083716B2 (ja) 2018-07-20 2022-06-13 株式会社ディスコ ウェーハの加工方法
JP2020017677A (ja) * 2018-07-26 2020-01-30 株式会社ディスコ ウェーハの加工方法
JP2020061440A (ja) * 2018-10-09 2020-04-16 株式会社ディスコ ウェーハの加工方法
JP2020061460A (ja) * 2018-10-10 2020-04-16 株式会社ディスコ ウェーハの加工方法
JP2020061463A (ja) * 2018-10-10 2020-04-16 株式会社ディスコ ウェーハの加工方法
JP2020061461A (ja) * 2018-10-10 2020-04-16 株式会社ディスコ ウェーハの加工方法
JP7146555B2 (ja) 2018-10-10 2022-10-04 株式会社ディスコ ウェーハの加工方法
JP2020061462A (ja) * 2018-10-10 2020-04-16 株式会社ディスコ ウェーハの加工方法
JP2020061500A (ja) * 2018-10-11 2020-04-16 株式会社ディスコ ウェーハの加工方法
JP2020118615A (ja) * 2019-01-25 2020-08-06 株式会社ディスコ ウエーハの加工方法
JP7155025B2 (ja) 2019-01-25 2022-10-18 株式会社ディスコ ウエーハの加工方法

Also Published As

Publication number Publication date
CN105097678B (zh) 2019-11-29
KR20150127538A (ko) 2015-11-17
TWI645464B (zh) 2018-12-21
KR102251260B1 (ko) 2021-05-11
CN105097678A (zh) 2015-11-25
JP6504750B2 (ja) 2019-04-24
DE102015208500A1 (de) 2015-11-12
US9397000B2 (en) 2016-07-19
TW201545224A (zh) 2015-12-01
US20150325480A1 (en) 2015-11-12

Similar Documents

Publication Publication Date Title
JP6504750B2 (ja) ウェーハの加工方法
CN105047612B (zh) 晶片的加工方法
CN105514038B (zh) 切割半导体晶片的方法
JP2015133435A (ja) ウエーハの加工方法
JP2007096115A (ja) 半導体装置の製造方法
JP2018098296A (ja) ウェーハの加工方法
JP5995428B2 (ja) カバー付きチップの製造方法
US10049934B2 (en) Wafer processing method
JP6257365B2 (ja) ウェーハの加工方法
JP5936312B2 (ja) 半導体ウエーハの加工方法
JP5748198B2 (ja) 積層デバイスの製造方法及び積層デバイス
JP2008120947A (ja) 転写テープ及びこの転写テープを用いた半導体装置の製造方法
JP6558973B2 (ja) デバイスチップの製造方法
JP7313775B2 (ja) ウェーハの加工方法
JP6270520B2 (ja) ウェーハの加工方法
US11024542B2 (en) Manufacturing method of device chip
JP5863264B2 (ja) ウエーハの加工方法
JP2016031986A (ja) ウェーハの加工方法
JP2007005366A (ja) 半導体装置の製造方法
JP2006287271A (ja) 半導体装置の製造方法
JP2014220443A (ja) パッケージ基板の加工方法
JP6195483B2 (ja) 積層ウェーハの加工方法
JP2019030933A (ja) 金属が露出した基板の加工方法
JP2017168654A (ja) 半導体装置の製造方法
JP4874769B2 (ja) 表面保護テープ及びこの表面保護テープを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171129

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180904

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20181029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190326

R150 Certificate of patent or registration of utility model

Ref document number: 6504750

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250