KR20210019964A - 패키지의 제조 방법 - Google Patents

패키지의 제조 방법 Download PDF

Info

Publication number
KR20210019964A
KR20210019964A KR1020200100920A KR20200100920A KR20210019964A KR 20210019964 A KR20210019964 A KR 20210019964A KR 1020200100920 A KR1020200100920 A KR 1020200100920A KR 20200100920 A KR20200100920 A KR 20200100920A KR 20210019964 A KR20210019964 A KR 20210019964A
Authority
KR
South Korea
Prior art keywords
sealing
device wafer
sealing material
groove
manufacturing
Prior art date
Application number
KR1020200100920A
Other languages
English (en)
Inventor
와이 키트 충
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20210019964A publication Critical patent/KR20210019964A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(과제) 디바이스 웨이퍼가 파손될 우려를 저감할 수 있는 것을 일 과제로 한다.
(해결 수단) 패키지의 제조 방법은, 디바이스 웨이퍼를 준비하는 디바이스 웨이퍼 준비 단계(ST1)와, 디바이스 웨이퍼의 표면으로부터 분할 예정 라인을 따라서 디바이스 칩의 마무리 두께에 이르는 깊이의 홈을 형성하는 홈 형성 단계(ST2)와, 디바이스 웨이퍼의 표면을 밀봉재로 밀봉하고 홈을 밀봉재로 충전하는 표면 밀봉 단계(ST3)와, 디바이스 영역에 대응하는 디바이스 웨이퍼의 이면을 연삭하여 홈에 이르는 깊이의 오목부를 형성하고 오목부를 둘러싸는 외주 잉여 영역에 대응한 환형 볼록부를 형성하는 이면 연삭 단계(ST5)와, 오목부에 밀봉재를 충전하여 밀봉하는 이면 밀봉 단계(ST7)와, 디바이스 웨이퍼의 표면으로부터 홈보다 폭이 좁은 분할 홈을 홈을 따라서 형성하고, 디바이스 웨이퍼를 분할하고, 디바이스 칩이 밀봉재로 밀봉된 복수의 패키지를 형성하는 분할 단계(ST9)를 포함한다.

Description

패키지의 제조 방법{MANUFACTURING METHOD OF PACKAGES}
본 발명은, 디바이스 칩이 밀봉재로 밀봉된 패키지의 제조 방법에 관한 것이다.
예컨대, 디바이스 칩의 이면에 히트 싱크가 되는 금속막을 성막하는 경우, 성막 공정에서의 핸들링을 용이하게 하기 위해서, 디바이스 웨이퍼의 디바이스 영역에 대응한 이면만을 연삭하여 박화하고, 외주부는 원래의 두께로 잔존시켜 두는 가공 방법이 이용되고 있다(예컨대, 특허 문헌 1 참조).
일본 공개 특허 공보 2007-19379호 공보
전술한 특허 문헌 1에 나타난 가공 방법에 따라 제조된 디바이스 칩은, 실장 기판 상에 각각 실장된다. 디바이스 칩 등이 밀봉되어서 복수의 디바이스 칩이 실장된 밀봉 기판이, 형성된다. 그리고, 밀봉 기판을 분할함으로써 디바이스 칩을 구비하는 패키지가 제조되고 있다.
특허 문헌 1에 나타난 가공 방법에 있어서, 중앙에 오목부가 형성되어 외주 볼록부가 형성된 디바이스 웨이퍼는, 외주 볼록부를 제거해 버리면 중앙부만이 박화되어 있기 때문에 파손될 우려가 있어, 개선이 요구되고 있었다.
본 발명은, 이러한 문제점을 감안한 것으로서, 그 목적은, 디바이스 웨이퍼가 파손될 우려를 저감할 수 있는 패키지의 제조 방법을 제공하는 것이다.
상술한 과제를 해결하고, 목적을 달성하기 위해서, 본 발명의 패키지의 제조 방법은, 디바이스 칩이 밀봉재로 밀봉된 패키지의 제조 방법으로서, 교차하는 복수의 분할 예정 라인으로 구획된 영역에 각각 디바이스가 형성된 디바이스 영역과 상기 디바이스 영역을 둘러싸는 외주 잉여 영역을 구비한 표면을 가지는 디바이스 웨이퍼를 준비하는 디바이스 웨이퍼 준비 단계와, 상기 디바이스 웨이퍼의 표면으로부터 상기 분할 예정 라인을 따라서 디바이스 칩의 마무리 두께에 이르는 깊이의 홈을 형성하는 홈 형성 단계와, 상기 홈 형성 단계를 실시한 후, 상기 디바이스 웨이퍼의 상기 표면을 밀봉재로 밀봉하고 상기 홈을 상기 밀봉재로 충전하는 표면 밀봉 단계와, 상기 표면 밀봉 단계를 실시한 후, 상기 디바이스 영역에 대응하는 상기 디바이스 웨이퍼의 이면을 연삭하여 상기 홈에 이르는 깊이의 오목부를 형성하고 상기 오목부를 둘러싸는 상기 외주 잉여 영역에 대응한 환형 볼록부를 형성하는 이면 연삭 단계와, 상기 이면 연삭 단계를 실시한 후, 상기 오목부에 밀봉재를 충전하여 밀봉하는 이면 밀봉 단계와, 상기 이면 밀봉 단계를 실시한 후, 상기 디바이스 웨이퍼의 상기 표면으로부터 상기 홈보다 폭이 좁은 분할 홈을 상기 홈을 따라서 형성하고, 상기 디바이스 웨이퍼를 분할하고, 디바이스 칩이 밀봉재로 밀봉된 복수의 패키지를 형성하는 분할 단계를 포함하는 것을 특징으로 한다.
상기 패키지의 제조 방법에 있어서, 상기 디바이스는 돌기 전극을 가지고, 상기 표면 밀봉 단계에서는 상기 돌기 전극을 덮도록 상기 밀봉재로 밀봉하고, 상기 표면 밀봉 단계를 실시한 후, 상기 이면 연삭 단계를 실시하기 전에, 상기 디바이스 웨이퍼의 상기 표면의 상기 밀봉재를 평탄화하고 상기 돌기 전극의 단부를 노출시키는 표면 평탄화 단계를 더 포함해도 좋다.
상기 패키지의 제조 방법에 있어서, 상기 이면 밀봉 단계를 실시한 후, 상기 분할 단계를 실시하기 전에, 상기 디바이스 웨이퍼의 상기 이면의 상기 밀봉재를 평탄화하는 평탄화 단계를 더 포함해도 좋다.
본 발명의 패키지의 제조 방법은, 디바이스 웨이퍼가 파손될 우려를 저감할 수 있다고 하는 효과를 발휘한다.
도 1은, 실시형태 1과 관련되는 패키지의 제조 방법에 따라 제조되는 패키지의 일례를 나타내는 평면도이다.
도 2는, 도 1 중의 II-II 선을 따르는 단면도이다.
도 3은, 실시형태 1과 관련되는 패키지의 제조 방법의 흐름을 나타내는 흐름도이다.
도 4는, 도 3에 나타난 패키지의 제조 방법의 디바이스 웨이퍼 준비 단계에 있어서 준비되는 웨이퍼의 사시도이다.
도 5는, 도 4 중의 V 부를 확대하여 나타내는 평면도이다.
도 6은, 도 3에 나타난 패키지의 제조 방법의 홈 형성 단계를 모식적으로 나타내는 사시도이다.
도 7은, 도 3에 나타난 패키지의 제조 방법의 표면 밀봉 단계 후의 디바이스 웨이퍼의 단면도이다.
도 8은, 도 3에 나타난 패키지의 제조 방법의 표면 평탄화 단계를 모식적으로 일부 단면에서 나타내는 측면도이다.
도 9는, 도 3에 나타난 패키지의 제조 방법의 표면 평탄화 단계 후의 디바이스 웨이퍼의 단면도이다.
도 10은, 도 3에 나타난 패키지의 제조 방법의 이면 연삭 단계를 모식적으로 나타내는 사시도이다.
도 11은, 도 3에 나타난 패키지의 제조 방법의 이면 연삭 단계 후의 디바이스 웨이퍼의 단면도이다.
도 12는, 도 3에 나타난 패키지의 제조 방법의 금속막 형성 단계 후의 디바이스 웨이퍼의 단면도이다.
도 13은, 도 3에 나타난 패키지의 제조 방법의 이면 밀봉 단계 후의 디바이스 웨이퍼의 단면도이다.
도 14는, 도 3에 나타난 패키지의 제조 방법의 평탄화 단계를 모식적으로 일부 단면에서 나타내는 측면도이다.
도 15는, 도 3에 나타난 패키지의 제조 방법의 분할 단계를 모식적으로 나타내는 사시도이다.
도 16은, 도 15 중의 XVI 부를 확대하여 나타내는 평면도이다.
도 17은, 도 3에 나타난 패키지의 제조 방법의 분할 단계 후의 디바이스 웨이퍼의 단면도이다.
본 발명을 실시하기 위한 형태(실시형태)에 대해, 도면을 참조하면서 상세하게 설명한다. 이하의 실시형태에 기재한 내용에 의해 본 발명이 한정되는 것은 아니다. 또한, 이하에 기재한 구성요소에는, 당업자가 용이하게 상정할 수 있는 것, 실질적으로 동일한 것이 포함된다. 또한, 이하에 기재한 구성은 적절하게 조합하는 것이 가능하다. 또한, 본 발명의 요지를 일탈하지 않는 범위에서 구성의 다양한 생략, 치환 또는 변경을 실시할 수 있다.
(실시형태 1)
본 발명의 실시형태 1과 관련되는 패키지의 제조 방법을 도면에 기초하여 설명한다. 도 1은, 실시형태 1과 관련되는 패키지의 제조 방법에 따라 제조되는 패키지의 일례를 나타내는 평면도이다. 도 2는, 도 1 중의 II-II 선을 따르는 단면도이다. 도 3은, 실시형태 1과 관련되는 패키지의 제조 방법의 흐름을 나타내는 흐름도이다.
실시형태 1과 관련되는 패키지의 제조 방법은, 도 1 및 도 2에 나타내는 패키지(1)를 제조하는 방법이다. 실시형태 1과 관련되는 패키지의 제조 방법에 따라 제조되는 패키지(1)는, 도 1 및 도 2에 도시한 바와 같이, 디바이스 칩(2)과, 밀봉재(3)를 구비한다. 디바이스 칩(2)은, 도 1에 도시한 바와 같이, 기판(4)과, 기판(4)의 표면(5)에 형성된 디바이스(6)를 구비한다. 실시형태 1에서는, 디바이스(6)는, IC(Integrated　Circuit) 또는 LSI(Large　Scale　Integration) 등의 집적 회로이다.
또한, 디바이스(6)는, 도 2에 도시한 바와 같이, 표면(7)에 도시하지 않는 기판 등에 접속하기 위한 돌기 전극인 범프(8)를 복수 가진다. 범프(8)는, 도전성의 금속에 의해 구성되어 있다. 범프(8)는, 디바이스(6)의 표면(7)으로부터 돌출되어 있고, 실시형태 1에서는, 구 형상으로 형성되고 있다.
디바이스 칩(2)의 기판(4)의 표면(5)의 뒷쪽의 이면(9)에는, 도 2에 도시한 바와 같이, 금속막(10)이 형성되어 있다. 실시형태 1에서는, 금속막(10)은, 도전성을 가지는 금속에 의해 구성되고, 패키지(1)의 히트 싱크로서 기능한다.
밀봉재(3)는, 절연성을 가지는 합성 수지에 의해 구성되고, 디바이스 칩(2)의 디바이스(6)의 표면(7)과, 디바이스 칩(2)의 측면과, 금속막(10)을 피복하여, 디바이스(6)의 표면(7), 즉 디바이스 칩(2)의 표면과 측면과 이면(9)을 밀봉하고 있다. 또한, 밀봉재(3)는, 범프(8)의 단부인 디바이스(6)의 표면(7)으로부터 떨어진 선단(11)을 노출시키고 있다. 실시형태 1에서는, 밀봉재(3)는, 모든 측면을 밀봉하고 있다. 즉, 디바이스 칩(2)은, 밀봉재(3)에 의해 밀봉되고 있다. 또. 실시형태 1에서는, 밀봉재(3)는, 열경화성 수지에 의해 구성되어 있다.
실시형태 1과 관련되는 패키지의 제조 방법은, 도 3에 도시한 바와 같이, 디바이스 웨이퍼 준비 단계(ST1)와, 홈 형성 단계(ST2)와, 표면 밀봉 단계(ST3)와, 표면 평탄화 단계(ST4)와, 이면 연삭 단계(ST5)와, 금속막 형성 단계(ST6)와, 이면 밀봉 단계(ST7)와, 평탄화 단계(ST8)와, 분할 단계(ST9)를 포함한다.
(디바이스 웨이퍼 준비 단계)
도 4는, 도 3에 나타난 패키지의 제조 방법의 디바이스 웨이퍼 준비 단계에 있어서 준비되는 웨이퍼의 사시도이다. 도 5는, 도 4 중의 V 부를 확대하여 나타내는 평면도이다. 디바이스 웨이퍼 준비 단계(ST1)는, 도 4에 나타내는 디바이스 웨이퍼(20)를 준비하는 단계이다.
디바이스 웨이퍼(20)는, 실리콘, 사파이어, 또는 갈륨 비소 등을 기판(4)으로 하는 원판형의 반도체 웨이퍼 등이다. 또한, 디바이스 웨이퍼(20)의 설명에 있어서, 디바이스 칩(2)과 공통되는 부분에는, 동일 부호를 교부하여 설명한다. 디바이스 웨이퍼(20)는, 도 4에 도시한 바와 같이, 교차하는 복수의 분할 예정 라인(21)으로 구획된 영역에 각각 디바이스(6)가 형성된 디바이스 영역(22)과, 디바이스 영역(22)을 둘러싸는 외주 잉여 영역(23)을 구비한 표면(5)을 가진다. 외주 잉여 영역(23)은, 디바이스(6)가 형성되어 있지 않은 영역이다. 디바이스(6)는, 도 5에 도시한 바와 같이, 평면 형상이 직사각형 형상으로 형성되고, 표면(7)에 범프(8)를 복수 형성하고 있다. 디바이스 웨이퍼(20)를 준비하면, 홈 형성 단계(ST2)로 진행된다.
(홈 형성 단계)
도 6은, 도 3에 나타난 패키지의 제조 방법의 홈 형성 단계를 모식적으로 나타내는 사시도이다. 홈 형성 단계(ST2)는, 디바이스 웨이퍼(20)의 기판(4)의 표면(5) 측으로부터 분할 예정 라인(21)을 따라서 디바이스 칩(2)의 마무리 두께(12)(도 2에 도시됨)에 이르는 깊이(24-1)의 홈(24)을 형성하는 단계이다. 또한, 디바이스 칩(2)의 마무리 두께(12)는, 범프(8)의 선단(11)으로부터 금속막(10)까지의 디바이스 칩(2)의 두께이다.
실시형태 1에 있어서, 홈 형성 단계(ST2)에서는, 도 6에 나타내는 절삭 장치(30)의 도시하지 않는 척 테이블의 유지면에 디바이스 웨이퍼(20)의 이면(9) 측이 재치되고, 절삭 장치(30)가 디바이스 웨이퍼(20)의 이면(9) 측을 척 테이블의 유지면에 흡인 유지한다. 홈 형성 단계(ST2)에서는, 절삭 장치(30)가, 도시하지 않는 촬상 수단에 의해 디바이스 웨이퍼(20)의 표면(5)을 촬상하여, 분할 예정 라인(21)을 검출하고, 절삭 유닛(31)의 절삭 블레이드(32)와 분할 예정 라인(21)을 위치 맞춤하는 얼라인먼트를 수행한다.
홈 형성 단계(ST2)에서는, 절삭 장치(30)가, 척 테이블과 절삭 블레이드(32)를 분할 예정 라인(21)을 따라서 상대적으로 이동시키면서, 도 6에 도시한 바와 같이, 절삭 블레이드(32)를 범프(8)의 선단(11)으로부터 마무리 두께(12)에 이르는 깊이(24-1)까지 디바이스 웨이퍼(20)의 표면(5) 측으로부터 분할 예정 라인(21)의 폭 방향의 중앙으로 절입시킨다. 홈 형성 단계(ST2)에서는, 절삭 장치(30)가, 절삭 블레이드(32)로 분할 예정 라인(21)에 홈(24)을 형성한다. 홈(24)은, 디바이스 웨이퍼(20)의 기판(4)의 표면(5)로부터 기판(4)의 두께 방향의 중앙까지 형성된 소위 하프 컷 홈이다. 홈 형성 단계(ST2)에서는, 도 7에 도시한 바와 같이, 모든 분할 예정 라인(21)에 홈(24)을 형성하면, 표면 밀봉 단계(ST3)로 진행된다.
또한, 실시형태 1에서는, 절삭 블레이드(36)가 제1 두께를 가져서, 홈(24)은, 제1 두께와 동등한 제1 폭(24-2)(도 7에 도시됨)을 가진다. 또한, 실시형태 1에서는, 홈(24)의 범프(8)의 선단(11)으로부터 바닥면까지의 깊이(24-1)는, 마무리 두께(12)보다 깊다. 실시형태 1에서는, 분할 예정 라인(21)에 절삭 블레이드(36)를 절입시키는 절삭 가공에 의해 홈(24)을 형성했지만, 본 발명에서는, 분할 예정 라인(21)을 따라서 디바이스 웨이퍼(20)에 대해서 흡수성을 가지는 파장의 레이저 빔을 조사하는 어브레이션 가공에 의해 제1 폭(24-2)을 가지는 홈(24)을 형성해도 좋다.
(표면 밀봉 단계)
도 7은, 도 3에 나타난 패키지의 제조 방법의 표면 밀봉 단계 후의 디바이스 웨이퍼의 단면도이다. 표면 밀봉 단계(ST3)는, 홈 형성 단계(ST2)를 실시한 후, 디바이스 웨이퍼(20)의 디바이스(6)의 표면(7) 측을 밀봉재(3)로 밀봉하고, 홈(24)을 밀봉재(3)로 충전하는 단계이다.
표면 밀봉 단계(ST3)에서는, 디바이스 웨이퍼(20)의 디바이스(6)의 표면(7) 측에 밀봉재(3)를 구성하는 열경화성 수지를 공급하여, 열경화성 수지로 표면(7)을 피복하고, 홈(24)을 열경화성 수지로 메운다. 표면 밀봉 단계(ST3)에서는, 열경화성 수지를 가열하여 경화시켜서, 도 7에 도시한 바와 같이, 표면(5, 7)을 밀봉재(3)로 밀봉하고, 홈(24) 내를 밀봉재(3)로 충전한다. 표면(5, 7)을 밀봉재(3)로 밀봉하고, 홈(24)을 밀봉재(3)로 메우면, 표면 평탄화 단계(ST4)로 진행된다. 또한, 실시형태 1에 있어서, 표면 밀봉 단계(ST3)에서는, 범프(8)의 전체를 덮도록 밀봉재(3)로 디바이스(6)의 표면(7) 측을 밀봉하지만, 본 발명에서는, 범프(8)의 선단(11)을 밀봉재(3)의 표면(13)으로부터 노출한 상태가 되도록, 밀봉재(3)로 디바이스 웨이퍼(20)의 디바이스(6)의 표면(5, 7) 측을 밀봉해도 좋다.
(표면 평탄화 단계)
도 8는, 도 3에 나타난 패키지의 제조 방법의 표면 평탄화 단계를 모식적으로 일부 단면에서 나타내는 측면도이다. 도 9는, 도 3에 나타난 패키지의 제조 방법의 표면 평탄화 단계 후의 디바이스 웨이퍼의 단면도이다. 표면 평탄화 단계(ST4)는, 표면 밀봉 단계(ST3)를 실시한 후, 이면 연삭 단계(ST5)를 실시하기 전에, 디바이스 웨이퍼(20)의 디바이스(6)의 표면(7) 측의 밀봉재(3)의 표면(13)을 평탄화하고 범프(8)의 선단(11)을 노출시키는 단계이다.
실시형태 1에 있어서, 표면 평탄화 단계(ST4)에서는, 도 8에 나타내는 바이트 절삭 장치(40)가, 척 테이블(41)의 유지면(42)에 디바이스 웨이퍼(20)의 이면(9) 측을 흡인 유지한다. 표면 평탄화 단계(ST4)에서는, 바이트 절삭 장치(40)가, 바이트 휠(43)의 바이트 공구(44)의 선단을 밀봉재(3)의 표면(13)에 범프(8)의 선단(11)의 높이에 위치시킨다. 표면 평탄화 단계(ST4)에서는, 바이트 절삭 장치(40)가, 도 8에 도시한 바와 같이, 스핀들(45)에 의해 바이트 휠(43)을 수직 방향과 평행한 축심 둘레로 회전하면서 척 테이블(41)을 예컨대 도 8 중의 화살표를 따라서 수평 방향으로 이동시키고, 척 테이블(41)을 바이트 휠(43)의 하방을 통과시켜서, 바이트 휠(43)의 바이트 공구(44)로 밀봉재(3)의 표면(13) 전체를 절삭한다.
표면 평탄화 단계(ST4)에서는, 바이트 절삭 장치(40)가, 도 9에 도시한 바와 같이, 밀봉재(3)의 표면(13)으로부터 범프(8)의 선단(11)이 노출하도록, 디바이스 웨이퍼(20)의 디바이스(6)의 표면(7)을 밀봉한 밀봉재(3)를 절삭한다. 표면 평탄화 단계(ST4)에서는, 밀봉재(3)의 표면(13)으로부터 범프(8)가 노출하도록 밀봉재(3)를 절삭하면 이면 연삭 단계(ST5)로 진행된다.
또한, 실시형태 1에 있어서, 표면 평탄화 단계(ST4)에서는, 밀봉재(3)의 표면(13)을 바이트 절삭 장치(40)의 바이트 공구(44)로 절삭하여, 밀봉재(3)의 표면(13)에 범프(8)의 선단(11)을 노출시켰지만, 본 발명에서는, 연삭 장치가, 디바이스 웨이퍼(20)의 이면측을 유지한 척 테이블을 축심 둘레로 회전시키면서 스핀들에 의해 회전된 연삭용의 연삭 휠의 연삭 지석을 밀봉재(3)의 표면(13)에 접촉시켜서, 밀봉재(3)의 표면(13)을 연삭하여, 밀봉재(3)의 표면(13)에 범프(8)의 선단(11)을 노출시켜도 좋다. 또한, 본 발명에서는, 표면 밀봉 단계(ST3)에 있어서, 범프(8)의 선단(11)을 표면(13)으로부터 노출시킨 상태로 밀봉재(3)를 밀봉한 경우에는, 표면 평탄화 단계(ST4)를 실시하지 않아도 좋다.
(이면 연삭 단계)
도 10는, 도 3에 나타난 패키지의 제조 방법의 이면 연삭 단계를 모식적으로 나타내는 사시도이다. 도 11는, 도 3에 나타난 패키지의 제조 방법의 이면 연삭 단계 후의 디바이스 웨이퍼의 단면도이다. 이면 연삭 단계(ST5)는, 표면 밀봉 단계(ST3)를 실시한 후, 디바이스 영역(22)에 대응하는 디바이스 웨이퍼(20)의 기판(4)의 이면(9)을 연삭하여, 홈(24)에 이르는 깊이의 오목부(25)를 형성하고, 오목부(25)를 둘러싸는 외주 잉여 영역(23)에 대응하는 환형 볼록부(26)를 형성하는 단계이다.
이면 연삭 단계(ST5)에서는, 디바이스 웨이퍼(20)의 밀봉재(3)의 표면(13)에 디바이스 웨이퍼(20)와 동일한 직경의 원판형의 보호 부재인 도 10에 나타내는 보호 테이프(50)를 점착한다. 또한, 실시형태 1에서는, 디바이스 웨이퍼(20)의 밀봉재(3)의 표면(13)에 합성 수지로 된 보호 테이프(50)를 점착하지만, 본 발명에서는, 보호 부재는, 보호 테이프(50)로 한정되지 않고, 경질이고 또한 디바이스 웨이퍼(20)와 동일한 직경의 원판형의 부재여도 좋다.
이면 연삭 단계(ST5)에서는, 도 10에 나타내는 연삭 장치(60)가, 척 테이블(61)의 유지면(62)에 보호 테이프(50)를 통해 디바이스 웨이퍼(20)의 밀봉재(3)의 표면(13) 측을 흡인 유지한다. 이면 연삭 단계(ST5)에서는, 도 10에 도시한 바와 같이, 연삭 장치(60)가, 스핀들(63)에 의해 연삭 휠(64)을 수직 방향과 평행한 축심 둘레로 회전시키고, 또한 척 테이블(61)을 수직 방향과 평행한 축심 둘레로 회전시키고, 도시하지 않는 연삭액 노즐로부터 연삭액을 공급하면서, 연삭 휠(64)의 연삭 지석(65)을 이면(9)의 디바이스 영역(22)에 대응하는 부분에 접촉시켜서 척 테이블(61)에 미리 정해진 이송 속도로 접근시켜서, 연삭 지석(65)으로 이면(9)의 디바이스 영역(22)에 대응하는 부분을 연삭한다.
이면 연삭 단계(ST5)에서는, 도 10 및 도 11에 도시한 바와 같이, 연삭 지석(65)으로 이면(9)의 디바이스 영역(22)에 대응하는 부분을 연삭하여, 기판(4)의 이면(9) 측에 디바이스 영역(22)에 대응하는 평면 형상이 원형인 오목부(25)를 형성하고, 이면(9)의 외주 잉여 영역(23)에 대응하는 부분을 연삭하지 않고 연삭 전의 두께에 유지하여, 기판(4)의 이면(9) 측에 외주 잉여 영역(23)에 대응한 평면 형상이 링형인 환형 볼록부(26)를 형성한다. 또한, 본 발명에 있어서, 디바이스 웨이퍼(20)의 기판(4)의 이면(9)의 디바이스 영역(22)에 대응하는 부분이란, 디바이스 웨이퍼(20)의 기판(4)의 이면(9)의 디바이스 영역(22)과 디바이스 웨이퍼(20)의 두께 방향으로 중첩되는 부분을 나타내고 있다. 본 발명에 있어서, 디바이스 웨이퍼(20)의 기판(4)의 이면(9)의 외주 잉여 영역(23)에 대응하는 부분이란, 디바이스 웨이퍼(20)의 기판(4)의 이면(9)의 외주 잉여 영역(23)과 디바이스 웨이퍼(20)의 두께 방향으로 중첩되는 부분을 나타내고 있다.
이면 연삭 단계(ST5)에서는, 디바이스 웨이퍼(20)의 오목부(25)의 두께가 미리 정해진 두께(실시형태 1에서는, 마무리 두께(12)로부터 금속막(10)의 두께를 뺀 두께)가 될 때까지, 디바이스 웨이퍼(20)의 기판(4)의 이면(9)의 디바이스 영역(22)에 대응한 부분을 연삭한다. 미리 정해진 두께까지, 디바이스 웨이퍼(20)의 기판(4)의 이면(9)의 디바이스 영역(22)에 대응한 부분을 연삭하면 금속막 형성 단계(ST6)로 진행된다. 또한, 이면 연삭 단계(ST5)에 있어서, 디바이스 웨이퍼(20)의 오목부(25)의 두께가 미리 정해진 두께가 될 때까지 연삭된 디바이스 웨이퍼(20)는, 홈(24)의 깊이(24-1)가 마무리 두께(12)보다 깊기 때문에, 이면(9) 측에 홈(24) 내에 충전된 밀봉재(3)가 노출된다.
(금속막 형성 단계)
도 12는, 도 3에 나타난 패키지의 제조 방법의 금속막 형성 단계 후의 디바이스 웨이퍼의 단면도이다. 금속막 형성 단계(ST6)는, 오목부(25)의 바닥에 금속막(10)을 형성하는 단계이다. 실시형태 1에 있어서, 금속막 형성 단계(ST6)에서는, 도 12에 도시한 바와 같이, 오목부(25)의 바닥 전체에 두께가 일정한 금속막(10)을 형성하면, 이면 밀봉 단계(ST7)로 진행된다.
(이면 밀봉 단계)
도 13는, 도 3에 나타난 패키지의 제조 방법의 이면 밀봉 단계 후의 디바이스 웨이퍼의 단면도이다. 이면 밀봉 단계(ST7)는, 이면 연삭 단계(ST5)를 실시한 후, 오목부(25)에 밀봉재(3)를 충전하여 밀봉하는 단계이다.
이면 밀봉 단계(ST7)에서는, 디바이스 웨이퍼(20)의 이면(9)에 형성된 오목부(25) 내에 밀봉재(3)를 구성하는 열경화성 수지를 공급하여, 열경화성 수지로 오목부(25)를 메운다. 이면 밀봉 단계(ST7)에서는, 열경화성 수지를 가열하여 경화시켜서, 도 13에 도시한 바와 같이, 오목부(25) 내를 밀봉재(3)로 충전하여, 밀봉한다. 오목부(25) 내를 밀봉재(3)로 밀봉하면, 평탄화 단계(ST8)로 진행된다. 또한, 실시형태 1에서는, 이면 밀봉 단계(ST7)에 있어서 오목부(25)를 밀봉하는 열경화성 수지는, 표면 밀봉 단계(ST3)에 있어서 표면(5, 7) 측을 밀봉하는 열경화성 수지이지만, 본 발명에서는, 이것으로 한정되지 않는다.
(평탄화 단계)
도 14는, 도 3에 나타난 패키지의 제조 방법의 평탄화 단계를 모식적으로 일부 단면에서 나타내는 측면도이다. 평탄화 단계(ST8)는, 이면 밀봉 단계(ST7)를 실시한 후, 분할 단계(ST9)를 실시하기 전에, 디바이스 웨이퍼(20)의 기판(4)의 이면(9) 측의 밀봉재(3)의 표면(14)을 평탄화하는 단계이다.
실시형태 1에 있어서, 평탄화 단계(ST8)에서는, 도 14에 나타내는 연삭 장치(70)가, 척 테이블(71)의 유지면(72)에 보호 테이프(50)를 통해 디바이스 웨이퍼(20)의 밀봉재(3)의 표면(13) 측을 흡인 유지한다. 평탄화 단계(ST8)에서는, 도 14에 도시한 바와 같이, 스핀들(73)에 의해 연삭용의 연삭 휠(74)을 수직 방향과 평행한 축심 둘레로 회전시키고 또한 척 테이블(71)을 수직 방향과 평행한 축심 둘레로 회전시키고, 도시하지 않는 연삭액 노즐로부터 연삭액을 공급하면서, 연삭 휠(74)의 연삭 지석(75)을 오목부(25)를 밀봉한 밀봉재(3)의 표면(14)에 접촉시켜서 척 테이블(71)에 미리 정해진 이송 속도로 접근시켜서, 연삭 지석(75)으로 밀봉재(3)의 표면(14)을 연삭한다.
평탄화 단계(ST8)에서는, 연삭 휠(74)을 척 테이블(71)에 미리 정해진 이송량만큼 가까워질 때까지, 디바이스 웨이퍼(20)의 오목부(25) 내를 밀봉한 밀봉재(3)의 표면(14) 및 환형 볼록부(26)를 연삭하여 평탄화한다. 실시형태에서는, 평탄화 단계(ST8)에서는, 연삭 장치(70)가, 밀봉재(3)의 표면(14)과 환형 볼록부(26)와 동일면이 될 때까지, 평탄화한다. 연삭 휠(74)이 척 테이블(71)에 미리 정해진 이송량만큼 가까워지면, 분할 단계(ST9)로 진행된다. 또한, 실시형태 1에 있어서, 평탄화 단계(ST8)는, 밀봉재(3)의 표면(14)을 연삭하여 평탄화했지만, 본 발명에서는, 표면 평탄화 단계(ST4)와 마찬가지로, 바이트 절삭 장치(40)의 바이트 공구(44)로 절삭하여 평탄화해도 좋다. 본 발명에서는, 평탄화 단계(ST8)에 있어서, 밀봉재(3)에 따라 연삭 장치(70)를 이용해도 좋고, 바이트 절삭 장치(40)를 이용해도 좋다. 예컨대, 본 발명에서는, 평탄화 단계(ST8)에 있어서, 밀봉재(3)의 콤파운드에 따라서는, 연삭 장치(70)로 연삭하면 마모가 많아지기 때문에, 바이트 절삭 장치(40)로 절삭하는 것이 바람직하다.
(분할 단계)
도 15는, 도 3에 나타난 패키지의 제조 방법의 분할 단계를 모식적으로 나타내는 사시도이다. 도 16는, 도 15 중의 XVI 부를 확대하여 나타내는 평면도이다. 도 17는, 도 3에 나타난 패키지의 제조 방법의 분할 단계 후의 디바이스 웨이퍼의 단면도이다. 분할 단계(ST9)는, 이면 밀봉 단계(ST7)를 실시한 후, 디바이스 웨이퍼(20)의 밀봉재(3)의 표면(13)으로부터 홈(24)보다 폭(27-2)이 좁은 분할 홈(27)을 홈(24)을 따라서 형성하고, 디바이스 웨이퍼(20)를 분할하고, 복수의 패키지(1)를 형성하는 단계이다.
실시형태 1에 있어서, 분할 단계(ST9)에서는, 보호 테이프(50)를 디바이스 웨이퍼(20)의 밀봉재(3)의 표면(13) 측에서부터 벗긴다. 실시형태 1에 있어서, 분할 단계(ST9)에서는, 디바이스 웨이퍼(20)의 기판(4)의 이면(9) 측에 디바이스 웨이퍼(20)보다 큰 지름의 원판형의 도 15에 나타내는 다이싱 테이프(51)를 점착하고, 다이싱 테이프(51)의 외주 가장자리에 내경이 디바이스 웨이퍼(20)보다 큰 지름의 환형 프레임(52)을 장착한다.
실시형태 1에 있어서, 분할 단계(ST9)에서는, 도 15에 나타내는 절삭 장치(80)가 도시하지 않는 척 테이블의 유지면에 다이싱 테이프(51)를 통해 디바이스 웨이퍼(20)의 이면(9) 측을 흡인 유지한다. 분할 단계(ST9)에서는, 절삭 장치(80)가, 촬상 수단으로 디바이스 웨이퍼(20)의 표면(7)을 밀봉한 밀봉재(3)의 표면(13)을 촬상하여, 도 16에 도시한 바와 같이, 밀봉재(3)의 표면(13)으로부터 노출한 범프(8)를 검출하고, 절삭 유닛(81)의 절삭 블레이드(82)와 홈(24)을 위치 맞춤하는 얼라인먼트를 수행한다. 또한, 분할 단계(ST9)에서 이용되는 절삭 블레이드(82)의 제2 두께는, 홈 형성 단계(ST2)에서 이용되는 절삭 블레이드(32)의 제1 두께보다 얇다.
분할 단계(ST9)에서는, 절삭 장치(80)가, 척 테이블과 절삭 블레이드(82)를 홈(24)을 따라서 상대적으로 이동시키면서, 도 15에 도시한 바와 같이, 절삭 블레이드(82)를 디바이스 웨이퍼(20)의 표면(5, 7) 측으로부터 다이싱 테이프(51)에 이르기까지 홈(24) 내를 매설한 밀봉재(3)의 폭 방향의 중앙에 절입시킨다. 분할 단계(ST9)에서는, 절삭 장치(80)가, 절삭 블레이드(82)로 홈(24)을 밀봉한 밀봉재(3)에 제2 폭(27-2)의 분할 홈(27)을 형성한다. 분할 단계(ST9)에서는, 도 17에 도시한 바와 같이, 모든 홈(24)을 밀봉한 밀봉재(3)에 분할 홈(27)을 형성하고, 디바이스 웨이퍼(20)를 개개의 패키지(1)에 분할하면, 패키지의 제조 방법을 종료한다. 또한, 도 7로부터 도 9, 도 11로부터 도 14, 도 17는, 각 디바이스 칩(2)의 디바이스(6)의 범프(8)를 2 개만 나타내며, 다른 범프(8)를 생략하고 있다.
실시형태 1에서는, 절삭 블레이드(82)의 제2 두께가 제1 두께보다 얇기 때문에, 분할 홈(27)은, 제2 두께와 동등하고 또한 제1 폭(24-2)보다 좁은 제2 폭(27-2)을 가진다. 실시형태 1에서는, 홈(24) 내를 매설한 밀봉재(3)에 절삭 블레이드(82)를 절입시키는 절삭 가공에 의해 분할 홈(27)을 형성했지만, 본 발명에서는, 홈(24)을 따라서 밀봉재(3)에 대해서 흡수성을 가지는 파장의 레이저 빔을 조사하는 어브레이션 가공에 의해 분할 홈(27)을 형성해도 좋다. 개개로 분할된 패키지(1)는, 도시하지 않는 픽업 장치에 의해 다이싱 테이프(51)로부터 픽업되어 후속 공정에 반송된다.
이상 설명한 실시형태 1과 관련되는 패키지의 제조 방법은, 기판(4)의 표면(5)에 하프 컷 홈인 홈(24)을 형성하고, 표면(5, 7) 측을 밀봉재(3)로 밀봉한 후, 디바이스 웨이퍼(20)의 기판(4)의 이면(9)의 디바이스 영역(22)에 대응한 부분만을 연삭해서 박화하여 중앙에 오목부(25)를 형성하고, 외주 잉여 영역(23)을 연삭 전의 두께의 환형 볼록부(26)에 형성한다. 그리고, 패키지의 제조 방법은, 기판(4)의 이면(9)의 디바이스 영역(22)에 대응한 중앙의 오목부(25)에 밀봉재(3)를 구성하는 열경화성 수지를 충전한 후에, 디바이스 웨이퍼(20)를 분할한다. 이 때문에, 패키지의 제조 방법은, 디바이스 웨이퍼(20)를 개개의 패키지(1)로 분할하는 절삭 장치(80)의 척 테이블로 유지시키기 위해서 환형 볼록부(26)를 제거할 필요가 없다. 그 결과, 패키지의 제조 방법은, 디바이스 웨이퍼(20)가 파손될 우려를 저감할 수 있다. 또한, 패키지의 제조 방법은, 디바이스 웨이퍼(20)의 오목부(25)를 밀봉재(3)로 밀봉하여 개개의 패키지(1)에 분할하기 때문에, 기판에의 실장이나 밀봉 기판의 분할 공정이 불필요해 진다.
패키지의 제조 방법은, 표면 평탄화 단계(ST4)에 있어서, 범프(8)의 선단(11)을 밀봉재(3)의 표면(13)으로부터 노출시키므로, 분할 후의 패키지(1)를 기판 등에 확실히 실장할 수 있다.
또한, 패키지의 제조 방법은, 평탄화 단계(ST8)에 있어서, 오목부(25) 내를 밀봉한 밀봉재(3)의 표면(14)을 평탄화하므로, 고정밀 치수의 패키지(1)를 얻을 수 있다.
또한, 패키지의 제조 방법은, 표면 평탄화 단계(ST4)에 있어서 바이트 절삭 장치(40)의 바이트 공구(44)로 밀봉재(3)의 표면(13)을 평탄화하여 범프(8)의 선단(11)을 노출시키기 위해서, 밀봉재(3)의 표면(13)을 연삭 지석 등으로 평탄화하는 경우보다 범프(8)를 구성하는 금속이 늘어나서 형성되는 버를 억제할 수 있다.
또한, 본 발명은, 상기 실시형태로 한정되는 것은 아니다. 즉, 본 발명의 골자를 일탈하지 않는 범위에서 여러 가지 변형하여 실시할 수 있다.
1　패키지
2　디바이스 칩
3　밀봉재
5　표면
6　디바이스
8　범프(돌기 전극)
9　이면
11　선단(단부)
12　마무리 두께
20　디바이스 웨이퍼
21　분할 예정 라인
22　디바이스 영역
23　외주 잉여 영역
24　홈
24-1　깊이
25　오목부
26　환형 볼록부
27　분할 홈
27-2　폭
ST1　디바이스 웨이퍼 준비 단계
ST2　홈 형성 단계
ST3　표면 밀봉 단계
ST4　표면 평탄화 단계
ST5　이면 연삭 단계
ST7　이면 밀봉 단계
ST8　평탄화 단계
ST9　분할 단계

Claims (3)

  1. 디바이스 칩이 밀봉재로 밀봉된 패키지의 제조 방법으로서,
    교차하는 복수의 분할 예정 라인으로 구획된 영역에 각각 디바이스가 형성된 디바이스 영역과 상기 디바이스 영역을 둘러싸는 외주 잉여 영역을 구비한 표면을 가지는 디바이스 웨이퍼를 준비하는 디바이스 웨이퍼 준비 단계와,
    상기 디바이스 웨이퍼의 표면으로부터 상기 분할 예정 라인을 따라서 디바이스 칩의 마무리 두께에 이르는 깊이의 홈을 형성하는 홈 형성 단계와,
    상기 홈 형성 단계를 실시한 후, 상기 디바이스 웨이퍼의 상기 표면을 밀봉재로 밀봉하고 상기 홈을 상기 밀봉재로 충전하는 표면 밀봉 단계와,
    상기 표면 밀봉 단계를 실시한 후, 상기 디바이스 영역에 대응하는 상기 디바이스 웨이퍼의 이면을 연삭하여 상기 홈에 이르는 깊이의 오목부를 형성하고, 상기 오목부를 둘러싸는 상기 외주 잉여 영역에 대응한 환형 볼록부를 형성하는 이면 연삭 단계와,
    상기 이면 연삭 단계를 실시한 후, 상기 오목부에 밀봉재를 충전하여 밀봉하는 이면 밀봉 단계와,
    상기 이면 밀봉 단계를 실시한 후, 상기 디바이스 웨이퍼의 상기 표면으로부터 상기 홈보다 폭이 좁은 분할 홈을 상기 홈을 따라서 형성하고, 상기 디바이스 웨이퍼를 분할하고, 디바이스 칩이 밀봉재로 밀봉된 복수의 패키지를 형성하는 분할 단계
    를 포함하는 패키지의 제조 방법.
  2. 제1항에 있어서, 상기 디바이스는 돌기 전극을 구비하고,
    상기 표면 밀봉 단계에서는 상기 돌기 전극을 덮도록 상기 밀봉재로 밀봉하고,
    상기 표면 밀봉 단계를 실시한 후, 상기 이면 연삭 단계를 실시하기 전에, 상기 디바이스 웨이퍼의 상기 표면의 상기 밀봉재를 평탄화하고 상기 돌기 전극의 단부를 노출시키는 표면 평탄화 단계를 더 포함하는 패키지의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 이면 밀봉 단계를 실시한 후, 상기 분할 단계를 실시하기 전에, 상기 디바이스 웨이퍼의 상기 이면의 상기 밀봉재를 평탄화하는 평탄화 단계를 더 포함하는 패키지의 제조 방법.
KR1020200100920A 2019-08-13 2020-08-12 패키지의 제조 방법 KR20210019964A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019148594A JP7397598B2 (ja) 2019-08-13 2019-08-13 パッケージの製造方法
JPJP-P-2019-148594 2019-08-13

Publications (1)

Publication Number Publication Date
KR20210019964A true KR20210019964A (ko) 2021-02-23

Family

ID=74239614

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200100920A KR20210019964A (ko) 2019-08-13 2020-08-12 패키지의 제조 방법

Country Status (8)

Country Link
US (1) US11133220B2 (ko)
JP (1) JP7397598B2 (ko)
KR (1) KR20210019964A (ko)
CN (1) CN112397448A (ko)
DE (1) DE102020210294A1 (ko)
MY (1) MY194577A (ko)
SG (1) SG10202007717QA (ko)
TW (1) TW202107581A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019379A (ja) 2005-07-11 2007-01-25 Disco Abrasive Syst Ltd ウェーハの加工方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
JP2009272590A (ja) 2008-05-12 2009-11-19 Fujitsu Microelectronics Ltd 半導体装置の製造方法、半導体ウェーハの研削ホイールおよび半導体ウェーハの加工装置
JP5522773B2 (ja) 2008-12-09 2014-06-18 リンテック株式会社 半導体ウエハの保持方法、チップ体の製造方法、およびスペーサ
US9263406B2 (en) * 2009-11-10 2016-02-16 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9704823B2 (en) * 2015-03-21 2017-07-11 Nxp B.V. Reduction of defects in wafer level chip scale package (WLCSP) devices
JP6487275B2 (ja) 2015-06-01 2019-03-20 株式会社ディスコ ウエーハの加工方法
JP6788508B2 (ja) 2017-01-13 2020-11-25 株式会社ディスコ ウェーハの加工方法
JP6976651B2 (ja) 2017-09-08 2021-12-08 株式会社ディスコ ウェーハの加工方法
US10276510B2 (en) * 2017-09-25 2019-04-30 Powertech Technology Inc. Manufacturing method of package structure having conductive shield

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019379A (ja) 2005-07-11 2007-01-25 Disco Abrasive Syst Ltd ウェーハの加工方法

Also Published As

Publication number Publication date
MY194577A (en) 2022-12-02
US20210050265A1 (en) 2021-02-18
CN112397448A (zh) 2021-02-23
JP2021034393A (ja) 2021-03-01
DE102020210294A1 (de) 2021-02-18
TW202107581A (zh) 2021-02-16
JP7397598B2 (ja) 2023-12-13
US11133220B2 (en) 2021-09-28
SG10202007717QA (en) 2021-03-30

Similar Documents

Publication Publication Date Title
CN106997867B (zh) 晶片的加工方法
CN107275234B (zh) 封装晶片的制造方法和器件芯片的制造方法
TW201719734A (zh) 晶圓的加工方法
TW201701344A (zh) 晶圓的加工方法
TW201719745A (zh) 晶圓的加工方法
CN109473396B (zh) 晶片的加工方法
US10431496B2 (en) Device chip package manufacturing method
JP2015041687A (ja) ウエーハの加工方法
KR20210019964A (ko) 패키지의 제조 방법
JP2014053351A (ja) ウエーハの加工方法
CN109473348B (zh) 晶片的加工方法
JP2014053358A (ja) ウエーハの加工方法
KR102253564B1 (ko) 패키지 웨이퍼의 제조 방법
TWI805872B (zh) 晶圓的加工方法
CN109494189B (zh) 晶片的加工方法
JP2014053352A (ja) ウエーハの加工方法
CN109473394B (zh) 晶片的加工方法
CN109473395B (zh) 晶片的加工方法
TWI713100B (zh) 封裝器件晶片的製造方法
JP2020181876A (ja) デバイスパッケージの製造方法
JP2014053354A (ja) ウエーハの加工方法
JP7450460B2 (ja) ウェーハの加工方法
JP2014053357A (ja) ウエーハの加工方法
JP2014053353A (ja) ウエーハの加工方法
US20240079243A1 (en) Processing method of wafer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal