KR102253564B1 - 패키지 웨이퍼의 제조 방법 - Google Patents

패키지 웨이퍼의 제조 방법 Download PDF

Info

Publication number
KR102253564B1
KR102253564B1 KR1020170039970A KR20170039970A KR102253564B1 KR 102253564 B1 KR102253564 B1 KR 102253564B1 KR 1020170039970 A KR1020170039970 A KR 1020170039970A KR 20170039970 A KR20170039970 A KR 20170039970A KR 102253564 B1 KR102253564 B1 KR 102253564B1
Authority
KR
South Korea
Prior art keywords
wafer
groove
mold resin
mold
ring
Prior art date
Application number
KR1020170039970A
Other languages
English (en)
Other versions
KR20170114939A (ko
Inventor
히데키 고시미즈
신 루
유리카 아라야
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20170114939A publication Critical patent/KR20170114939A/ko
Application granted granted Critical
Publication of KR102253564B1 publication Critical patent/KR102253564B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/04—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by tools other than rotary type, e.g. reciprocating tools
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Casting Or Compression Moulding Of Plastics Or The Like (AREA)

Abstract

본 발명은 웨이퍼의 표면을 몰드 수지로 덮으며 홈 내에 몰드 수지를 적절하게 충전하는 것을 과제로 한다.
패키지 웨이퍼의 제조 방법은, 웨이퍼(W)의 표면측으로부터 분할 예정 라인을 따라 마무리 두께 이상의 깊이의 홈(12)을 형성하는 단계와, 웨이퍼의 디바이스 영역(A1)과 외주 잉여 영역(A2)의 경계에 홈 이상의 깊이의 링형 홈(13)을 형성하는 단계와, 성형 장치의 오목형의 금형(31)을 링형 홈 바닥면(14)에 배치하여 금형과 웨이퍼로 둘러싸이는 공간에 몰드 수지(M)를 충전하는 단계에 의해, 웨이퍼의 디바이스 영역을 몰드 수지로 피복하고, 분할 예정 라인을 따라 형성된 홈을 몰드 수지로 매설한 패키지 웨이퍼를 제조하는 구성으로 하였다.

Description

패키지 웨이퍼의 제조 방법{METHOD FOR MANUFACTURING PACKAGE WAFER}
본 발명은 표면측을 몰드 수지로 밀봉한 패키지 웨이퍼의 제조 방법에 관한 것이다.
최근, 웨이퍼의 상태로 패키징까지 행하는 WL-CSP(Wafer Level Chip Size Package)가 주목받고 있다. WL-CSP에서는, 웨이퍼의 표면측에 형성한 복수의 디바이스를 몰드 수지로 밀봉한 후에, 웨이퍼를 개개의 디바이스 칩으로 분할하고 있다. 웨이퍼의 표면측만이 몰드 수지로 덮어지기 때문에, 분할 후의 디바이스 칩의 측면(절단면)이 외부에 노출되어 외관성 등이 악화하여 버리고 있었다. 그래서, 분할 예정 라인을 따라 홈을 형성하여 몰드 수지를 충전하고, 이 몰드 수지마다 분할 예정 라인을 따라 웨이퍼를 분할함으로써, 디바이스 칩의 측면을 몰드 수지로 덮는 기술이 제안되어 있다(예컨대, 특허문헌 1 참조).
특허문헌 1: 일본 특허 공개 제2006-100535호 공보
그러나, 특허문헌 1에 기재된 기술에서는, 웨이퍼 전체를 횡단하도록 분할 예정 라인을 따라 홈이 형성되기 때문에, 웨이퍼의 표면측을 몰드 수지로 덮을 때에, 웨이퍼의 외주면에 표출된 각 홈의 양단부로부터 몰드 수지가 누설되고 있었다. 이 때문에, 웨이퍼의 홈 내에 몰드 수지를 적절하게 충전할 수 없는 경우가 있었다.
본 발명은 이러한 점을 감안하여 이루어진 것으로, 웨이퍼의 표면을 몰드 수지로 덮으며 홈 내에 몰드 수지를 적절하게 충전할 수 있는 패키지 웨이퍼의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 패키징 웨이퍼의 제조 방법은, 격자형의 분할 예정 라인에 의해 구획되며 표면에 범프를 구비한 디바이스가 형성된 디바이스 영역과 상기 디바이스 영역을 위요(圍繞)하여 형성된 외주 잉여 영역을 구비하는 웨이퍼의 표면측으로부터 상기 분할 예정 라인을 따라 마무리 두께 이상의 깊이의 홈을 형성하는 홈 형성 단계와, 웨이퍼의 상기 디바이스 영역 및 상기 외주 잉여 영역의 경계를 따라 상기 홈의 깊이 이상으로 웨이퍼의 두께 방향 도중까지의 깊이의 링형 홈을 형성하는 링형 홈 형성 단계와, 상기 홈 형성 단계 및 상기 링형 홈 형성 단계를 실시한 후에, 상기 링형 홈에 결합하는 오목형의 성형 장치의 금형을, 상기 금형의 오목형의 측부를 상기 링형 홈 바닥면에 접촉시키며 또한 디바이스 영역의 표면과 공간을 두고 결합시켜 배치하고, 상기 금형의 상기 디바이스 영역의 표면과의 상기 공간 내에 몰드 수지를 충전하는 몰드 수지 충전 단계를 포함하고, 상기 디바이스 영역의 표면에 몰드 수지가 피복되어 상기 홈에 몰드 수지가 매설된 패키지 웨이퍼를 제조한다.
이 구성에 따르면, 분할 예정 라인을 따라 웨이퍼 전체를 횡단하도록 홈이 형성되고, 디바이스 영역과 외주 잉여 영역의 경계에 링형 홈이 형성된다. 링형 홈에 성형 장치의 오목형의 금형이 결합하면, 분할 예정 라인을 따른 홈보다 깊은 위치에서 금형과 링홈 바닥면이 접촉하여 디바이스 영역의 주위가 액밀하게 밀봉된다. 따라서, 몰드 수지의 충전 시에 웨이퍼의 표면의 디바이스 영역으로부터 외측으로 몰드 수지가 누설되는 일이 없어, 디바이스 영역의 표면을 몰드 수지로 피복하며 홈을 몰드 수지로 매설한 패키지 웨이퍼를 양호하게 제조할 수 있다.
본 발명에 따르면, 웨이퍼의 분할 예정 라인을 따라 홈을 형성한 후에, 웨이퍼의 디바이스 영역과 외주 잉여 영역의 경계부를 절삭하여 성형 장치의 오목형의 금형이 결합되는 링형 홈이 형성된다. 이 링형 홈에 오목형의 금형을 결합시킴으로써, 웨이퍼에 충전된 몰드 수지의 외측으로의 누설을 억제하여, 디바이스 영역을 몰드 수지로 피복하며 홈을 몰드 수지로 매설한 패키지 웨이퍼를 양호하게 제조할 수 있다.
도 1은 본 실시형태의 웨이퍼의 사시도이다.
도 2a는 제1 비교예의 홈 형성 단계를 나타내는 평면도이고, 도 2b는 제1 비교예의 몰드 수지 충전 단계를 나타내는 단면도이다.
도 3a는 제2 비교예의 홈 형성 단계를 나타내는 평면도이고, 도 3b는 제2 비교예의 몰드 수지 충전 단계를 나타내는 단면도이다.
도 4는 본 실시형태의 홈 형성 단계의 일례를 나타내는 단면도이다.
도 5는 본 실시형태의 링형 홈 형성 단계의 일례를 나타내는 단면도이다.
도 6은 본 실시형태의 몰드 수지 충전 단계의 일례를 나타내는 단면도이다.
도 7은 본 실시형태의 패키지 웨이퍼의 사시도이다.
도 8은 본 실시형태의 절삭홈 형성 단계의 일례를 나타내는 단면도이다.
도 9는 본 실시형태의 분할 단계의 일례를 나타내는 단면도이다.
이하, 첨부 도면을 참조하여, 본 발명 실시형태의 패키징 웨이퍼의 제조 방법에 대해서 설명한다. 먼저, 패키징되기 전의 웨이퍼에 대해서 설명한다. 도 1은 본 실시형태의 웨이퍼의 사시도이다. 도 2는 비교예의 패키징 웨이퍼의 제조 방법이고, 도 3은 비교예의 패키징 웨이퍼의 다른 제조 방법의 설명도이다. 또한, 도 2b 및 도 3b의 파선은 지면 좌우 방향으로 연장되는 홈의 바닥면을 나타내고 있다.
도 1에 나타내는 바와 같이, 웨이퍼(W)의 표면은 격자형의 분할 예정 라인(L)에 의해 복수의 영역으로 구획되어 있고, 분할 예정 라인(L)으로 구획된 각 영역에는 범프를 갖는 디바이스(D)(범프는 도시하지 않음)가 형성되어 있다. 웨이퍼(W)의 표면은 복수의 디바이스(D)가 형성된 디바이스 영역(A1)과 디바이스 영역(A1)을 위요한 외주 잉여 영역(A2)으로 나뉘어져 있다. 외주 잉여 영역(A2)의 외주측면에는, 웨이퍼(W)의 깨짐을 방지하기 위해 모따기 가공을 실시하여 모따기부(11)가 형성되어 있다. 또한, 웨이퍼(W)로서는, 예컨대, 반도체 기판 상에 IC, LSI 등의 반도체 디바이스가 형성된 반도체 웨이퍼가 이용된다.
통상, 이러한 웨이퍼(W)의 표면이 몰드 수지로 밀봉되어 패키지 웨이퍼가 제조되지만, 이 패키지 웨이퍼를 디바이스 칩으로 분할하면, 디바이스면만이 몰드 수지로 덮어져 측면이 외부에 노출되어 외관성 등이 악화한다. 이 문제를 해결하기 위해, 도 2a에 나타내는 바와 같이, 분할 예정 라인(L)을 따라 절삭 블레이드(51)로 웨이퍼(W) 전체를 횡단하도록 하프 컷트하여 홈(52)을 형성하고, 이 홈(52)에 몰드 수지(M)[도 2b 참조]를 충전하는 구성이 고려된다. 이에 의해, 웨이퍼(W)의 분할 후의 디바이스 칩의 측면을 몰드 수지(M)로 덮을 수 있다.
이 경우, 도 2b에 나타내는 바와 같이, 웨이퍼(W) 전체를 금형(53)으로 덮은 상태로 금형(53)과 웨이퍼(W)의 표면과의 공간에 몰드 수지(M)를 공급하는데, 웨이퍼(W)의 외주면으로부터 표출된 각 홈(52)의 양단부로부터 몰드 수지(M)가 누설되어 버린다. 이 때문에, 웨이퍼(W)의 표면 전체가 몰드 수지(M)로 덮어져 분할 예정 라인(L)[홈(52)]이 완전하게 가리어져 버려, 분할 예정 라인(L)을 따라 웨이퍼(W)를 분할할 수 없다. 이 때문에, 폴리싱이나 트리밍 등에 의해 웨이퍼(W)의 외주측의 몰드 수지(M)를 제거하여, 분할 예정 라인(L)을 부분적으로 노출시키지 않으면 안 되어 작업 공정수가 증가해 버린다.
또한, 도 3a에 나타내는 바와 같이, 분할 예정 라인(L)을 따라 절삭 블레이드(56)로 웨이퍼(W)의 외주 부분을 남기고 하프 컷트하여 내측에만 홈(57)을 형성하고, 이 홈(57)에 몰드 수지(M)[도 3b 참조]를 충전하는 구성이 고려된다. 이 경우, 도 3b에 나타내는 바와 같이, 웨이퍼(W)의 외주 부분에 금형(58)을 실은 상태로, 금형(58)과 웨이퍼(W)의 표면과의 공간에 몰드 수지(M)를 공급하는데, 웨이퍼(W)의 내측에만 홈(57)이 형성되어 있기 때문에, 몰드 수지(M)가 웨이퍼(W)로부터 외측으로 새는 일이 없다. 따라서, 금형(58)이 실린 웨이퍼(W)의 외주 부분이 몰드 수지(M)로 덮어지는 일이 없어, 웨이퍼(W)의 외주 부분에서 분할 예정 라인(L)[홈(57)]이 외부에 노출된다.
그러나, 웨이퍼(W)의 내측에만 홈(57)을 형성하기 위해서는, 절삭 개시 시에 웨이퍼(W)에 대하여 바로 위로부터 절삭 블레이드(56)[도 3a 참조]로 절입하는 동작(초퍼 컷트)이 발생한다. 이 경우, 웨이퍼(W)의 파손을 방지하기 위해서는, 절삭 블레이드(56)를 천천히 내리지 않으면 안 된다. 따라서, 웨이퍼(W)의 외주 부분이 몰드 수지(M)로 덮어지지 않음으로써, 폴리싱 등의 작업 공정수를 줄일 수 있지만, 웨이퍼(W)에 대한 홈(57)의 형성 시간이 길어져 작업 효율이 저하하여 버린다. 이와 같이, 작업 공정수뿐만 아니라, 웨이퍼(W)에 대한 홈(57)의 형성 시간도 고려한 패키지 웨이퍼의 제조 방법이 요구되고 있다.
그래서, 본 실시형태에서는, 분할 예정 라인(L)을 따라 웨이퍼(W) 전체를 횡단하도록 홈(12)을 형성한 후에, 디바이스 영역(A1)과 외주 잉여 영역(A2)의 경계에 링형 홈(13)을 형성하고, 이 링형 홈(13)에 오목형의 금형(31)을 결합하도록 하고 있다(도 4 내지 도 6 참조). 웨이퍼(W)에 결합한 금형(31)에 의해 디바이스 영역(A1)과 외주 잉여 영역(A2)의 경계를 액밀하게 밀봉한 상태로 몰드 수지(M)를 충전함으로써, 디바이스 영역(A1)으로부터의 몰드 수지(M)의 누설을 억제하고 있다. 또한, 웨이퍼(W)에 대하여 측방으로부터 절삭 블레이드로 절입함으로써, 웨이퍼(W)의 홈(12)의 형성 시간이 길어지는 일이 없다.
이하, 도 4 내지 도 6을 참조하여, 패키지 웨이퍼의 제조 방법에 대해서 상세하게 설명한다. 도 4는 본 실시형태의 홈 형성 단계이고, 도 5는 본 실시형태의 링형 홈 형성 단계이며, 도 6은 본 실시형태의 몰드 수지 충전 단계의 각각 일례를 나타내는 도면이다. 도 7은 본 실시형태의 패키지 웨이퍼의 사시도이다. 또한, 이하의 설명에서는, 설명의 편의상, 범프를 생략하여 기재하고 있다. 또한, 도 5 및 도 6의 파선은 지면 좌우 방향으로 연장되는 홈의 바닥면을 나타내고 있다.
도 4에 나타내는 바와 같이, 먼저 홈 형성 단계를 실시한다. 홈 형성 단계에서는, 절삭 장치의 척 테이블(21) 상에 웨이퍼(W)가 반송되고, 표면을 상방을 향하게 한 상태로 웨이퍼(W)가 척 테이블(21)에 흡인 유지된다. 웨이퍼(W)의 직경 방향 외측에서 절삭 블레이드(22)가 분할 예정 라인(L)(도 1 참조)에 위치 맞춤되면, 웨이퍼(W)의 마무리 두께(t1)보다 깊은 위치로 절삭 블레이드(22)가 내려지고, 이 절삭 블레이드(22)에 대하여 척 테이블(21)이 절삭 이송된다. 이에 의해, 척 테이블(21) 상의 웨이퍼(W)가 분할 예정 라인(L)을 따라 하프 컷트되어 마무리 두께(t1) 이상의 깊이의 홈(12)이 형성된다.
이 절삭 이송이 반복됨으로써, 척 테이블(21) 상의 웨이퍼(W)의 모든 분할 예정 라인(L)을 따라 홈(12)이 형성된다. 이때, 웨이퍼(W)에 대하여 절삭 블레이드(22)가 측방으로부터 절입하여, 웨이퍼(W) 전체를 횡단하도록 절삭되어 있다. 따라서, 웨이퍼(W)에 대하여 바로 위로부터 절삭 블레이드(22)를 절입하는 동작이 발생하지 않는 만큼, 웨이퍼(W)에 대한 홈(12)의 형성 시간을 짧게 할 수 있다. 또한, 여기서 말하는 마무리 두께(t1)란, 후술하는 디바이스 칩 제조 방법에 있어서의 연삭 가공 후의 웨이퍼(W)의 마무리 두께를 나타내고 있다(도 9 참조).
도 5에 나타내는 바와 같이, 홈 형성 단계 후에 링형 홈 형성 단계를 실시한다. 링형 홈 형성 단계에서는, 트리밍 장치의 척 테이블(26) 상에 웨이퍼(W)가 반송되고, 표면을 상방으로 향하게 한 상태로 웨이퍼(W)가 척 테이블(26)에 흡인 유지된다. 웨이퍼(W)의 중심이 척 테이블(26)의 회전축에 일치하도록 유지되어, 절삭 블레이드(27)가 웨이퍼(W)의 디바이스 영역(A1)과 외주 잉여 영역(A2)의 경계에 위치 맞춤된다. 그리고, 절삭 블레이드(27)가 고속 회전되어, 절삭 블레이드(27)에 의해 웨이퍼(W)의 디바이스 영역(A1)과 외주 잉여 영역(A2)의 경계가 분할 예정 라인(L)(도 1 참조)을 따른 홈(12)보다 깊게 절입된다.
계속해서, 절삭 블레이드(27)에 대하여 척 테이블(26)이 회전함으로써, 디바이스 영역(A1)과 외주 잉여 영역(A2)의 경계를 따라, 웨이퍼(W)의 외주를 따라 홈(12)의 깊이 이상으로 웨이퍼(W)의 두께 방향 도중까지의 깊이의 링형 홈(13)이 형성된다. 링형 홈(13)에 의해 분할 예정 라인(L)을 따른 홈(12)이 디바이스 영역(A1)과 외주 잉여 영역(A2)의 경계에서 분단되어 있다. 또한, 링형 홈 형성용의 절삭 블레이드(27)의 선단 형상이 평탄하기 때문에, 링형 홈 바닥면(14)이 평탄하게 형성되어 있다. 또한, 링형 홈 형성 단계는, 홈 형성 단계 전에 실시되어도 좋다.
도 6에 나타내는 바와 같이, 홈 형성 단계 및 링형 홈 형성 단계 후에 몰드 수지 충전 단계가 실시된다. 몰드 수지 충전 단계에서는, 성형 장치에 웨이퍼(W)가 반송되고, 웨이퍼(W)의 표면측에 성형 장치의 금형(31)이 씌워진다. 금형(31)은, 디바이스 영역(A1)과 외주 잉여 영역(A2)의 경계의 링형 홈(13)에 결합하도록 오목형으로 형성되어 있다. 금형(31)의 측벽(측부)(32)의 하면이 링형 홈 바닥면(14)에 접촉하고, 금형(31)의 측벽(32)이 링형 홈(13)에 결합함으로써, 웨이퍼(W)의 디바이스 영역(A1)의 표면과 금형(31) 사이에 공간(18)을 두고 금형(31)이 웨이퍼(W)에 배치된다.
이 경우, 웨이퍼(W)의 표면측에 금형(31)을 결합시키기 쉽게 하기 위해, 금형(31)의 측벽(32)과 웨이퍼(W)의 링형 홈(13) 사이에는 약간의 클리어런스(20)가 마련되어 있다. 또한, 분할 예정 라인(L)(도 1 참조)을 따른 홈(12)의 바닥면보다 링형 홈 바닥면(14)이 깊게 형성되어 있기 때문에, 링형 홈(13)에 배치된 금형(31)의 측벽(32)에 의해 금형(31)의 내측의 공간(18)이 액밀하게 밀봉되어 있다. 그리고, 공급원(35)으로부터 금형(31)에 몰드 수지(M)가 공급되고, 금형(31)의 상부벽(33)에 형성된 공급구(34)를 통하여, 금형(31)과 디바이스 영역(A1)의 표면과의 공간(18)에 몰드 수지(M)가 충전된다.
몰드 수지(M)가 디바이스 영역(A1)에 충전되면, 디바이스 영역(A1)의 표면으로부터 분할 예정 라인(L)을 따른 홈(12) 내에 들어가, 홈(12)을 따라 웨이퍼(W)의 외측을 향하여 유동한다. 홈(12) 내의 몰드 수지(M)는 금형(31)의 측벽(32)까지 도달하면, 금형(31)의 측벽(32)과 링형 홈(13)의 클리어런스(20)를 타고 링형 홈 바닥면(14)까지 천천히 흘러내린다. 링형 홈 바닥면(14)에는 금형(31)의 측벽(32)의 하면이 접촉하고 있기 때문에, 금형(31)의 측벽(32)에 의해 몰드 수지(M)가 확실하게 막아진다. 따라서, 웨이퍼(W)의 외주로부터 몰드 수지(M)가 누설되는 일없이, 웨이퍼(W)의 표면이 몰드 수지(M)로 피복된다.
이와 같이 하여, 도 7에 나타내는 바와 같이, 디바이스 영역(A1)의 표면이 몰드 수지(M)로 피복되고, 디바이스 영역(A1) 내의 분할 예정 라인(L)을 따른 홈(12)에 몰드 수지(M)가 매설된 패키지 웨이퍼(PW)가 제조된다. 패키지 웨이퍼(PW)의 홈(12) 내의 몰드 수지(M)가, 패키지 웨이퍼(PW)의 분할 후의 디바이스 칩(C)의 측면이 되기 때문에, 패키지 웨이퍼(PW)의 분할 후의 디바이스 칩(C)의 표면뿐만 아니라, 측면 전체가 몰드 수지(M)로 덮어져 외관성이 향상된다(도 9 참조). 또한, 패키지 웨이퍼(PW)의 디바이스 영역(A1)만 몰드 수지(M)로 덮어지고, 외주 잉여 영역(A2)의 분할 예정 라인(L)[홈(12)]이 외부에 노출되기 때문에, 분할 예정 라인(L)을 기준으로 패키지 웨이퍼(PW)를 개개의 디바이스 칩(C)으로 분할하는 것이 가능하게 되어 있다.
따라서, 도 2에 나타내는 바와 같은 비교예에 나타내는 웨이퍼(W)와 같이, 폴리싱이나 트리밍 등의 공정이 불필요해져 작업 시간을 단축할 수 있다. 또한, 도 3에 나타내는 바와 같은 다른 비교예에 나타내는 웨이퍼(W)와 같이, 웨이퍼(W)에 대하여 바로 위로부터 절삭 블레이드(56)로 절입하는 동작이 발생하는 일이 없다. 웨이퍼(W)에 대하여 측방으로부터 절삭 블레이드(22)로 절입하여 홈(12)을 형성하기 때문에, 홈(12)의 형성 시간을 단축할 수 있다.
이상과 같이, 본 실시형태의 패키지 웨이퍼(PW)의 제조 방법에서는, 분할 예정 라인(L)을 따라 웨이퍼(W) 전체를 횡단하도록 홈(12)이 형성되고, 디바이스 영역(A1)과 외주 잉여 영역(A2)의 경계에 링형 홈(13)이 형성된다. 링형 홈(13)에 성형 장치의 오목형의 금형(31)이 결합하면, 분할 예정 라인(L)을 따른 홈(12)보다 깊은 위치에서 금형(31)과 링형 홈 바닥면(14)이 접촉하여 디바이스 영역(A1)의 주위가 액밀하게 밀봉된다. 따라서, 몰드 수지(M)의 충전 시에 웨이퍼(W)의 표면의 디바이스 영역(A1)으로부터 외측으로 몰드 수지(M)가 누설되는 일이 없어, 디바이스 영역(A1)의 표면을 몰드 수지(M)로 피복하며 홈(12)을 몰드 수지(M)로 매설한 패키지 웨이퍼(PW)를 양호하게 제조할 수 있다.
계속해서, 도 8 및 도 9를 참조하여, 디바이스 칩의 제조 방법에 대해서 상세하게 설명한다. 도 8은 본 실시형태의 절삭홈 형성 단계, 도 9는 본 실시형태의 분할 단계의 각각 일례를 나타내는 도면이다.
도 8에 나타내는 바와 같이, 먼저 절삭홈 형성 단계가 실시된다. 절삭홈 형성 단계에서는, 절삭 장치의 척 테이블(41) 상에 패키지 웨이퍼(PW)가 반송되고, 표면을 상방으로 향하게 한 상태로 패키지 웨이퍼(PW)가 척 테이블(41)에 흡인 유지된다. 여기서는, 홈(12) 내에 몰드 수지(M)가 남도록 홈폭보다 협폭의 절삭 블레이드(42)가 사용된다. 디바이스 영역(A1)의 표면만이 몰드 수지(M)로 덮어져 있기 때문에, 외주 잉여 영역(A2)의 분할 예정 라인(L)(도 7 참조)을 기준으로, 패키지 웨이퍼(PW)의 직경 방향 외측에서 절삭 블레이드(42)가 분할 예정 라인(L)에 위치 맞춤된다.
그리고, 패키지 웨이퍼(PW)의 마무리 두께(t2)보다 깊은 위치에 절삭 블레이드(42)가 내려지고, 이 절삭 블레이드(42)에 대하여 척 테이블(41)이 절삭 이송된다. 이에 의해, 몰드 수지(M)가 충전된 홈(12)의 중심이 하프 컷트되어 마무리 두께(t2) 이상의 깊이의 절삭홈(19)이 형성된다. 이 절삭 이송이 반복됨으로써, 척 테이블(41) 상의 패키지 웨이퍼(PW)의 모든 홈(12)을 따라 절삭홈(19)이 형성된다. 이와 같이, 몰드 수지(M)가 충전된 홈(12)의 홈폭보다 협폭의 절삭 블레이드(42)를 이용하여, 홈(12) 내에 몰드 수지(M)를 남기도록 절삭홈(19)이 형성되어 있다.
도 9에 나타내는 바와 같이, 절삭홈 형성 단계 후에 분할 단계가 실시된다. 분할 단계에서는, 패키지 웨이퍼(PW)의 표면측에 보호 테이프(T)가 점착된 상태로 연삭 장치의 척 테이블(46)에 반송되고, 이면을 상방으로 향하게 한 상태로 패키지 웨이퍼(PW)가 보호 테이프(T)를 통해 척 테이블(46)에 흡인 유지된다. 연삭 휠(47)과 패키지 웨이퍼(PW)의 이면이 회전 접촉하여 마무리 두께(t2)가 될 때까지 연삭되고, 패키지 웨이퍼(PW)의 이면으로부터 절삭홈(19)이 표출되어, 패키지 웨이퍼(PW)가 개개의 디바이스 칩(C)으로 분할된다. 이와 같이 하여, 몰드 수지(M)에 의해 외주가 위요된 디바이스 칩(C)이 형성된다.
또한, 디바이스 칩의 제조 방법은, 패키지 웨이퍼(PW)의 표면에 절삭홈(19)을 형성한 후에, 패키지 웨이퍼(PW)를 이면측으로부터 연삭하여 개개의 디바이스 칩(C)으로 분할하는 구성에 한정되지 않는다. 디바이스 칩의 제조 방법은, 패키지 웨이퍼(PW)로부터 디바이스 칩(C)을 제조하는 것이 가능하면 좋다. 예컨대, 패키지 웨이퍼(PW)를 이면측으로부터 연삭하여 마무리 두께(t2)까지 연삭한 후에, 패키지 웨이퍼(PW)를 절삭하여 개개의 디바이스 칩(C)으로 분할하여도 좋다.
또한, 본 발명은 상기 실시형태에 한정되지 않고, 여러 가지 변경하여 실시하는 것이 가능하다. 상기 실시형태에 있어서, 첨부 도면에 도시되어 있는 크기나 형상 등에 대해서는, 이에 한정되지 않고, 본 발명의 효과를 발휘하는 범위 내에서 적절하게 변경하는 것이 가능하다. 그 외, 본 발명의 목적의 범위를 일탈하지 않는 한에 있어서 적절하게 변경하여 실시하는 것이 가능하다.
예컨대, 상기 실시형태의 몰드 수지 충전 단계에서는, 웨이퍼(W)의 표면측에 금형(31)을 결합시킨 상태로, 웨이퍼(W)의 표면측에 몰드 수지(M)가 충전되는 구성으로 하였지만, 이 구성에 한정되지 않는다. 몰드 수지 충전 단계에서는, 웨이퍼(W)의 표면에 적량의 몰드 수지(M)가 적하되고, 몰드 수지(M)의 액 저장소가 금형(31)으로 프레스됨으로써 웨이퍼(W)의 표면측에 몰드 수지(M)가 충전되는 구성이어도 좋다.
또한, 상기 실시형태에 있어서, 홈 형성 단계, 링형 홈 형성 단계, 외주 절삭홈 형성 단계가 상이한 장치로 실시되었지만, 동일한 장치로 실시되어도 좋다.
이상 설명한 바와 같이, 본 발명은, 웨이퍼의 표면을 몰드 수지로 덮으며 홈 내에 몰드 수지를 적절하게 충전할 수 있다고 하는 효과를 가지고, 특히, WL-CSP 등의 패키지 웨이퍼의 제조 방법에 유용하다.
11 모따기부 12 홈
13 링형 홈 14 링형 홈 바닥면
17 디바이스 영역의 표면 18 금형과 웨이퍼 사이의 공간
31 금형 32 금형의 측벽(측부)
A1 디바이스 영역 A2 외주 잉여 영역
D 디바이스 L 분할 예정 라인
t1 마무리 두께 PW 패키지 웨이퍼
W 웨이퍼

Claims (1)

  1. 격자형으로 형성된 복수의 분할 예정 라인에 의해 구획된 표면의 각 영역에 범프를 구비한 디바이스가 형성된 디바이스 영역과 상기 디바이스 영역을 위요(圍繞)하여 형성된 외주 잉여 영역을 구비하는 웨이퍼의 표면측으로부터 상기 분할 예정 라인을 따라 마무리 두께 이상의 깊이의 홈을 형성하는 홈 형성 단계와,
    웨이퍼의 상기 디바이스 영역 및 상기 외주 잉여 영역의 경계를 따라 상기 홈의 깊이 이상으로 웨이퍼의 두께 방향 도중까지의 깊이의 링형 홈을 형성하는 링형 홈 형성 단계와,
    상기 홈 형성 단계 및 상기 링형 홈 형성 단계를 실시한 후에, 상기 링형 홈에 결합하는 오목형의 성형 장치의 금형을, 상기 금형의 오목형의 측부를 상기 링형 홈 바닥면에 접촉시키며 또한 디바이스 영역의 표면과 공간을 두고 결합시켜 배치하고, 상기 금형의 상기 디바이스 영역의 표면과의 상기 공간 내에 몰드 수지를 충전하는 몰드 수지 충전 단계
    를 포함하고,
    상기 몰드 수지 충전 단계가 실시된 후에, 상기 외주 잉여 영역 상에 형성되어 있는 상기 복수의 분할 예정 라인은 상기 몰드 수지에 의해 피복되지 않고 노출되어 있으며,
    상기 디바이스 영역의 표면에 몰드 수지가 피복되며 상기 홈에 몰드 수지가 매설된 패키지 웨이퍼를 제조하는 패키지 웨이퍼의 제조 방법.
KR1020170039970A 2016-04-06 2017-03-29 패키지 웨이퍼의 제조 방법 KR102253564B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016076473A JP6598723B2 (ja) 2016-04-06 2016-04-06 パッケージウェーハの製造方法
JPJP-P-2016-076473 2016-04-06

Publications (2)

Publication Number Publication Date
KR20170114939A KR20170114939A (ko) 2017-10-16
KR102253564B1 true KR102253564B1 (ko) 2021-05-17

Family

ID=59998797

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170039970A KR102253564B1 (ko) 2016-04-06 2017-03-29 패키지 웨이퍼의 제조 방법

Country Status (5)

Country Link
US (1) US10269639B2 (ko)
JP (1) JP6598723B2 (ko)
KR (1) KR102253564B1 (ko)
CN (1) CN107275233B (ko)
TW (1) TWI723135B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10861761B2 (en) * 2017-09-29 2020-12-08 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor packaged wafer and method for forming the same
DE102020108114A1 (de) * 2020-03-24 2021-09-30 Infineon Technologies Ag Halbleitergehäuse und verfahren zur herstellung eines halbleitergehäuses

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068401A (ja) 1998-08-18 2000-03-03 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
US20030143819A1 (en) 2002-01-25 2003-07-31 Infineon Technologies Ag Method of producing semiconductor chips with a chip edge guard, in particular for wafer level packaging chips
JP2004235612A (ja) 2003-01-08 2004-08-19 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2005079577A (ja) 2003-08-28 2005-03-24 Samsung Electronics Co Ltd ウェーハレベルチップサイズパッケージの製造方法及びそれに使われるモールディング装置
JP2006190975A (ja) 2004-12-30 2006-07-20 Advanced Chip Engineering Technology Inc ウェハレベルパッケージの封止材充填構造、及びその方法
JP2007189116A (ja) 2006-01-16 2007-07-26 Towa Corp 光素子の樹脂封止成形方法
JP2009043992A (ja) 2007-08-09 2009-02-26 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2011091134A (ja) 2009-10-21 2011-05-06 Sharp Corp 半導体装置の製造装置および半導体装置の製造方法
JP2011124266A (ja) * 2009-12-08 2011-06-23 Disco Abrasive Syst Ltd ウエーハの加工方法
US20120142165A1 (en) * 2010-12-07 2012-06-07 Ping Huang Method of Avoiding Resin Outflow from the Wafer Scribe line in WLCSP
JP2016025188A (ja) 2014-07-18 2016-02-08 株式会社ディスコ ウェーハの分割方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02125633A (ja) * 1988-11-04 1990-05-14 Nec Corp 集積回路
JP3982082B2 (ja) * 1998-09-28 2007-09-26 ソニー株式会社 半導体装置の製造方法
JP3291289B2 (ja) * 2000-01-19 2002-06-10 サンユレック株式会社 電子部品の製造方法
JP3455762B2 (ja) * 1999-11-11 2003-10-14 カシオ計算機株式会社 半導体装置およびその製造方法
JP3784597B2 (ja) * 1999-12-27 2006-06-14 沖電気工業株式会社 封止樹脂及び樹脂封止型半導体装置
JP3815267B2 (ja) * 2001-06-28 2006-08-30 株式会社デンソー マスキング剤塗布方法と装置及びマスク方法と装置
JP2006032661A (ja) * 2004-07-16 2006-02-02 Disco Abrasive Syst Ltd 切削装置
JP4607531B2 (ja) 2004-09-29 2011-01-05 カシオマイクロニクス株式会社 半導体装置の製造方法
JP2006148004A (ja) * 2004-11-24 2006-06-08 Toshiba Corp 薬液塗布方法及び薬液塗布装置
US20080044984A1 (en) * 2006-08-16 2008-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of avoiding wafer breakage during manufacture of backside illuminated image sensors
JP4538764B2 (ja) * 2008-07-24 2010-09-08 カシオ計算機株式会社 半導体装置およびその製造方法
TWI447798B (zh) * 2010-12-07 2014-08-01 Alpha & Omega Semiconductor Cayman Ltd 一種在晶圓級封裝的模封程序中避免晶圓破損的方法
KR101867489B1 (ko) * 2012-06-20 2018-06-14 삼성전자주식회사 웨이퍼 레벨 패키지 형성방법
JP6366351B2 (ja) * 2014-05-13 2018-08-01 株式会社ディスコ ウェーハの加工方法
US9704823B2 (en) * 2015-03-21 2017-07-11 Nxp B.V. Reduction of defects in wafer level chip scale package (WLCSP) devices

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068401A (ja) 1998-08-18 2000-03-03 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
US20030143819A1 (en) 2002-01-25 2003-07-31 Infineon Technologies Ag Method of producing semiconductor chips with a chip edge guard, in particular for wafer level packaging chips
JP2004235612A (ja) 2003-01-08 2004-08-19 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2005079577A (ja) 2003-08-28 2005-03-24 Samsung Electronics Co Ltd ウェーハレベルチップサイズパッケージの製造方法及びそれに使われるモールディング装置
JP2006190975A (ja) 2004-12-30 2006-07-20 Advanced Chip Engineering Technology Inc ウェハレベルパッケージの封止材充填構造、及びその方法
JP2007189116A (ja) 2006-01-16 2007-07-26 Towa Corp 光素子の樹脂封止成形方法
JP2009043992A (ja) 2007-08-09 2009-02-26 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2011091134A (ja) 2009-10-21 2011-05-06 Sharp Corp 半導体装置の製造装置および半導体装置の製造方法
JP2011124266A (ja) * 2009-12-08 2011-06-23 Disco Abrasive Syst Ltd ウエーハの加工方法
US20120142165A1 (en) * 2010-12-07 2012-06-07 Ping Huang Method of Avoiding Resin Outflow from the Wafer Scribe line in WLCSP
JP2016025188A (ja) 2014-07-18 2016-02-08 株式会社ディスコ ウェーハの分割方法

Also Published As

Publication number Publication date
CN107275233A (zh) 2017-10-20
US20170294353A1 (en) 2017-10-12
CN107275233B (zh) 2022-06-17
TWI723135B (zh) 2021-04-01
TW201803024A (zh) 2018-01-16
JP2017188575A (ja) 2017-10-12
US10269639B2 (en) 2019-04-23
KR20170114939A (ko) 2017-10-16
JP6598723B2 (ja) 2019-10-30

Similar Documents

Publication Publication Date Title
KR102254618B1 (ko) 패키지 웨이퍼의 제조 방법 및 디바이스 칩의 제조 방법
CN103515250B (zh) 一种75μm超薄芯片生产方法
CN104916556B (zh) 芯片排列方法
KR102253564B1 (ko) 패키지 웨이퍼의 제조 방법
JP2017041574A (ja) ウエーハの加工方法
TW201742130A (zh) 晶圓之加工方法
CN105957836A (zh) 半导体器件的扇出型晶圆级封装方法
CN105097637A (zh) 支承板、支承板的形成方法和晶片的加工方法
JP2015041687A (ja) ウエーハの加工方法
TWI752239B (zh) 半導體封裝件的製造方法
JP6899293B2 (ja) 積層ウェーハの製造方法
JP5907805B2 (ja) 表面保護テープ及びウエーハの加工方法
US11133220B2 (en) Manufacturing method of packages
JP2009272590A (ja) 半導体装置の製造方法、半導体ウェーハの研削ホイールおよび半導体ウェーハの加工装置
JP2020181876A (ja) デバイスパッケージの製造方法
JP7343300B2 (ja) ウエーハの加工方法
JP2022148414A (ja) パッケージデバイスの製造方法
JP2017157679A (ja) パッケージウェーハの製造方法及びパッケージウェーハ
TW202238861A (zh) 封裝元件的製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant