JP2005079577A - ウェーハレベルチップサイズパッケージの製造方法及びそれに使われるモールディング装置 - Google Patents

ウェーハレベルチップサイズパッケージの製造方法及びそれに使われるモールディング装置 Download PDF

Info

Publication number
JP2005079577A
JP2005079577A JP2004236056A JP2004236056A JP2005079577A JP 2005079577 A JP2005079577 A JP 2005079577A JP 2004236056 A JP2004236056 A JP 2004236056A JP 2004236056 A JP2004236056 A JP 2004236056A JP 2005079577 A JP2005079577 A JP 2005079577A
Authority
JP
Japan
Prior art keywords
wafer
lower mold
sealing material
mold
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004236056A
Other languages
English (en)
Inventor
Tae-Sung Yoon
太成 尹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005079577A publication Critical patent/JP2005079577A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/32—Component parts, details or accessories; Auxiliary operations
    • B29C43/36—Moulds for making articles of definite length, i.e. discrete articles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/32—Component parts, details or accessories; Auxiliary operations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】ウェーハレベルチップサイズパッケージの製造方法及びそれに利用されるモールディング装置を提供する。
【解決手段】注入モールディング方法及び圧縮モールディング方法が利用できるモールディング装置を利用してウェーハ１１の下面及び導電性バンプ１３が形成されたウェーハ１１の上面を一回に封止材１５でモールディングする。これにより、ウェーハ１１上下面を同じ封止材１５で一回にモールディングするので、薄く、かつ広いウェーハ１１のワーページも防止でき、ウェーハ１１をハンドリングする時に機械的損傷を防止して半導体チップにクラックが発生することが防止できる。
【選択図】図２

Description

本発明は、半導体パッケージの製造方法及びそれに使われるモールド装置に係り、より詳細には、ウェーハレベルチップサイズパッケージ（ＷＬＣＳＰ：Ｗａｆｅｒ Ｌｅｖｅｌ Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）の製造方法及びそれに使われるモールディング装置に関する。
電子機器の小型化及び高性能化とパッケージの軽薄短小化の傾向に合せてウェーハレベルチップサイズパッケージが注目されている。すなわち、前記ウェーハレベルチップサイズパッケージは半導体チップのサイズと同じパッケージが提供できるために前述した目的に合ったパッケージである。前記ウェーハレベルチップサイズパッケージはウェーハ状態のままで再配線工程、封止工程などを行った後、最後にダイシング工程により半導体チップを有する個々のパッケージを分割して製造する。
ウェーハレベルチップサイズパッケージは薄いウェーハを適用する時にウェーハが曲がるウェーハワーページが発生する。前記ウェーハワーページはウェーハ半径が大きいほどさらに激しくなる。また、前記ウェーハレベルチップサイズパッケージを製造する時にチップサイズが大きければ、チップワーページが発生する。このようにウェーハワーページ及びチップワーページが発生すれば、パッケージ品質及び信頼性に悪い影響を与える。
特に、従来のウェーハレベルチップサイズパッケージはウェーハの前面にのみ封止材がモールディングされていてウェーハワーページがさらに多発する。このようにウェーハの上面にのみ封止材がモールディングされていれば、ウェーハダイシング工程で半導体チップのエッジが壊れる問題点がある。
なお、従来のウェーハレベルチップサイズパッケージはウェーハの上面にのみ封止材がモールディングされていてウェーハレベルテスト、ボード実装工程と、パッケージテスト工程でハンドリングする時に機械的損傷により半導体チップにクラックが発生する問題点がある。
本発明が解決しようする技術的課題は、ウェーハワーページを防止し、半導体チップにクラックが発生する問題点が解決できるウェーハレベルチップサイズパッケージの製造方法を提供するところにある。
本発明が解決しようとする他の技術的課題は、前記ウェーハレベルチップサイズパッケージの製造方法に利用されるモールディング装置を提供するところにある。
前記技術的課題を達成するために、本発明は上面に導電性バンプが形成され、多数の半導体チップを含むウェーハを準備することを含む。前記ウェーハの下面及び前記導電性バンプが形成されたウェーハの上面を一回に封止材でモールディングする。前記ウェーハの上面に形成された封止材をグラインドして前記導電性バンプの上端部を露出させる。前記露出された導電性バンプに端子を形成する。前記半導体チップが多数形成されたウェーハで一個ずつ半導体チップをダイシングする。
前記上面に導電性バンプが形成され、多数の半導体チップを含むウェーハは、入出力パッドが形成された半導体チップが多数形成されたウェーハを準備した後、前記各半導体チップの入出力パッドに導電性バンプを形成して備えられる。
前記封止材モールディングは注入モールディング方法、または圧縮モールディング方法を利用して行える。
前記注入モールディング方法による封止材モールディングは離型フィルムをモールディング装置の上部金型及び下部金型にそれぞれ密着させる段階と、前記導電性バンプが形成されたウェーハを前記上部金型及び下部金型間にローディングする段階と、前記上部金型及び下部金型内に封止材を注入する段階と、前記封止材が注入されたまま上部金型及び下部金型をキュアリングする段階と、前記離型フィルムを利用して前記上部金型と下部金型とからウェーハを脱型させる段階と、を含んでなりうる。前記ウェーハを脱型させた後、前記封止材がモールディングされたウェーハを後熱処理する段階をさらに含むことができる。前記封止材は液状封止材または固状封止材が利用できる。
前記圧縮モールディング方法による封止材モールディングは離型フィルムをモールディング装置の上部金型及び下部金型にそれぞれ密着させる段階と、前記上部金型及び下部金型に密着された離型フィルム上に封止シートを位置させる段階と、前記導電性バンプが形成されたウェーハを前記封止シート上の上部金型及び下部金型間にローディングする段階と、前記上部金型及び下部金型を密着させて前記封止シートを前記ウェーハの上面及び下面に熱圧着させた後でキュアリングする段階と、前記離型フィルムを利用して前記上部金型と下部金型とからウェーハを脱型させる段階と、を含んでなりうる。前記封止シートはポリイミド、エポキシ系及びシリコン系、またはこれらの混合系物質が利用できる。
前記他の技術的課題を達成するために、本発明のウェーハレベルチップサイズパッケージ製造用のモールディング装置は下部金型が位置する下部金型支持部と、前記下部金型の下部に位置して前記下部金型及び下部金型支持部を上に移動させうる金型駆動調節部と、前記下部金型支持部に位置した下部金型に対向して位置した上部金型を支持する上部金型支持部と、前記上部金型及び下部金型間に封止材が注入できる封止材注入部と、前記下部金型の温度が調節できる温度調節部と、を含んでなりうる。
前記金型駆動調節部は前記下部金型を支える支持台と、前記下部金型及び下部金型支持部を上に移動させうる油圧ポンプを含んでなりうる。
前記封止材注入部は封止材の注入速度及び量が調節できる封止材注入調節器と、前記封止材注入調節器に連結されたエアーチューブと、前記エアーチューブに連結された封止材ソース部と、前記封止材ソース部に連結されて前記上部金型及び下部金型を通じて封止材が注入できる注入ニードルと、を含んでなりうる。
前記温度調節部は前記下部金型の熱が調節できる熱調節器と、前記熱調節器と前記下部金型を連結させるヒートパイプと、を含んでなりうる。
以上のように本発明はウェーハ上下面を同じ封止材で一回にモールディングすることによって薄く、かつ広いウェーハのワーページも防止でき、ウェーハをハンドリングする時に機械的損傷を防止して半導体チップにクラックが発生することが防止できる。
本発明のウェーハレベルチップサイズの製造方法は、ウェーハ上下面を同じ封止材で一回にモールディングするので、薄く、かつ広いウェーハにも適用でき、薄く、かつ広いウェーハのワーページも防止できる。
本発明のウェーハレベルチップサイズの製造方法はウェーハ上下面を封止材でモールディングするので、ウェーハレベルテスト、ボード実装工程と、及びパッケージテスト工程でハンドリングする時に機械的損傷を防止して半導体チップにクラックが発生することが防止できる。
なお、本発明のウェーハレベルチップサイズの製造方法に使われたモールディング装置は注入モールディング方法及び圧縮モールディング方法が行えるために、封止材の種類に関係なく液状封止材、固状封止材及び封止材シート何れも使用できる。
以下、図面を参照して本発明の実施例を説明する。しかし、次に例示する本発明の実施例は色々な他の形態に変形でき、本発明の範囲が後述する実施例に限定されるものではない。本発明の実施例は当業者に本発明をより完全に説明するために提供されるものである。図面で膜または領域のサイズまたは厚さは明細書の明確性のために誇張されたものである。
図１ないし図５は、本発明によるウェーハレベルチップサイズパッケージの製造方法を説明するための断面図である。
図１を参照すれば、上面に導電性バンプ１３が形成され、多数の半導体チップ（図示せず）を含むウェーハを用意する。言い換えれば、入出力パッド（図示せず）が形成された半導体チップが多数形成されたウェーハ１１を用意した後、前記各半導体チップの入出力パッドに導電性バンプ１３を形成したウェーハを用意する。すなわち、前記導電性バンプ１３は個々の半導体チップの入出力パッドに連結される。前記導電性バンプ１３の高さは１００μm程度に形成する。
図２を参照すれば、前記ウェーハ１１の下面及び前記導電性バンプ１３が形成されたウェーハ１１の上面を一回に封止材でモールディングする。言い換えれば、前記ウェーハ１１の下面と前記導電性１３が形成されたウェーハ１１の上面とを別に封止材１５でモールディングすることではなく、一括工程で前記ウェーハ１１の下面及び前記導電性バンプ１３が形成されたウェーハ１１の上面を一回に封止材でモールディングする。
このように本発明はウェーハの上下面を同じ封止材で一回にモールディングするので、薄く、かつ広いウェーハにも適用できる。特に、本発明はウェーハの両面に同じ封止材で一回にモールディングするので、ウェーハ両面に同等な収縮率及びストレスが印加されるので、薄く、かつ広いウェーハのワーページも防止できる。
なお、本発明はウェーハ上下面を封止材でモールディングするので、ウェーハレベルテスト、ボード実装工程と、及びパッケージテスト工程でハンドリングする時に機械的損傷を防止して半導体チップにクラックが発生する従来の問題点が解決できる。前記ウェーハ１１の下面及び前記導電性バンプ１３が形成されたウェーハ１１の上面を一回に封止材でモールディングする工程は注入モールディング方法または圧縮モールディング方法を利用して行う。前記注入モールディング方法及び圧縮モールディング方法については後述する。
図３を参照すれば、前記ウェーハ１１の上面に形成された封止材１５をグラインドして前記導電性バンプ１３の上端部を露出させる。次いで、前記ウェーハの上面で露出された導電性バンプ上に端子１７を形成する。前記端子は前記導電性バンプ上にソルダーボールを形成した後、リーフローして形成する。
図４及び図５を参照すれば、前記端子形成工程が完了した後、前記半導体チップの電気特性テストを実施する。次いで、前記半導体チップが多数形成されたウェーハ１１で一個ずつ半導体チップをダイシングして個別パッケージ（図５の２５）を完成する。すなわち、前記端子が形成されたウェーハ１１を、ウェーハフレーム１９が支持している接着テープ２１上に付着した後、切断ライン２３によってダイシングして個々の半導体チップを含む個別パッケージ（図５の２５）を完成する。前記個別パッケージ（図５の２５）はボード２７に実装して使用される。
図６は本発明のウェーハレベルチップサイズパッケージの製造方法に使われたモールディング装置を説明するための概略図である。
具体的に、図６のモールディング装置は図２で説明した注入モールディング方法及び圧縮モールディング方法何れにも利用されるモールディング装置である。前記注入モールディング方法を利用すれば、封止材は液状封止材、または固状封止材が使用でき、圧縮モールディング方法を利用して封止材は封止材シートが利用できる。
前記モールディング装置は下部金型１０１が位置する下部金型支持部１０３と、前記下部金型１０１下部に位置して前記下部金型１０１及び下部金型支持部１０３を上に移動させうる金型駆動調節部１０５とを含む。前記金型駆動調節部は前記下部金型を支える支持台１０５ａと、前記下部金型１０１及び下部金型支持部１０３を上に移動させうるポンプセット１０５ｂとを含む。前記ポンプセット１０５ｂは前記下部金型１０１及び上部金型１０７間に離型フィルムを付着する時にも使われる。
前記モールディング装置は前記下部金型支持部１０３に位置した下部金型１０１に対向して位置した上部金型１０７を支持する上部金型支持部１０９を含み、前記上部金型１０７及び下部金型１０１間には封止材が注入できる封止材注入部１１１、１１３、１１５、１１７が連結される。
前記封止材注入部は封止材の注入速度及び量が調節できる封止材注入調節器１１１と、前記封止材注入調節器１１１に連結されたエアーチューブ１１３と、前記エアーチューブ１１３に連結された封止材ソース部１１５と、前記封止材ソース部１１５に連結されて前記上部金型１０７に通じて前記上部金型１０７及び下部金型１０１間に封止材が注入できる注入ニードル１１７と、を含む。前記封止材ソース部１１５には液状封止材を利用でき、固状封止材、例えば固状ＥＭＣを利用する場合には前記封止材ソース部１１５にヒート装置（図示せず）を具備する。
図６では注入ニードル１１７が図示の便宜上、上部金型１０７のみを通じて連結されると図示されているが、注入ニードル１１７は前記上部金型１０７だけでなく下部金型１０１にも設置される。これにより、封止材は上部金型１０７及び下部金型１０１を通じて前記上部金型１０７及び下部金型１０１間に注入される。
なお、本発明のモールディング装置には前記下部金型１０１の温度が調節できる温度調節部１１９、１２１が含まれる。前記温度調節部１１９、１２１は前記下部金型の熱が調節できる熱調節器１１９と、前記熱調節器１１９と前記下部金型１０１とを連結させるヒートパイプ１２１と、を含む。
図７Ａないし図７Ｃは、図６のモールディング装置を利用して図２の封止材モールディング過程の一例を説明するための断面図である。
具体的に、図７Ａないし図７Ｃは、図２の封止材モールディングにおいて注入モールディング方法を採用した場合を説明するための図面である。図７Ａないし図７Ｃで、図２ないし図６と同じ参照番号は同じ部材を示す。
図７Ａに示されたように上部金型及び下部金型の両側にはそれぞれテープローラ１２３が設置される。前記テープローラ１２３を通じて上下部金型と導電性バンプ１３が形成されたウェーハ間に離型フィルム１２５が位置し、後で上下部金型とウェーハ間を容易に離隔できる。図７Ａに示されたようにポンプセット１０５ｂを利用して真空ホール１２６を通じて空気を吸入することによって離型フィルム２５を上部金型１０７及び下部金型１０１に密着させる。次いで、前記導電性バンプ１３が形成されたウェーハ１１が上部金型１０７及び下部金型１０１間にローディングされる。
次に、図７Ｂに示されたように前記上部金型１０７及び下部金型１０１内に注入ニードル１１７を通じて封止材１５、例えば液状樹脂を注入する。次いで、封止材１５が注入されたまま上部金型１０７及び下部金型１０１をキュアリングする。すなわち、上部金型１０７及び下部金型１０１間に注入された封止材１５がキュアリングされる。
次に、図７Ｃに示されたように下部金型と上部金型とを離隔させた後、離型フィルム１２５を利用して上部金型１０７と下部金型１０１とからウェーハ１１を脱型させる。次いで、前記封止材１５がモールディングされたウェーハ１１を後熱処理してモールディング工程を完了する。
図８Ａないし図８Ｃは、図６のモールディング装置を利用して図２の封止材モールディング過程の他の例を説明するための断面図である。
具体的に、図８Ａないし図８Ｃは、図２の封止材モールディングにおいて圧縮モールディング方法を採用した場合を説明するための図面である。図８Ａないし図８Ｃで、図２ないし図６と同じ参照番号は同じ部材を示す。図８Ａに示されたように上部金型１０７及び下部金型の両側にはそれぞれテープローラ１２３が設置される。前記テープローラ１２３を通じて上下部金型と導電性バンプ１３が形成されたウェーハ間に離型フィルム１２５が位置し、後で上下部金型１０７、１０１とウェーハ１１間を容易に離隔できる。
図８Ａに示されたようにポンプセット１０５ｂを利用して真空ホール１２６を通じて空気を吸入することによって離型フィルム２５を上部金型１０７及び下部金型１０１に密着させる。次いで、前記上部金型１０７及び下部金型１０１に密着された離型フィルム１２５上に封止シート１２７を位置させる。前記封止シート１２７はポリイミド、エポキシ系及びシリコン系物質を利用する。次いで、導電性バンプ１３が形成されたウェーハ１１を封止シート１２７上の上部金型１０７及び下部金型１０１間にローディングさせる。
次に、図８Ｂに示されたように前記上部金型１０７及び下部金型１０１を密着させて前記封止シート１２７を前記ウェーハ１１の上面及び下面に熱圧着させた後、キュアリングを実施する。前記封止シート１２７は後続工程で封止材（図８ｃの１５）となる。
次に、図８Ｃに示されたように下部金型と上部金型とを離隔させた後、離型フィルム１２５を利用して上部金型１０７と下部金型１０１とからウェーハ１１を脱型させる。このようになれば、前記ウェーハ１１の上面及び下面上に封止材（図８ｃの１５）が形成される。次いで、前記封止材１５がモールディングされたウェーハ１１を後熱処理してモールディング工程を完了する。
本発明は、半導体パッケージ製造に利用されうる。特に、本発明は半導体パッケージのうちウェーハレベルチップサイズパッケージの製造に利用されうる。さらに、本発明は前記半導体パッケージを製造するのに使用されるモルディング装置に利用されうる。
本発明によるウェーハレベルチップサイズパッケージの製造方法を説明するための断面図で、最初の工程を示すものである。 図１の次の工程を示すものである。 図２の次の工程を示すものである。 図３の次の工程を示すものである。 図４の次の工程を示すものである。 本発明のウェーハレベルチップサイズパッケージの製造方法に使われたモールディング装置を説明するための概略図である。 図６のモールディング装置を利用して図２の封止材モールディング過程の一例を説明するための断面図である。 図６のモールディング装置を利用して図２の封止材モールディング過程の一例を説明するための断面図である。 図６のモールディング装置を利用して図２の封止材モールディング過程の一例を説明するための断面図である。 図６のモールディング装置を利用して図２の封止材モールディング過程の他の例を説明するための断面図である。 図６のモールディング装置を利用して図２の封止材モールディング過程の他の例を説明するための断面図である。 図６のモールディング装置を利用して図２の封止材モールディング過程の他の例を説明するための断面図である。
符号の説明
１１ ウェーハ
１３ 導電性バンプ
１５ 封止材

Claims (12)

  1. 上面に導電性バンプが形成され、多数の半導体チップを含むウェーハを準備する段階と、
    前記ウェーハの下面及び前記導電性バンプが形成されたウェーハの上面を一回に封止材でモールディングする段階と、
    前記ウェーハの上面に形成された封止材をグラインドして前記導電性バンプの上端部を露出させる段階と、
    前記露出された導電性バンプに端子を形成する段階と、
    前記半導体チップが多数形成されたウェーハで一個ずつ半導体チップをダイシングする段階と、を含んでなることを特徴とするウェーハレベルチップサイズパッケージの製造方法。
  2. 前記上面に導電性バンプが形成され、多数の半導体チップを含むウェーハは、入出力パッドが形成された半導体チップが多数形成されたウェーハを用意した後、前記各半導体チップの入出力パッドに導電性バンプを形成して備えることを特徴とする請求項１に記載のウェーハレベルチップサイズパッケージの製造方法。
  3. 前記封止材モールディングは注入モールディング方法または圧縮モールディング方法を利用して行うことを特徴とする請求項１に記載のウェーハレベルチップサイズパッケージの製造方法。
  4. 前記注入モールディング方法による封止材モールディングは離型フィルムをモールディング装置の上部金型及び下部金型にそれぞれ密着させる段階と、前記導電性バンプが形成されたウェーハを前記上部金型及び下部金型間にローディングする段階と、前記上部金型及び下部金型内に封止材を注入する段階と、前記封止材が注入されたまま上部金型及び下部金型をキュアリングする段階と、前記離型フィルムを利用して前記上部金型と下部金型とからウェーハを脱型させる段階と、を含んでなることを特徴とする請求項３に記載のウェーハレベルチップサイズパッケージの製造方法。
  5. 前記ウェーハを脱型させた後で前記封止材がモールディングされたウェーハを後熱処理する段階をさらに含むことを特徴とする請求項４に記載のウェーハレベルチップサイズパッケージの製造方法。
  6. 前記封止材は液状封止材または固状封止材であることを特徴とする請求項４に記載のウェーハレベルチップサイズパッケージの製造方法。
  7. 前記圧縮モールディング方法による封止材モールディングは、離型フィルムをモールディング装置の上部金型及び下部金型にそれぞれ密着させる段階と、前記上部金型及び下部金型に密着された離型フィルム上に封止シートを位置させる段階と、前記導電性バンプが形成されたウェーハを前記封止シート上の上部金型及び下部金型間にローディングする段階と、前記上部金型及び下部金型を密着させて前記封止シートを前記ウェーハの上面及び下面に熱圧着させた後、キュアリングする段階と、前記離型フィルムを利用して前記上部金型と下部金型とからウェーハを脱型させる段階と、を含んでなることを特徴とする請求項３に記載のウェーハレベルチップサイズパッケージの製造方法。
  8. 前記封止シートはポリイミド、エポキシ系及びシリコン系、またはこれらの混合系物質であることを特徴とする請求項７に記載のウェーハレベルチップサイズパッケージの製造方法。
  9. 下部金型が位置する下部金型支持部と、
    前記下部金型下部に位置して前記下部金型及び下部金型支持部を上に移動させうる金型駆動調節部と、
    前記下部金型支持部に位置した下部金型に対向して位置した上部金型を支持する上部金型支持部と、
    前記上部金型及び下部金型間に封止材が注入できる封止材注入部と、
    前記下部金型の温度が調節できる温度調節部と、を含んでなることを特徴とするウェーハレベルチップサイズパッケージ製造用モールディング装置。
  10. 前記金型駆動調節部は前記下部金型を支えれる支持台と、前記下部金型及び下部金型支持部を上に移動させうる油圧ポンプと、を含んでなることを特徴とする請求項９に記載のウェーハレベルチップサイズパッケージ製造用モールディング装置。
  11. 前記封止材注入部は封止材の注入速度及び量が調節できる封止材注入調節器と、前記封止材注入調節器に連結されたエアーチューブと、前記エアーチューブに連結された封止材ソース部と、前記封止材ソース部に連結されて前記上部金型及び下部金型を通じて封止材が注入できる注入ニードルと、を含んでなることを特徴とする請求項９に記載のウェーハレベルチップサイズパッケージ製造用モールディング装置。
  12. 前記温度調節部は前記下部金型の熱が調節できる熱調節器と、前記熱調節器と前記下部金型とを連結させるヒートパイプと、を含んでなることを特徴とする請求項９に記載のウェーハレベルチップサイズパッケージ用モールディング装置。


JP2004236056A 2003-08-28 2004-08-13 ウェーハレベルチップサイズパッケージの製造方法及びそれに使われるモールディング装置 Pending JP2005079577A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030059832A KR100546372B1 (ko) 2003-08-28 2003-08-28 웨이퍼 레벨 칩 사이즈 패키지의 제조방법

Publications (1)

Publication Number Publication Date
JP2005079577A true JP2005079577A (ja) 2005-03-24

Family

ID=34214727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004236056A Pending JP2005079577A (ja) 2003-08-28 2004-08-13 ウェーハレベルチップサイズパッケージの製造方法及びそれに使われるモールディング装置

Country Status (3)

Country Link
US (2) US7371618B2 (ja)
JP (1) JP2005079577A (ja)
KR (1) KR100546372B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100878409B1 (ko) * 2007-07-18 2009-01-13 삼성전기주식회사 웨이퍼 레벨 디바이스 패키지 및 그 패키징 방법
KR20170114939A (ko) * 2016-04-06 2017-10-16 가부시기가이샤 디스코 패키지 웨이퍼의 제조 방법

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1603170B1 (en) * 2003-03-10 2018-08-01 Toyoda Gosei Co., Ltd. Method for manufacturing a solid-state optical element device
US7338842B2 (en) * 2005-07-22 2008-03-04 National Starch And Chemical Investment Holding Corporation Process for exposing solder bumps on an underfill coated semiconductor
KR100803679B1 (ko) * 2006-11-15 2008-02-20 삼성전자주식회사 몰딩 구조물 제조 방법 및 기판 몰딩 방법 및 장치
KR100849181B1 (ko) * 2007-04-12 2008-07-30 삼성전자주식회사 반도체 패키지, 이의 제조방법, 및 이를 제조하기 위한반도체 패키지 몰딩장치 및 몰딩방법
KR20090030540A (ko) * 2007-09-20 2009-03-25 삼성전자주식회사 반도체 패키지, 이를 제조하기 위한 반도체 패키지의제조장치와 반도체 패키지의 제조방법, 그리고 반도체패키지를 구비한 전자 기기
US7851266B2 (en) * 2008-11-26 2010-12-14 Micron Technologies, Inc. Microelectronic device wafers including an in-situ molded adhesive, molds for in-situ molding adhesives on microelectronic device wafers, and methods of molding adhesives on microelectronic device wafers
US8633581B2 (en) * 2009-03-13 2014-01-21 Infineon Technologies Ag Semiconductor device
US7972904B2 (en) * 2009-04-14 2011-07-05 Powertech Technology Inc. Wafer level packaging method
US8263435B2 (en) 2010-10-28 2012-09-11 Stats Chippac, Ltd. Semiconductor device and method of stacking semiconductor die in mold laser package interconnected by bumps and conductive vias
KR101724084B1 (ko) * 2011-03-03 2017-04-07 삼성전자 주식회사 반도체 소자의 제조방법
US8524538B2 (en) 2011-12-15 2013-09-03 Stats Chippac Ltd. Integrated circuit packaging system with film assistance mold and method of manufacture thereof
US20130337614A1 (en) * 2012-06-14 2013-12-19 Infineon Technologies Ag Methods for manufacturing a chip package, a method for manufacturing a wafer level package, and a compression apparatus
KR101867489B1 (ko) 2012-06-20 2018-06-14 삼성전자주식회사 웨이퍼 레벨 패키지 형성방법
JP6398399B2 (ja) * 2013-09-06 2018-10-03 富士電機株式会社 半導体装置およびその製造方法
TWI575779B (zh) * 2014-03-31 2017-03-21 精材科技股份有限公司 晶片封裝體及其製造方法
CN104766843B (zh) * 2015-04-24 2017-10-10 南京晟芯半导体有限公司 一种可用smt工艺贴装的高功率半导体封装结构
WO2016182996A1 (en) 2015-05-11 2016-11-17 Laird Technologies, Inc. Board level shields with adjustable covers
KR101670217B1 (ko) * 2015-06-03 2016-10-28 앰코 테크놀로지 코리아 주식회사 웨이퍼 레벨 반도체 패키지 및 이의 제조 방법
US20200258750A1 (en) * 2017-08-17 2020-08-13 Semiconductor Components Industries, Llc Die support structures and related methods
DK3388143T3 (da) * 2017-04-10 2020-01-02 Gemue Gebr Mueller Appbau Gmbh & Co Kg Fremgangsmåde til fremstilling af en elastomer-membran
US20210035807A1 (en) * 2017-08-17 2021-02-04 Semiconductor Components Industries, Llc Semiconductor package stress balance structures and related methods
CN111970906B (zh) * 2020-08-24 2022-03-15 浙江集迈科微电子有限公司 相控阵雷达散热装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05278060A (ja) * 1992-04-06 1993-10-26 Fujitsu Miyagi Electron:Kk 樹脂封止装置
JPH0864725A (ja) * 1994-08-18 1996-03-08 Sony Corp 樹脂封止型半導体装置およびその製造方法
JPH11129290A (ja) * 1997-10-31 1999-05-18 Matsushita Electric Works Ltd 成形用金型装置
JP2000299335A (ja) * 1998-07-10 2000-10-24 Apic Yamada Corp 半導体装置の製造方法および樹脂封止装置
JP2001007131A (ja) * 1999-06-25 2001-01-12 Fujitsu Ltd 半導体装置の製造方法および半導体装置製造用金型
JP2003197655A (ja) * 1996-07-12 2003-07-11 Fujitsu Ltd 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置及びその実装方法
JP2003231145A (ja) * 2001-12-04 2003-08-19 Sainekkusu:Kk 樹脂封止装置及びその方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4248818A (en) * 1978-12-28 1981-02-03 Kathleen Elizabeth Process for making a record
US4755124A (en) * 1985-02-13 1988-07-05 Mitsubishi Denki Kabushiki Kaisha Plastic molding device for a semiconductor element
JP2504607B2 (ja) * 1990-06-14 1996-06-05 株式会社東芝 半導体製造装置及び製造方法
US5358211A (en) * 1993-04-13 1994-10-25 Aeroquip Corporation Tooling and method of making
JP2994171B2 (ja) * 1993-05-11 1999-12-27 株式会社東芝 半導体装置の製造方法および封止用部材の製造方法
US5641997A (en) * 1993-09-14 1997-06-24 Kabushiki Kaisha Toshiba Plastic-encapsulated semiconductor device
JP3199963B2 (ja) * 1994-10-06 2001-08-20 株式会社東芝 半導体装置の製造方法
EP0730937B1 (en) * 1994-11-21 1998-02-18 Apic Yamada Corporation A resin molding machine with release film
US5846477A (en) * 1994-12-08 1998-12-08 Nitto Denko Corporation Production method for encapsulating a semiconductor device
JPH09219421A (ja) 1996-02-14 1997-08-19 Hitachi Ltd 半導体電子部品の製造方法およびウエハ
KR100357278B1 (ko) * 1996-07-12 2002-10-19 후지쯔 가부시끼가이샤 반도체 장치
US6881611B1 (en) * 1996-07-12 2005-04-19 Fujitsu Limited Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
US6048483A (en) * 1996-07-23 2000-04-11 Apic Yamada Corporation Resin sealing method for chip-size packages
JP3490606B2 (ja) * 1998-03-20 2004-01-26 富士通株式会社 半導体装置製造用金型
TW421833B (en) * 1998-07-10 2001-02-11 Apic Yamada Corp Method of manufacturing semiconductor devices and resin molding machine
US6469399B2 (en) * 1999-02-08 2002-10-22 Advanced Semiconductor Engineering, Inc. Semiconductor package
SG92685A1 (en) * 1999-03-10 2002-11-19 Towa Corp Method of coating semiconductor wafer with resin and mold used therefor
US6181569B1 (en) * 1999-06-07 2001-01-30 Kishore K. Chakravorty Low cost chip size package and method of fabricating the same
JP2001168117A (ja) * 1999-12-06 2001-06-22 Idemitsu Petrochem Co Ltd 半導体素子の封止用離型フィルム及びそれを用いる半導体素子の封止方法
JP3494100B2 (ja) * 2000-01-11 2004-02-03 富士通株式会社 半導体装置及びその実装方法
US6326235B1 (en) * 2000-05-05 2001-12-04 Amkor Technology, Inc. Long wire IC package fabrication method
US6717245B1 (en) * 2000-06-02 2004-04-06 Micron Technology, Inc. Chip scale packages performed by wafer level processing
TW469609B (en) 2000-10-11 2001-12-21 Ultratera Corp Chipless package semiconductor device and its manufacturing method
US6506681B2 (en) * 2000-12-06 2003-01-14 Micron Technology, Inc. Thin flip—chip method
KR20020076838A (ko) 2001-03-30 2002-10-11 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05278060A (ja) * 1992-04-06 1993-10-26 Fujitsu Miyagi Electron:Kk 樹脂封止装置
JPH0864725A (ja) * 1994-08-18 1996-03-08 Sony Corp 樹脂封止型半導体装置およびその製造方法
JP2003197655A (ja) * 1996-07-12 2003-07-11 Fujitsu Ltd 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置及びその実装方法
JPH11129290A (ja) * 1997-10-31 1999-05-18 Matsushita Electric Works Ltd 成形用金型装置
JP2000299335A (ja) * 1998-07-10 2000-10-24 Apic Yamada Corp 半導体装置の製造方法および樹脂封止装置
JP2001007131A (ja) * 1999-06-25 2001-01-12 Fujitsu Ltd 半導体装置の製造方法および半導体装置製造用金型
JP2003231145A (ja) * 2001-12-04 2003-08-19 Sainekkusu:Kk 樹脂封止装置及びその方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100878409B1 (ko) * 2007-07-18 2009-01-13 삼성전기주식회사 웨이퍼 레벨 디바이스 패키지 및 그 패키징 방법
KR20170114939A (ko) * 2016-04-06 2017-10-16 가부시기가이샤 디스코 패키지 웨이퍼의 제조 방법
KR102253564B1 (ko) 2016-04-06 2021-05-17 가부시기가이샤 디스코 패키지 웨이퍼의 제조 방법

Also Published As

Publication number Publication date
KR20050023536A (ko) 2005-03-10
US7371618B2 (en) 2008-05-13
US20050048693A1 (en) 2005-03-03
KR100546372B1 (ko) 2006-01-26
US20080187613A1 (en) 2008-08-07

Similar Documents

Publication Publication Date Title
JP2005079577A (ja) ウェーハレベルチップサイズパッケージの製造方法及びそれに使われるモールディング装置
JP3878430B2 (ja) 半導体装置
TWI420640B (zh) 半導體封裝裝置、半導體封裝結構及其製法
US8431437B2 (en) Packaging method involving rearrangement of dice
US9754924B2 (en) Fan-out pop stacking process
US7820487B2 (en) Manufacturing method of semiconductor device
US8828848B2 (en) Die structure and method of fabrication thereof
US7459339B2 (en) Flip-chip semiconductor device manufacturing method
JP4595265B2 (ja) 半導体装置の製造方法
CN105762084B (zh) 倒装芯片的封装方法及封装装置
US20070155049A1 (en) Method for Manufacturing Chip Package Structures
KR20080077934A (ko) 축소된 구조를 갖는 멀티칩 패키지 및 그 형성 방법
JPWO2008038345A6 (ja) 半導体装置の製造方法
JP2002033411A (ja) ヒートスプレッダ付き半導体装置及びその製造方法
JP2001223229A (ja) 樹脂モールド方法、モールド成形用金型及び配線基材
US8652939B2 (en) Method and apparatus for die assembly
JP2001338932A (ja) 半導体装置及び半導体装置の製造方法
JP2001274182A (ja) 電子部品の製造方法
JP2008113045A (ja) 半導体装置の製造方法
JP2010135501A (ja) 半導体装置の製造方法
US9076802B1 (en) Dual-sided film-assist molding process
US8951834B1 (en) Methods of forming solder balls in semiconductor packages
JP2011054653A (ja) 半導体装置の製造方法
JP2007134489A (ja) 半導体装置の製造方法及び半導体装置
JP2007142128A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070727

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101130