KR20050023536A - 웨이퍼 레벨 칩 사이즈 패키지의 제조방법 및 이에사용되는 몰딩 장치 - Google Patents

웨이퍼 레벨 칩 사이즈 패키지의 제조방법 및 이에사용되는 몰딩 장치 Download PDF

Info

Publication number
KR20050023536A
KR20050023536A KR1020030059832A KR20030059832A KR20050023536A KR 20050023536 A KR20050023536 A KR 20050023536A KR 1020030059832 A KR1020030059832 A KR 1020030059832A KR 20030059832 A KR20030059832 A KR 20030059832A KR 20050023536 A KR20050023536 A KR 20050023536A
Authority
KR
South Korea
Prior art keywords
wafer
lower mold
encapsulant
mold
molding
Prior art date
Application number
KR1020030059832A
Other languages
English (en)
Other versions
KR100546372B1 (ko
Inventor
윤태성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030059832A priority Critical patent/KR100546372B1/ko
Priority to US10/842,523 priority patent/US7371618B2/en
Priority to JP2004236056A priority patent/JP2005079577A/ja
Publication of KR20050023536A publication Critical patent/KR20050023536A/ko
Application granted granted Critical
Publication of KR100546372B1 publication Critical patent/KR100546372B1/ko
Priority to US12/078,638 priority patent/US20080187613A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/32—Component parts, details or accessories; Auxiliary operations
    • B29C43/36—Moulds for making articles of definite length, i.e. discrete articles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/32—Component parts, details or accessories; Auxiliary operations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 웨이퍼 레벨 칩 사이즈 패키지의 제조방법 및 이에 이용되는 몰딩 장치를 제공한다.본 발명은 주입 몰딩 방법 및 압축 몰딩 방법을 이용할 수 있는 몰딩 장치를 이용하여 웨이퍼의 하면 및 도전성 펌프가 형성된 웨이퍼의 상면을 한번에 봉지재로 몰딩한다. 이렇게 본 발명은 웨이퍼 상하면을 동일한 봉지재로 한번에 몰딩하므로 얇고 넓은 웨이퍼의 워페이지도 방지할 수 있고, 웨이퍼를 핸들링할때 기계적 손상을 방지하여 반도체 칩에 크랙이 발생하는 것을 방지할 수 있다.

Description

웨이퍼 레벨 칩 사이즈 패키지의 제조방법 및 이에 사용되는 몰딩 장치{Method for fabricating wafer level chip size package and molding apparatus used therein}
본 발명은 반도체 패키지의 제조방법 및 이에 사용되는 몰드 장치에 관한 것으로, 보다 상세하게는 웨이퍼 레벨 칩 사이즈 패키지(WLCSP, Wafer Level Chip Size Package)의 제조방법 및 이에 사용되는 몰딩 장치에 관한 것이다.
전자기기의 소형화 및 고성능화와 패키지의 경박단소화 추세에 맞추어 웨이퍼 레벨 칩 사이즈 패키지가 주목 받고 있다. 즉, 상기 웨이퍼 레벨 칩 사이즈 패키지는 반도체칩의 크기와 동일한 패키지를 제공할 수 있기 때문에 상술한 목적에 부합되는 패키지이다. 상기 웨이퍼 레벨 칩 사이즈 패키지는 웨이퍼 상태인 채로 재배선 공정, 봉지 공정 등을 수행한 후 마지막에 다이싱 공정에 의해 반도체 칩을 갖는 개개의 패키지를 분할하여 제조한다.
웨이퍼 레벨 칩 사이즈 패키지는 얇은 웨이퍼(Thin Wafer)를 적용할 때 웨이퍼가 휘어지는 웨이퍼 워페이지(Wafer Warpage)가 발생한다. 상기 웨이퍼 워페이지는 웨이퍼 반경이 클수록 더욱 심해지게 된다. 또한, 상기 웨이퍼 레벨 칩 사이즈 패키지를 제조할 때 칩 사이즈가 크면 칩 워페이지가 발생한다. 이렇게 웨이퍼 워페이지 및 칩 워페이지가 발생하면 패키지 품질 및 신뢰성에 나쁜 영향을 준다.
특히, 종래의 웨이퍼 레벨 칩 사이즈 패키지는 웨이퍼의 전면에만 봉지재가 몰딩되어 있어 웨이퍼 워페이지가 더더욱 많이 발생한다. 이렇게 웨이퍼의 상면에만 봉지재가 몰딩되어 있으면 웨이퍼 다이싱 공정에서 반도체 칩의 에지가 깨지는 문제점이 있다.
더하여, 종래의 웨이퍼 레벨 칩 사이즈 패키지는 웨이퍼의 상면에만 봉지재가 몰딩되어 있어 웨이퍼 레벨 테스트, 보드 실장 공정과, 및 패키지 테스트 공정에서 핸들링할 때 기계적 손상에 의해 반도체 칩에 크랙이 발생하는 문제점이 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 웨이퍼 워페이지를 방지하고 반도체 칩에 크랙이 발생하는 문제점을 해결할 수 있는 웨이퍼 레벨 칩 사이즈 패키지의 제조방법을 제공하는 데 있다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제를 상기 웨이퍼 레벨 칩 사이즈 패키지의 제조방법에 이용되는 몰딩 장치를 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 상면에 도전성 범프가 형성되고 다수의 반도체 칩를 포함하는 웨이퍼를 준비하는 것을 포함한다. 상기 웨이퍼의 하면 및 상기 도전성 펌프가 형성된 웨이퍼의 상면을 한번에 봉지재로 몰딩한다. 상기 웨이퍼의 상면에 형성된 봉지재를 그라인딩하여 상기 도전성 범프의 상단을 노출시킨다. 상기 노출된 도전성 범프에 단자를 형성한다. 상기 반도체 칩이 다수 형성된 웨이퍼에서 낱개로 반도체 칩을 다이싱한다.
상기 상면에 도전성 펌프가 형성되고 다수의 반도체 칩을 포함하는 웨이퍼는, 입출력 패드가 형성된 반도체 칩이 다수 형성된 웨이퍼를 준비한 후 상기 각 반도체칩의 입출력 패드에 도전성 범프를 형성하여 마련할 수 있다.
상기 봉지재 몰딩은 주입 몰딩 방법 또는 압축 몰딩 방법을 이용하여 수행할 수 있다.
상기 주입 몰딩 방법에 의한 봉지재 몰딩은 이형 필름을 몰딩 장치의 상부 금형 및 하부 금형에 각각 밀착시키는 단계와, 상기 도전성 범프가 형성된 웨이퍼를 상기 상부 금형 및 하부 금형 사이에 로딩하는 단계와, 상기 상부 금형 및 하부 금형 내로 봉지재를 주입하는 단계와, 상기 봉지재가 주입된 채로 상부 금형 및 하부 금형을 큐어링하는 단계와, 상기 이형 필름을 이용하여 상기 상부 금형과 하부 금형에서 웨이퍼를 탈형시키는 단계를 포함하여 이루어질 수 있다. 상기 웨이퍼를 탈형시킨 후 상기 봉지재가 몰딩된 웨이퍼를 후열처리하는 단계를 더 포함할 수 있다. 상기 봉지재는 액상 봉지재 또는 고상 봉지재를 이용할 수 있다.
상기 압축 몰딩 방법에 의한 봉지재 몰딩은 이형 필름을 몰딩 장치의 상부 금형 및 하부 금형에 각각 밀착시키는 단계와, 상기 상부 금형 및 하부 금형에 밀착된 이형 필름 상에 봉지 쉬트를 위치시키는 단계와, 상기 도전성 범프가 형성된 웨이퍼를 상기 봉지 쉬트 상의 상부 금형 및 하부 금형 사이에 로딩하는 단계와, 상기 상부 금형 및 하부 금형을 밀착시켜 상기 봉지 쉬트를 상기 웨이퍼의 상면 및 하면에 열압착시킨 후 큐어링하는 단계와, 상기 이형 필름을 이용하여 상기 상부 금형과 하부 금형에서 웨이퍼를 탈형시키는 단계를 포함하여 이루어질 수 있다. 상기 봉지 쉬트는 폴리이미드, 에폭시계 및 실리콘계, 또는 이들의 혼합계 물질을 이용할 수 있다.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명의 웨이퍼 레벨 칩 사이즈 패키지 제조용 몰딩 장치는 하부 금형이 위치하는 하부 금형 지지부와, 상기 하부 금형 하부에 위치하여 상기 하부 금형 및 하부 금형 지지부를 위로 이동시킬 수 있는 금형 구동 조절부와, 상기 하부 금형 지지부에 위치한 하부 금형에 대향하여 위치한 상부 금형을 지지하는 상부 금형 지지부와, 상기 상부 금형 및 하부 금형 사이에 봉지재를 주입할 수 있는 봉지재 주입부와, 상기 하부 금형의 온도를 조절할 수 있는 온도 조절부를 포함하여 이루어질 수 있다.
상기 금형 구동 조절부는 상기 하부 금형을 받쳐주는 지지대와, 상기 하부 금형 및 하부 금형 지지부를 위로 이동시킬 수 있는 유압 펌프를 포함하여 이루어질 수 있다.
상기 봉지재 주입부는 봉지재의 주입 속도 및 양을 조절할 수 있는 봉지재 주입 조절기와, 상기 봉지재 주입 조절기에 연결된 에어 튜브와, 상기 에어 튜브에 연결된 봉지재 소스부와, 상기 봉지재 소스부에 연결되어 상기 상부 금형 및 하부 금형을 통하여 봉지재를 주입할 수 있는 주입 니들을 포함하여 이루어질 수 있다.
상기 온도 조절부는 상기 하부 금형의 열을 조절할 수 있는 열 조절기와, 상기 열 조절기와 상기 하부 금형을 연결시켜 주는 히트 파이프를 포함하여 이루어질 수 있다.
이상과 같이 본 발명은 웨이퍼 상하면을 동일한 봉지재로 한번에 몰딩하므로 얇고 넓은 웨이퍼의 워페이지도 방지할 수 있고, 웨이퍼를 핸들링할때 기계적 손상을 방지하여 반도체 칩에 크랙이 발생하는 것을 방지할 수 있다.
이하, 첨부도면을 참조하여 본 발명의 실시예를 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 도면에서 막 또는 영역들의 크기 또는 두께는 명세서의 명확성을 위하여 과장되어진 것이다.
도 1 내지 도 5는 본 발명에 의한 웨이퍼 레벨 칩 사이즈 패키지의 제조방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 상면에 도전성 범프(13)가 형성되고 다수의 반도체 칩(미도시)를 포함하는 웨이퍼를 준비한다. 다시 말해, 입출력 패드(미도시)가 형성된 반도체칩이 다수 형성된 웨이퍼(11)를 준비한 후 상기 각 반도체칩의 입출력 패드에 도전성 범프(13)를 형성한 웨이퍼를 준비한다. 즉, 상기 도전성 범프(13)는 개개 반도체 칩의 입출력 패드에 연결된다. 상기 도전성 범프(13)의 높이는 100㎛ 정도로 형성한다.
도 2를 참조하면, 상기 웨이퍼(11)의 하면 및 상기 도전성 범프(13)가 형성된 웨이퍼(11)의 상면을 한번에 봉지재로 몰딩한다. 다시 말해, 상기 웨이퍼(11)의 하면과 상기 도전성 펌프(13)가 형성된 웨이퍼(11)의 상면을 따로 따로 봉지재(15)로 몰딩하는 것이 아니라, 일괄 공정으로 상기 웨이퍼(11)의 하면 및 상기 도전성 범프(13)가 형성된 웨이퍼(11)의 상면을 한번에 봉지재로 몰딩한다.
이렇게 본 발명은 웨이퍼 상하면을 동일한 봉지재로 한번에 몰딩하므로 얇고 넓은(Thin and Large) 웨이퍼에도 적용할 수 있다. 특히, 본 발명은 웨이퍼의 양면에 동일한 봉지재로 한번에 몰딩하므로 웨이퍼 양면에 동등한 수축율 및 스트레스가 인가되므로 얇고 넓은 웨이퍼의 워페이지도 방지할 수 있다.
더하여, 본 발명은 웨이퍼 상하면을 봉지재로 몰딩하므로 웨이퍼 레벨 테스트, 보드 실장 공정과, 및 패키지 테스트 공정에서 핸들링할 때 기계적 손상을 방지하여 반도체 칩에 크랙이 발생하는 종래의 문제점을 해결할 수 있다. 상기 웨이퍼(11)의 하면 및 상기 도전성 범프(13)가 형성된 웨이퍼(11)의 상면을 한번에 봉지재로 몰딩하는 공정은 주입 몰딩 방법(injection molding method) 또는 압축 몰딩 방법(compression molding method)을 이용하여 수행한다. 상기 주입 몰딩 방법 및 압축 몰딩 방법에서 관하여는 후에 자세하게 설명한다.
도 3을 참조하면, 상기 웨이퍼(11)의 상면에 형성된 봉지재(15)를 그라인딩하여 상기 도전성 범프(13)의 상단을 노출시킨다. 이어서, 상기 웨이퍼의 상면에서 노출된 도전성 범프 상에 단자(17)을 형성한다. 상기 단자는 상기 도전성 범프 상에 솔더 볼을 형성한 후 리플로우하여 형성한다.
도 4 및 도 5를 참조하면, 상기 단자 형성 공정이 완료된 후 상기 반도체 칩의 전기 특성 테스트를 실시한다. 이어서, 상기 반도체 칩이 다수 형성된 웨이퍼(11)에서 낱개로 반도체 칩을 다이싱하여 개별 패키지(도 5의 25)를 완성한다. 즉, 상기 단자가 형성된 웨이퍼(11)를, 웨이퍼 프레임(19)이 지지하고 있는 접착 테이프(21) 상에 부착한 후, 절단 라인(23)에 따라 다이싱하여 개개의 반도체 칩을 포함하는 개별 패키지(도 5의 25)를 완성한다. 상기 개별 패키지(도 5의 25)는 보드에 실장하여 사용하게 된다.
도 6은 본 발명의 웨이퍼 레벨 칩 사이즈 패키지의 제조방법에 사용된 몰딩 장치를 설명하기 위한 개략도이다.
구체적으로, 도 6의 몰딩 장치는 도 2에서 설명한 주입 몰딩 방법 및 압축 몰딩 방법에 모두 이용되는 몰딩 장치이다. 상기 주입 몰딩 방법을 이용하면 봉지재는 액상 봉지재 또는 고상 봉지재를 사용할 수 있고, 압축 몰딩 방법을 이용하여 봉지재는 봉지재 쉬트를 이용할 수 있다.
상기 몰딩 장치는 하부 금형(101)이 위치하는 하부 금형 지지부(103)와, 상기 하부 금형(101) 하부에 위치하여 상기 하부 금형(101) 및 하부 금형 지지부(103)를 위로 이동시킬 수 있는 금형 구동 조절부(105)를 포함한다. 상기 금형 구동 조절부는 상기 하부 금형을 받쳐주는 지지대(105a)와, 상기 하부 금형(101) 및 하부 금형 지지부(103)를 위로 이동시킬 수 있는 펌프 세트(105b)를 포함한다. 상기 펌프 세트(105b)는 상기 하부 금형(101) 및 상부 금형(107) 사이에 이형 필름(releasing film)을 부착할 때에도 사용된다.
상기 몰딩 장치는 상기 하부 금형 지지부(103)에 위치한 하부 금형(101)에 대향하여 위치한 상부 금형(107)을 지지하는 상부 금형 지지부(109)를 포함하고, 상기 상부 금형(107) 및 하부 금형(101) 사이에는 봉지재를 주입할 수 있는 봉지재 주입부(111, 113, 115, 117)가 연결된다.
상기 봉지재 주입부는 봉지재의 주입 속도 및 양을 조절할 수 있는 봉지재 주입 조절기(111)와, 상기 봉지재 주입 조절기(111)에 연결된 에어 튜브(113)와, 상기 에어 튜브(113)에 연결된 봉지재 소스부(115)와, 상기 봉지재 소스부(115)에 연결되어 상기 상부 금형(107)에 통하여 상기 상부 금형(107) 및 하부 금형(101) 사이에 봉지재를 주입할 수 있는 주입 니들(117)을 포함한다. 상기 봉지재 소스부(115)에는 액상 봉지재를 이용할 수 있으며, 고상 봉지재, 예컨대 고상 EMC를 이용할 경우에는 상기 봉지재 소스부(115)에 히팅 장치(미도시)를 구비한다.
도 6에서는 주입 니들(117)이 도면 도시 편의상 상부 금형(107)만을 통하여 연결되는 것으로 도시되어 있으나, 주입 니들(117)은 상기 상부 금형(107)뿐만 아니라 하부 금형(101)에도 설치된다. 이에 따라, 봉지재는 상부 금형(107) 및 하부 금형(101)을 통하여 상기 상부 금형(107) 및 하부 금형(101) 사이에 주입된다.
더하여, 본 발명은 몰딩 장치는 상기 하부 금형(101)의 온도를 조절할 수 있는 온도 조절부(119, 121)가 포함된다. 상기 온도 조절부(119, 121)는 상기 하부 금형의 열을 조절할 수 있는 열 조절기(119)와, 상기 열 조절기(119)와 상기 하부 금형(101)을 연결시켜 주는 히트 파이프(121)를 포함한다.
도 7a 내지 도 7c는 도 6의 몰딩 장치를 이용하여 도 2의 봉지재 몰딩하는 과정의 일 예를 설명하기 위한 단면도들이다.
구체적으로, 도 7a 내지 도 7c는 도 2의 봉지재 몰딩을 주입 몰딩 방법을 채용한 경우를 설명하기 위한 도면들이다. 도 7a 내지 도 7c에서, 도 2 내지 도 6과 동일한 참조번호는 동일한 부재를 나타낸다.
도 7a에 도시된 바와 같이 상부 금형 및 하부 금형의 양측에는 각각 테이프 롤러(123)가 설치된다. 상기 테이프 롤러(123)를 통하여 상하부 금형과 도전성 범프(13)가 형성된 웨이퍼 사이에 이형 필름(125)이 위치하여 후에 상하부 금형과 웨이퍼간을 떨어 뜨릴때 용이하게 할 수 있다. 도 7a에 도시한 바와 같이 펌프 세트(105b)를 이용하여 진공홀(126)을 통해 공기를 흡입함으로써 이형 필름(25)을 상부 금형(107) 및 하부 금형(101)에 밀착시킨다. 이어서, 상기 도전성 범프(13)가 형성된 웨이퍼(11)가 상부 금형(107) 및 하부 금형(101) 사이에 로딩된다.
다음에, 도 7b에 도시한 바와 같이 상기 상부 금형(107) 및 하부 금형(101) 내로 주입 니들(117)을 통하여 봉지재(15), 예컨대 액상 수지를 주입한다. 이어서, 봉지재(15)가 주입된 채로 상부 금형(107) 및 하부 금형(101)을 큐어링한다. 즉, 상부 금형(107) 및 하부 금형(101) 사이에 주입된 봉지재(15)가 큐어링된다.
다음에, 도 7c에 도시한 바와 같이 하부 금형과 상부 금형을 떨어뜨린 후, 이형 필름(125)을 이용하여 상부 금형(107)과 하부 금형(101)에서 웨이퍼(11)를 탈형시킨다. 이어서, 상기 봉지재(15)가 몰딩된 웨이퍼(11)를 후열처리하여 몰딩 공정을 완료한다.
도 8a 내지 도 8c는 도 6의 몰딩 장치를 이용하여 도 2의 봉지재 몰딩하는 과정의 다른 예를 설명하기 위한 단면도들이다.
구체적으로, 도 8a 내지 도 8c는 도 2의 봉지재 몰딩을 압축 몰딩 방법을 채용한 경우를 설명하기 위한 도면들이다. 도 8a 내지 도 8c에서, 도 2 내지 도 6과 동일한 참조번호는 동일한 부재를 나타낸다. 도 8a에 도시된 바와 같이 상부 금형(107) 및 하부 금형의 양측에는 각각 테이프 롤러(123)가 설치된다. 상기 테이프 롤러(123)를 통하여 상하부 금형과 도전성 범프(13)가 형성된 웨이퍼 사이에 이형 필름(125)이 위치하여 후에 상하부 금형(107, 101)과 웨이퍼(11)간을 떨어뜨릴때 용이하게 할 수 있다.
도 8a에 도시한 바와 같이 펌프 세트(105b)를 이용하여 진공홀(126)을 통해 공기를 흡입함으로써 이형 필름(25)을 상부 금형(107) 및 하부 금형(101)에 밀착시킨다. 이어서, 상기 상부 금형(107) 및 하부 금형(101)에 밀착된 이형 필름(125) 상에 봉지 쉬트(127)를 위치시킨다. 상기 봉지 쉬트(127)는 폴리이미드, 에포시계 및 실리콘계 물질을 이용한다. 계속하여, 도전성 범프(13)가 형성된 웨이퍼(11)를 봉지 쉬트(127) 상의 상부 금형(107) 및 하부 금형(101) 사이에 로딩시킨다.
다음에, 도 8b에 도시한 바와 같이 상기 상부 금형(107) 및 하부 금형(101)을 밀착시켜 상기 봉지 쉬트(127)를 상기 웨이퍼(11)의 상면 및 하면에 열압착시킨 후 큐어링을 실시한다. 상기 봉지 쉬트(127)는 후속 공정에서 봉지재(도 8c의 15)가 된다.
다음에, 도 8c에 도시한 바와 같이 하부 금형과 상부 금형을 떨어뜨린 후, 이형 필름(125)을 이용하여 상부 금형(107)과 하부 금형(101)에서 웨이퍼(11)를 탈형시킨다. 이렇게 되면, 상기 웨이퍼(11)의 상면 및 하면 상에 봉지재(도 8c의 15)가 형성된다. 이어서, 상기 봉지재(15)가 몰딩된 웨이퍼(11)를 후열처리하여 몰딩 공정을 완료한다.
상술한 바와 같이 본 발명의 웨이퍼 레벨 칩 사이즈의 제조방법은 웨이퍼 상하면을 동일한 봉지재로 한번에 몰딩하므로 얇고 넓은(Thin and Large) 웨이퍼에도 적용할 수 있고, 얇고 넓은 웨이퍼의 워페이지도 방지할 수 있다.
본 발명의 웨이퍼 레벨 칩 사이즈의 제조방법은 웨이퍼 상하면을 봉지재로 몰딩하므로 웨이퍼 레벨 테스트, 보드 실장 공정과, 및 패키지 테스트 공정에서 핸들링할 때 기계적 손상을 방지하여 반도체 칩에 크랙이 발생하는 것을 방지할 수 있다.
더하여, 본 발명의 웨이퍼 레벨 칩 사이즈의 제조방법에 사용된 몰딩 장치는 주입 몰딩 방법 및 압축 몰딩 방법(compression molding method)을 수행할 수 있기 때문에 봉지재의 종류에 구애됨이 없이 액상 봉지재, 고상 봉지재 및 봉지재 쉬트를 모두 사용할 수 있다.
도 1 내지 도 5는 본 발명에 의한 웨이퍼 레벨 칩 사이즈 패키지의 제조방법을 설명하기 위한 단면도들이다.
도 6은 본 발명의 웨이퍼 레벨 칩 사이즈 패키지의 제조방법에 사용된 몰딩 장치를 설명하기 위한 개략도이다.
도 7a 내지 도 7c는 도 6의 몰딩 장치를 이용하여 도 2의 봉지재 몰딩하는 과정의 일 예를 설명하기 위한 단면도들이다.
도 8a 내지 도 8c는 도 6의 몰딩 장치를 이용하여 도 2의 봉지재 몰딩하는 과정의 다른 예를 설명하기 위한 단면도들이다.

Claims (12)

  1. 상면에 도전성 범프가 형성되고 다수의 반도체 칩를 포함하는 웨이퍼를 준비하는 단계;
    상기 웨이퍼의 하면 및 상기 도전성 펌프가 형성된 웨이퍼의 상면을 한번에 봉지재로 몰딩하는 단계;
    상기 웨이퍼의 상면에 형성된 봉지재를 그라인딩하여 상기 도전성 범프의 상단을 노출시키는 단계;
    상기 노출된 도전성 범프에 단자를 형성하는 단계; 및
    상기 반도체 칩이 다수 형성된 웨이퍼에서 낱개로 반도체 칩을 다이싱하는 단계를 포함하여 이루어지는 것을 특징으로 하는 웨이퍼 레벨 칩 사이즈 패키지의 제조방법.
  2. 제1항에 있어서, 상기 상면에 도전성 펌프가 형성되고 다수의 반도체 칩을 포함하는 웨이퍼는, 입출력 패드가 형성된 반도체 칩이 다수 형성된 웨이퍼를 준비한 후 상기 각 반도체칩의 입출력 패드에 도전성 범프를 형성하여 마련하는 것을 특징으로 하는 웨이퍼 레벨 칩 사이즈 패키지의 제조방법.
  3. 제1항에 있어서, 상기 봉지재 몰딩은 주입 몰딩 방법 또는 압축 몰딩 방법을 이용하여 수행하는 것을 특징으로 하는 웨이퍼 레벨 칩 사이즈 패키지의 제조방법.
  4. 제3항에 있어서, 상기 주입 몰딩 방법에 의한 봉지재 몰딩은 이형 필름을 몰딩 장치의 상부 금형 및 하부 금형에 각각 밀착시키는 단계와, 상기 도전성 범프가 형성된 웨이퍼를 상기 상부 금형 및 하부 금형 사이에 로딩하는 단계와, 상기 상부 금형 및 하부 금형 내로 봉지재를 주입하는 단계와, 상기 봉지재가 주입된 채로 상부 금형 및 하부 금형을 큐어링하는 단계와, 상기 이형 필름을 이용하여 상기 상부 금형과 하부 금형에서 웨이퍼를 탈형시키는 단계를 포함하여 이루어지는 것을 특징으로 하는 웨이퍼 레벨 칩 사이즈 패키지의 제조방법.
  5. 제4항에 있어서, 상기 웨이퍼를 탈형시킨 후 상기 봉지재가 몰딩된 웨이퍼를 후열처리하는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼 레벨 칩 사이즈 패키지의 제조방법.
  6. 제4항에 있어서, 상기 봉지재는 액상 봉지재 또는 고상 봉지재인 것을 특징으로 하는 웨이퍼 레벨 칩 사이즈 패키지의 제조방법.
  7. 제3항에 있어서, 상기 압축 몰딩 방법에 의한 봉지재 몰딩은 이형 필름을 몰딩 장치의 상부 금형 및 하부 금형에 각각 밀착시키는 단계와, 상기 상부 금형 및 하부 금형에 밀착된 이형 필름 상에 봉지 쉬트를 위치시키는 단계와, 상기 도전성 범프가 형성된 웨이퍼를 상기 봉지 쉬트 상의 상부 금형 및 하부 금형 사이에 로딩하는 단계와, 상기 상부 금형 및 하부 금형을 밀착시켜 상기 봉지 쉬트를 상기 웨이퍼의 상면 및 하면에 열압착시킨 후 큐어링하는 단계와, 상기 이형 필름을 이용하여 상기 상부 금형과 하부 금형에서 웨이퍼를 탈형시키는 단계를 포함하여 이루어지는 것을 특징으로 하는 웨이퍼 레벨 칩 사이즈 패키지의 제조방법.
  8. 제7항에 있어서, 상기 봉지 쉬트는 폴리이미드, 에폭시계 및 실리콘계, 또는 이들의 혼합계 물질인 것을 특징으로 하는 웨이퍼 레벨 칩 사이즈 패키지의 제조방법.
  9. 하부 금형이 위치하는 하부 금형 지지부;
    상기 하부 금형 하부에 위치하여 상기 하부 금형 및 하부 금형 지지부를 위로 이동시킬 수 있는 금형 구동 조절부;
    상기 하부 금형 지지부에 위치한 하부 금형에 대향하여 위치한 상부 금형을 지지하는 상부 금형 지지부;
    상기 상부 금형 및 하부 금형 사이에 봉지재를 주입할 수 있는 봉지재 주입부; 및
    상기 하부 금형의 온도를 조절할 수 있는 온도 조절부를 포함하여 이루어지는 것을 특징으로 하는 웨이퍼 레벨 칩 사이즈 패키지 제조용 몰딩 장치.
  10. 제9항에 있어서, 상기 금형 구동 조절부는 상기 하부 금형을 받쳐주는 지지대와, 상기 하부 금형 및 하부 금형 지지부를 위로 이동시킬 수 있는 유압 펌프를 포함하여 이루어지는 것을 특징으로 하는 웨이퍼 레벨 칩 사이즈 패키지 제조용 몰딩 장치.
  11. 제9항에 있어서, 상기 봉지재 주입부는 봉지재의 주입 속도 및 양을 조절할 수 있는 봉지재 주입 조절기와, 상기 봉지재 주입 조절기에 연결된 에어 튜브와, 상기 에어 튜브에 연결된 봉지재 소스부와, 상기 봉지재 소스부에 연결되어 상기 상부 금형 및 하부 금형을 통하여 봉지재를 주입할 수 있는 주입 니들을 포함하여 이루어지는 것을 특징으로 하는 웨이퍼 레벨 칩 사이즈 패키지 제조용 몰딩 장치.
  12. 제9항에 있어서, 상기 온도 조절부는 상기 하부 금형의 열을 조절할 수 있는 열 조절기와, 상기 열 조절기와 상기 하부 금형을 연결시켜 주는 히트 파이프를 포함하여 이루어지는 것을 특징으로 하는 웨이퍼 레벨 칩 사이즈 패키지용 몰딩 장치.
KR1020030059832A 2003-08-28 2003-08-28 웨이퍼 레벨 칩 사이즈 패키지의 제조방법 KR100546372B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020030059832A KR100546372B1 (ko) 2003-08-28 2003-08-28 웨이퍼 레벨 칩 사이즈 패키지의 제조방법
US10/842,523 US7371618B2 (en) 2003-08-28 2004-05-11 Method of manufacturing wafer-level chip-size package and molding apparatus used in the method
JP2004236056A JP2005079577A (ja) 2003-08-28 2004-08-13 ウェーハレベルチップサイズパッケージの製造方法及びそれに使われるモールディング装置
US12/078,638 US20080187613A1 (en) 2003-08-28 2008-04-02 Method of manufacturing wafer-level chip-size package and molding apparatus used in the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030059832A KR100546372B1 (ko) 2003-08-28 2003-08-28 웨이퍼 레벨 칩 사이즈 패키지의 제조방법

Publications (2)

Publication Number Publication Date
KR20050023536A true KR20050023536A (ko) 2005-03-10
KR100546372B1 KR100546372B1 (ko) 2006-01-26

Family

ID=34214727

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030059832A KR100546372B1 (ko) 2003-08-28 2003-08-28 웨이퍼 레벨 칩 사이즈 패키지의 제조방법

Country Status (3)

Country Link
US (2) US7371618B2 (ko)
JP (1) JP2005079577A (ko)
KR (1) KR100546372B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101670217B1 (ko) * 2015-06-03 2016-10-28 앰코 테크놀로지 코리아 주식회사 웨이퍼 레벨 반도체 패키지 및 이의 제조 방법

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7824937B2 (en) * 2003-03-10 2010-11-02 Toyoda Gosei Co., Ltd. Solid element device and method for manufacturing the same
US7338842B2 (en) * 2005-07-22 2008-03-04 National Starch And Chemical Investment Holding Corporation Process for exposing solder bumps on an underfill coated semiconductor
KR100803679B1 (ko) * 2006-11-15 2008-02-20 삼성전자주식회사 몰딩 구조물 제조 방법 및 기판 몰딩 방법 및 장치
KR100849181B1 (ko) * 2007-04-12 2008-07-30 삼성전자주식회사 반도체 패키지, 이의 제조방법, 및 이를 제조하기 위한반도체 패키지 몰딩장치 및 몰딩방법
KR100878409B1 (ko) * 2007-07-18 2009-01-13 삼성전기주식회사 웨이퍼 레벨 디바이스 패키지 및 그 패키징 방법
KR20090030540A (ko) * 2007-09-20 2009-03-25 삼성전자주식회사 반도체 패키지, 이를 제조하기 위한 반도체 패키지의제조장치와 반도체 패키지의 제조방법, 그리고 반도체패키지를 구비한 전자 기기
US7851266B2 (en) * 2008-11-26 2010-12-14 Micron Technologies, Inc. Microelectronic device wafers including an in-situ molded adhesive, molds for in-situ molding adhesives on microelectronic device wafers, and methods of molding adhesives on microelectronic device wafers
US8633581B2 (en) * 2009-03-13 2014-01-21 Infineon Technologies Ag Semiconductor device
US7972904B2 (en) * 2009-04-14 2011-07-05 Powertech Technology Inc. Wafer level packaging method
US8263435B2 (en) 2010-10-28 2012-09-11 Stats Chippac, Ltd. Semiconductor device and method of stacking semiconductor die in mold laser package interconnected by bumps and conductive vias
KR101724084B1 (ko) * 2011-03-03 2017-04-07 삼성전자 주식회사 반도체 소자의 제조방법
US8524538B2 (en) 2011-12-15 2013-09-03 Stats Chippac Ltd. Integrated circuit packaging system with film assistance mold and method of manufacture thereof
US20130337614A1 (en) * 2012-06-14 2013-12-19 Infineon Technologies Ag Methods for manufacturing a chip package, a method for manufacturing a wafer level package, and a compression apparatus
KR101867489B1 (ko) 2012-06-20 2018-06-14 삼성전자주식회사 웨이퍼 레벨 패키지 형성방법
JP6398399B2 (ja) * 2013-09-06 2018-10-03 富士電機株式会社 半導体装置およびその製造方法
TWI575779B (zh) 2014-03-31 2017-03-21 精材科技股份有限公司 晶片封裝體及其製造方法
CN104766843B (zh) * 2015-04-24 2017-10-10 南京晟芯半导体有限公司 一种可用smt工艺贴装的高功率半导体封装结构
CN107660350B (zh) 2015-05-11 2019-12-10 莱尔德电子材料（上海）有限公司 板级屏蔽件、电子装置
US20200258750A1 (en) * 2017-08-17 2020-08-13 Semiconductor Components Industries, Llc Die support structures and related methods
JP6598723B2 (ja) * 2016-04-06 2019-10-30 株式会社ディスコ パッケージウェーハの製造方法
DK3388143T3 (da) * 2017-04-10 2020-01-02 Gemue Gebr Mueller Appbau Gmbh & Co Kg Fremgangsmåde til fremstilling af en elastomer-membran
US20210035807A1 (en) * 2017-08-17 2021-02-04 Semiconductor Components Industries, Llc Semiconductor package stress balance structures and related methods
CN111970906B (zh) * 2020-08-24 2022-03-15 浙江集迈科微电子有限公司 相控阵雷达散热装置

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4248818A (en) * 1978-12-28 1981-02-03 Kathleen Elizabeth Process for making a record
US4755124A (en) * 1985-02-13 1988-07-05 Mitsubishi Denki Kabushiki Kaisha Plastic molding device for a semiconductor element
JP2504607B2 (ja) * 1990-06-14 1996-06-05 株式会社東芝 半導体製造装置及び製造方法
JPH05278060A (ja) * 1992-04-06 1993-10-26 Fujitsu Miyagi Electron:Kk 樹脂封止装置
US5358211A (en) * 1993-04-13 1994-10-25 Aeroquip Corporation Tooling and method of making
JP2994171B2 (ja) * 1993-05-11 1999-12-27 株式会社東芝 半導体装置の製造方法および封止用部材の製造方法
US5641997A (en) * 1993-09-14 1997-06-24 Kabushiki Kaisha Toshiba Plastic-encapsulated semiconductor device
JP3449796B2 (ja) * 1994-08-18 2003-09-22 ソニー株式会社 樹脂封止型半導体装置の製造方法
JP3199963B2 (ja) * 1994-10-06 2001-08-20 株式会社東芝 半導体装置の製造方法
EP0730937B1 (en) * 1994-11-21 1998-02-18 Apic Yamada Corporation A resin molding machine with release film
US5846477A (en) * 1994-12-08 1998-12-08 Nitto Denko Corporation Production method for encapsulating a semiconductor device
JPH09219421A (ja) 1996-02-14 1997-08-19 Hitachi Ltd 半導体電子部品の製造方法およびウエハ
JP3751587B2 (ja) * 1996-07-12 2006-03-01 富士通株式会社 半導体装置の製造方法
US6881611B1 (en) * 1996-07-12 2005-04-19 Fujitsu Limited Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
KR100484962B1 (ko) * 1996-07-12 2005-04-25 후지쯔 가부시끼가이샤 반도체 장치의 제조 방법 및 반도체 장치
US6048483A (en) * 1996-07-23 2000-04-11 Apic Yamada Corporation Resin sealing method for chip-size packages
JPH11129290A (ja) * 1997-10-31 1999-05-18 Matsushita Electric Works Ltd 成形用金型装置
JP3490606B2 (ja) * 1998-03-20 2004-01-26 富士通株式会社 半導体装置製造用金型
SG85653A1 (en) * 1998-07-10 2002-01-15 Apic Yamada Corp Method of manufacturing semiconductor devices and resin molding machine
JP3207837B2 (ja) * 1998-07-10 2001-09-10 アピックヤマダ株式会社 半導体装置の製造方法および樹脂封止装置
US6469399B2 (en) * 1999-02-08 2002-10-22 Advanced Semiconductor Engineering, Inc. Semiconductor package
SG92685A1 (en) * 1999-03-10 2002-11-19 Towa Corp Method of coating semiconductor wafer with resin and mold used therefor
US6181569B1 (en) * 1999-06-07 2001-01-30 Kishore K. Chakravorty Low cost chip size package and method of fabricating the same
JP4077118B2 (ja) * 1999-06-25 2008-04-16 富士通株式会社 半導体装置の製造方法および半導体装置製造用金型
JP2001168117A (ja) * 1999-12-06 2001-06-22 Idemitsu Petrochem Co Ltd 半導体素子の封止用離型フィルム及びそれを用いる半導体素子の封止方法
JP3494100B2 (ja) * 2000-01-11 2004-02-03 富士通株式会社 半導体装置及びその実装方法
US6326235B1 (en) * 2000-05-05 2001-12-04 Amkor Technology, Inc. Long wire IC package fabrication method
US6717245B1 (en) * 2000-06-02 2004-04-06 Micron Technology, Inc. Chip scale packages performed by wafer level processing
TW469609B (en) 2000-10-11 2001-12-21 Ultratera Corp Chipless package semiconductor device and its manufacturing method
US6506681B2 (en) * 2000-12-06 2003-01-14 Micron Technology, Inc. Thin flip—chip method
KR20020076838A (ko) 2001-03-30 2002-10-11 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
JP3986052B2 (ja) * 2001-12-04 2007-10-03 住友重機械工業株式会社 樹脂封止装置及びその方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101670217B1 (ko) * 2015-06-03 2016-10-28 앰코 테크놀로지 코리아 주식회사 웨이퍼 레벨 반도체 패키지 및 이의 제조 방법

Also Published As

Publication number Publication date
KR100546372B1 (ko) 2006-01-26
JP2005079577A (ja) 2005-03-24
US7371618B2 (en) 2008-05-13
US20050048693A1 (en) 2005-03-03
US20080187613A1 (en) 2008-08-07

Similar Documents

Publication Publication Date Title
KR100546372B1 (ko) 웨이퍼 레벨 칩 사이즈 패키지의 제조방법
JP3878430B2 (ja) 半導体装置
Brunnbauer et al. An embedded device technology based on a molded reconfigured wafer
US7218003B2 (en) Methods for wafer-level packaging of microelectronic devices and microelectronic devices formed by such methods
US6169328B1 (en) Semiconductor chip assembly
US8431437B2 (en) Packaging method involving rearrangement of dice
CN107424939B (zh) 压缩成形装置、树脂封装品制造装置、压缩成形方法以及树脂封装品的制造方法
KR20050063700A (ko) 반도체장치의 제조방법 및 반도체장치
US20070155049A1 (en) Method for Manufacturing Chip Package Structures
KR20130066654A (ko) Ｆｌｉｐ 칩 패키징 내에 몰딩된 언더필을 위한 장치 및 방법
US20080017976A1 (en) Capillary underfill and mold encapsulation method and apparatus
JP2004174801A (ja) 樹脂封止装置
US20130154062A1 (en) Die Structure and Method of Fabrication Thereof
WO2017081882A1 (ja) 樹脂封止装置及び樹脂封止方法
CN109887890B (zh) 一种扇出型倒置封装结构及其制备方法
JP3423912B2 (ja) 電子部品、電子部品の樹脂封止方法、及び樹脂封止装置
JP2001223229A (ja) 樹脂モールド方法、モールド成形用金型及び配線基材
KR20030012808A (ko) 반도체 실장체 제조 방법 및 장치
US20230347561A1 (en) Molding apparatus and manufacturing method of molded semiconductor device
US9076802B1 (en) Dual-sided film-assist molding process
US8951834B1 (en) Methods of forming solder balls in semiconductor packages
US6093583A (en) Semiconductor component and method of manufacture
US20080265462A1 (en) Panel/wafer molding apparatus and method of the same
JP3955408B2 (ja) 半導体装置の製造方法
US11404288B1 (en) Semiconductor device packaging warpage control

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 12