JP2008113045A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008113045A JP2008113045A JP2008023582A JP2008023582A JP2008113045A JP 2008113045 A JP2008113045 A JP 2008113045A JP 2008023582 A JP2008023582 A JP 2008023582A JP 2008023582 A JP2008023582 A JP 2008023582A JP 2008113045 A JP2008113045 A JP 2008113045A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor
- manufacturing
- semiconductor chip
- vacuum chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【解決手段】 本発明に係る半導体装置の製造方法は、半導体チップ20の一方の主面22に2次元状に形成された複数の電極24を、基板30上の対応する導電性領域32、34に接合するステップと、真空雰囲気中で、半導体チップの一方の主面と基板との間にアンダーフィル用樹脂40を供給するステップと、アンダーフィル樹脂40が供給された半導体チップおよび基板を大気中に露出するステップとを有する。
【選択図】 図1
Description
22:主面 24:電極
26:バンプ 30:基板
32:電極 34:はんだバンプ
36:内部配線 38:外部電極
100:製造装置 110:ローダー
120:フリップチップステージ 130:アンダーフィルステージ
132:真空チャンバー 134:注入部材
136:アンダーフィル用樹脂 200:半導体パッケージ
210:基板 220:アンダーフィル用樹脂
300:第1の半導体パッケージ 400:第2の半導体パッケージ
420:アンダーフィル用樹脂
Claims (19)
- (a)基板を所定の温度に加熱し、半導体チップの一方の主面に2次元状に形成された複数の電極を、前記基板上の対応する導電性領域に接合するステップと、
(b)所定の温度に保たれた真空雰囲気中で、半導体チップの一方の主面と基板との間に液状化されたアンダーフィル用樹脂を供給するステップと、
(c)上記所定の温度が保たれた状態でアンダーフィル用樹脂が供給された半導体チップおよび基板を大気中に露出するステップと、
を有する半導体装置の製造方法。 - 前記製造方法はさらに、半導体チップを接合した基板を真空チャンバー内に配置するステップを含み、当該真空チャンバー内の真空度は、1トール(Torr)である、請求項1に記載の製造方法。
- アンダーフィル用樹脂は、真空チャンバー内で供給される、請求項1または2に記載の製造方法。
- アンダーフィル用樹脂は、半導体チップの少なくとも1つの側面近傍に供給される、請求項1ないし3いずれか1つに記載の製造方法。
- 基板上には複数の半導体チップが搭載され、個々の半導体チップ毎にアンダーフィル用樹脂が供給される、請求項4に記載の製造方法。
- アンダーフィル用樹脂は、エポキシ樹脂であり、エポキシ樹脂は、80〜110度に加熱して供給される、請求項1に記載の製造方法。
- エポキシ樹脂の粘度は、0.2Pa・s以下である、請求項6に記載の製造方法。
- 前記複数の電極は、半導体チップの一方の主面の電極パッドに接続されたバンプを含む、請求項1ないし7いずれか1つに記載の製造方法。
- 前記バンプは、Au、Sn、Agのいずれかを含む、請求項7に記載の製造方法。
- 前記複数の電極のピッチは、50μm以下である、請求項1ないし9いずれか1つに記載の製造方法。
- 基板の導電性領域は、バンプを含む、請求項1ないし10いずれか1つに記載の製造方法。
- 前記複数の電極は、半導体チップの一方の主面の電極パッドに接続された金バンプを含み、前記基板の導電性領域は、金メッキを含む、請求項1ないし7、10いずれか1つに記載の製造方法。
- 製造方法はさらに、アンダーフィル用樹脂が硬化された後、個々の半導体チップ毎に基板をダイシングするステップを含む、請求項1ないし11いずれか1つに記載の製造方法。
- (a)半導体チップの一方の主面に2次元状に形成された複数の電極を、基板上の対応する導電性領域に接合するステップと、
(b)複数の半導体チップが搭載された前記基板を真空チャンバー内に配置するステップと、
(c)前記真空チャンバー内を減圧するステップと、
(d)前記真空チャンバー内で個々の半導体チップの1辺または隣接する2辺に液状化されたアンダーフィル用樹脂を供給し、前記1辺または隣接する2辺から液状化された樹脂を半導体チップの一方の主面と基板との間に充填する第1の充填ステップと、
(e)前記真空チャンバーを大気中に開放し、前記充填されたアンダーフィル用樹脂を半導体チップの一方の主面と基板との間にさらに充填させる第2の充填ステップと、
(f)前記基板を個々の半導体チップにシンギュレーションするステップと、
を有し、
前記接合するステップが前記基板を所定の温度に加熱した状態で実行され、前記第1の充填ステップおよび第2の充填ステップが所定の温度に保たれた状態で実行される、半導体装置の製造方法。 - (a)基板を所定の温度に加熱し、半導体パッケージの一方の主面に2次元状に形成された複数の電極を、前記基板上の対応する導電性領域に接合するステップと、
(b)所定の温度に保たれた真空雰囲気中で、半導体パッケージの一方の主面と基板との間に液状化されたアンダーフィル用樹脂を供給するステップと、
(c)上記所定の温度が保たれた状態でアンダーフィル用樹脂が供給された半導体パッケージおよび基板を大気中に露出するステップと、
を有する半導体装置の製造方法。 - (a)第2の半導体パッケージを所定の温度に加熱し、第1の半導体パッケージの一方の主面に2次元状に形成された複数の電極を、前記第2の半導体パッケージの他方の主面の対応する導電性領域に接合するステップと、
(b)所定の温度に保たれた真空雰囲気中で、第1の半導体パッケージの一方の主面と第2の半導体パッケージの他方の主面との間に液状化されたアンダーフィル用樹脂を供給するステップと、
(c)上記所定の温度が保たれた状態でアンダーフィル用樹脂が供給された第1および第2のパッケージを大気中に露出するステップと、
を有する半導体装置の製造方法。 - アンダーフィル用樹脂の供給は、真空チャンバー内で実施される、請求項14ないし16のいずれかに記載の半導体装置の製造方法。
- (a)所定の温度に加熱されているローダーから基板を取り出すステップと、
(b)前記基板をヒートブロックに載置し、前記基板を所定の温度に加熱するステップと、
(c)前記基板に半導体チップをフリップチップ実装するステップと、
(d)フリップチップ実装された前記基板を真空チャンバー内に搬送し、前記真空チャンバー内を1Torr程度の真空度とするステップと、
(e)ヒーターにより前記真空チャンバー内の温度を80〜100度に保ちつつ、前記基板と前記半導体チップとの間に液状のアンダーフィル用樹脂を供給するステップと、
(f)前記真空チャンバー内の温度を維持した状態で、前記真空チャンバーの真空状態を解除するステップと、
(g)前記ヒーターの温度を低下させ、前記基板を前記真空チャンバー内から取り出すステップと、
を含み、
互いに接合される前記基板の電極と前記半導体チップの電極とが50μm以下のピッチで配置されており、前記基板と前記半導体チップとの隙間が15μm以下である、半導体装置の製造方法。 - 複数の基板を収容可能なローダーと、半導体チップのフリップ実装を行うフリップチップステージと、フリップチップ実装された基板にアンダーフィル用樹脂を注入するアンダーフィルステージと、フリップチップ実装が終了した基板を収容可能なアンローダーステージとを含む半導体製造装置における半導体装置の製造方法であって、
(a)所定の温度に加熱されているローダーから基板を取り出すステップと、
(b)前記フリップステージのヒートブロック上に前記基板を載置し、前記基板をフリップチップ実装に必要な温度に保つステップと、
(c)前記基板に半導体チップをフリップチップ実装するステップと、
(d)フリップチップ実装された前記基板を前記アンダーフィルステージの真空チャンバー内に搬送し、前記真空チャンバー内を一定の真空度および一定の温度に保ちつつ、前記基板と前記半導体チップとの間に液状のアンダーフィル用樹脂を供給するステップと、
(e)前記真空チャンバー内の温度を維持した状態で、前記真空チャンバーの真空状態を解除するステップと、
(f)ヒーターの温度を低下させ、前記基板を前記真空チャンバー内から取り出すステップと、
を含む半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008023582A JP2008113045A (ja) | 2008-02-04 | 2008-02-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008023582A JP2008113045A (ja) | 2008-02-04 | 2008-02-04 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005293509A Division JP2007103772A (ja) | 2005-10-06 | 2005-10-06 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008113045A true JP2008113045A (ja) | 2008-05-15 |
Family
ID=39445355
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008023582A Pending JP2008113045A (ja) | 2008-02-04 | 2008-02-04 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008113045A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010167412A (ja) * | 2008-12-26 | 2010-08-05 | Toray Eng Co Ltd | ディスペンス装置 |
JP2011061093A (ja) * | 2009-09-11 | 2011-03-24 | Toray Eng Co Ltd | ディスペンス装置およびディスペンス方法 |
JP2017139461A (ja) * | 2016-02-04 | 2017-08-10 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | 湿気に対して保護されたハイブリッド電子デバイス及び湿気に対してハイブリッド電子デバイスを保護する方法 |
DE102017111509A1 (de) | 2016-06-01 | 2017-12-07 | Toyota Jidosha Kabushiki Kaisha | Herstellungsverfahren für eine Vollfestkörperbatterie, Herstellungsvorrichtung für eine Vollfestkörperbatterie, und Vollfestkörperbatterie |
KR20190102745A (ko) * | 2018-02-27 | 2019-09-04 | 문영엽 | 플립칩 패키지 몰딩 장치 및 방법 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08264587A (ja) * | 1995-03-23 | 1996-10-11 | Nippon Retsuku Kk | 電子部品の製造方法 |
JPH09260432A (ja) * | 1996-03-22 | 1997-10-03 | Nitto Denko Corp | 半導体装置の製法 |
JPH11204556A (ja) * | 1997-11-11 | 1999-07-30 | Nitto Denko Corp | 半導体装置の製法 |
JP2001127215A (ja) * | 1999-10-28 | 2001-05-11 | Sumitomo Bakelite Co Ltd | 液状樹脂組成物及びそれを用いた半導体装置 |
JP2001217267A (ja) * | 2000-02-01 | 2001-08-10 | Ricoh Co Ltd | 真空アンダーフィル装置及び方法 |
JP2002050652A (ja) * | 2000-07-31 | 2002-02-15 | Kyocera Corp | 電子部品 |
JP2005019504A (ja) * | 2003-06-24 | 2005-01-20 | Matsushita Electric Ind Co Ltd | 電子部品の樹脂封止方法およびその装置 |
JP2005136187A (ja) * | 2003-10-30 | 2005-05-26 | Japan Science & Technology Agency | 半導体装置及びその製造方法 |
JP2005217006A (ja) * | 2004-01-28 | 2005-08-11 | Apic Yamada Corp | 真空成形装置及び真空成形方法 |
-
2008
- 2008-02-04 JP JP2008023582A patent/JP2008113045A/ja active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08264587A (ja) * | 1995-03-23 | 1996-10-11 | Nippon Retsuku Kk | 電子部品の製造方法 |
JPH09260432A (ja) * | 1996-03-22 | 1997-10-03 | Nitto Denko Corp | 半導体装置の製法 |
JPH11204556A (ja) * | 1997-11-11 | 1999-07-30 | Nitto Denko Corp | 半導体装置の製法 |
JP2001127215A (ja) * | 1999-10-28 | 2001-05-11 | Sumitomo Bakelite Co Ltd | 液状樹脂組成物及びそれを用いた半導体装置 |
JP2001217267A (ja) * | 2000-02-01 | 2001-08-10 | Ricoh Co Ltd | 真空アンダーフィル装置及び方法 |
JP2002050652A (ja) * | 2000-07-31 | 2002-02-15 | Kyocera Corp | 電子部品 |
JP2005019504A (ja) * | 2003-06-24 | 2005-01-20 | Matsushita Electric Ind Co Ltd | 電子部品の樹脂封止方法およびその装置 |
JP2005136187A (ja) * | 2003-10-30 | 2005-05-26 | Japan Science & Technology Agency | 半導体装置及びその製造方法 |
JP2005217006A (ja) * | 2004-01-28 | 2005-08-11 | Apic Yamada Corp | 真空成形装置及び真空成形方法 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010167412A (ja) * | 2008-12-26 | 2010-08-05 | Toray Eng Co Ltd | ディスペンス装置 |
JP2011061093A (ja) * | 2009-09-11 | 2011-03-24 | Toray Eng Co Ltd | ディスペンス装置およびディスペンス方法 |
JP2017139461A (ja) * | 2016-02-04 | 2017-08-10 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | 湿気に対して保護されたハイブリッド電子デバイス及び湿気に対してハイブリッド電子デバイスを保護する方法 |
KR20170093069A (ko) * | 2016-02-04 | 2017-08-14 | 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 | 습기로부터 보호되는 하이브리드 전자 장치 및 습기로부터 하이브리드 전자 장치를 보호하는 방법 |
JP7160518B2 (ja) | 2016-02-04 | 2022-10-25 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | 湿気に対して保護されたハイブリッド電子デバイス及び湿気に対してハイブリッド電子デバイスを保護する方法 |
KR102608794B1 (ko) | 2016-02-04 | 2023-12-01 | 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 | 습기로부터 보호되는 하이브리드 전자 장치 및 습기로부터 하이브리드 전자 장치를 보호하는 방법 |
DE102017111509A1 (de) | 2016-06-01 | 2017-12-07 | Toyota Jidosha Kabushiki Kaisha | Herstellungsverfahren für eine Vollfestkörperbatterie, Herstellungsvorrichtung für eine Vollfestkörperbatterie, und Vollfestkörperbatterie |
US10153520B2 (en) | 2016-06-01 | 2018-12-11 | Toyota Jidosha Kabushiki Kaisha | Manufacturing method for all-solid-state battery, manufacturing apparatus for all-solid-state battery, and all-solid-state battery |
DE102017111509B4 (de) | 2016-06-01 | 2023-07-06 | Toyota Jidosha Kabushiki Kaisha | Herstellungsverfahren für eine Vollfestkörperbatterie, Herstellungsvorrichtung für eine Vollfestkörperbatterie, und Vollfestkörperbatterie |
KR20190102745A (ko) * | 2018-02-27 | 2019-09-04 | 문영엽 | 플립칩 패키지 몰딩 장치 및 방법 |
KR102030529B1 (ko) | 2018-02-27 | 2019-10-10 | 문영엽 | 플립칩 패키지 몰딩 장치 및 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007103772A (ja) | 半導体装置の製造方法 | |
US8796561B1 (en) | Fan out build up substrate stackable package and method | |
US8937381B1 (en) | Thin stackable package and method | |
US20200335447A1 (en) | Method for fabricating electronic package | |
US9040361B2 (en) | Chip scale package with electronic component received in encapsulant, and fabrication method thereof | |
TWI529886B (zh) | 封裝體、裝置的封裝方法以及封裝層疊裝置 | |
KR101461630B1 (ko) | 실장 높이는 축소되나, 솔더 접합 신뢰도는 개선되는 웨이퍼 레벨 칩 온 칩 패키지와, 패키지 온 패키지 및 그 제조방법 | |
US8035127B2 (en) | Packaging substrate structure with a semiconductor chip embedded therein | |
US20070190690A1 (en) | Integrated circuit package system with exposed interconnects | |
US20080237828A1 (en) | Semiconductor device package with die receiving through-hole and dual build-up layers over both side-surfaces for wlp and method of the same | |
WO2002103793A1 (fr) | Dispositif a semi-conducteurs et procede de fabrication associe | |
JP2011061004A (ja) | 半導体装置及びその製造方法 | |
US20060160274A1 (en) | Methods relating to forming interconnects | |
US20100255641A1 (en) | Semiconductor Manufacturing Method | |
JP2016058655A (ja) | 半導体装置の製造方法 | |
JP2010251347A (ja) | 半導体装置の製造方法 | |
US20170053859A1 (en) | Electronic package and fabrication method thereof | |
US20160329267A1 (en) | Electronic package and fabrication method thereof | |
US20120146242A1 (en) | Semiconductor device and method of fabricating the same | |
JP2005079577A (ja) | ウェーハレベルチップサイズパッケージの製造方法及びそれに使われるモールディング装置 | |
JP2001015650A (ja) | ボールグリッドアレイパッケージとその製造方法 | |
US10403596B2 (en) | Method of fabricating packaging structure | |
JP2008113045A (ja) | 半導体装置の製造方法 | |
JP4569605B2 (ja) | 半導体装置のアンダーフィルの充填方法 | |
KR20200026344A (ko) | 반도체 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080208 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101018 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110111 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110411 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110419 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20110520 |