TW201633384A - 用於製造半導體晶片之方法以及用於定位切割部件之方法 - Google Patents

用於製造半導體晶片之方法以及用於定位切割部件之方法 Download PDF

Info

Publication number
TW201633384A
TW201633384A TW104136680A TW104136680A TW201633384A TW 201633384 A TW201633384 A TW 201633384A TW 104136680 A TW104136680 A TW 104136680A TW 104136680 A TW104136680 A TW 104136680A TW 201633384 A TW201633384 A TW 201633384A
Authority
TW
Taiwan
Prior art keywords
substrate
groove
front side
trench
semiconductor wafer
Prior art date
Application number
TW104136680A
Other languages
English (en)
Other versions
TWI612569B (zh
Inventor
大野健一
村田道昭
大塚勤
Original Assignee
富士全錄股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士全錄股份有限公司 filed Critical 富士全錄股份有限公司
Publication of TW201633384A publication Critical patent/TW201633384A/zh
Application granted granted Critical
Publication of TWI612569B publication Critical patent/TWI612569B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Plasma & Fusion (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明提供一種製造半導體晶片之方法以及定位切割部件之方法，製造半導體晶片之方法包括：沿著一基板的切割區域在正面側形成一溝槽以及一比該在正面側之溝槽還深的凹部，該凹部係作為沿著該在正面側之溝槽從該基板之背面執行切割之切割部件的定位標記；在該基板之背面，使該基板薄化到該凹部而不到該在正面側之溝槽；利用在該基板之背面露出的該凹部作為該定位標記，從該基板之背面定位該切割部件；以及利用經定位之該切割部件從該基板之背面側朝向該基板的該在正面側之溝槽來執行切割。

Description

用於製造半導體晶片之方法以及用於定位切割部件之方法
本發明涉及製造半導體晶片之方法以及定位切割部件之方法。
日本專利公報No.2003-124151提出一種劃片方法，其中用第一刀片在藍寶石基板的正面側形成第一溝槽，然後用第二刀片在藍寶石基板的背側形成比第一溝槽寬且深的第二溝槽，使得能夠在不減少從一個基板獲得的晶片數量的情況下提高生產率。日本專利公報No.2009-88252提出下述方法：利用雷射形成從晶圓正面到晶圓中部的溝槽，然後，通過用刀片將晶圓從晶圓的背面切割到借助雷射形成的溝槽為止來執行切割處理，從而增加形成在晶圓上的半導體元件的數量。
而且，已知一種製造半導體晶片之方法，包括在基板的正面上沿著基板的切割區域形成正面側溝槽的工序以及用切割部件從基板的背面朝向基板的正面側形成背側溝槽的工序。在該製造方法中，作為用於從基板背面定位切割部件的方法，例示了下述方法：在基板的正面側設置用於檢測表面圖案的照相機，並且在識別由照相機檢測到的表面圖案的同時執行切割部件的定位。而且，例示了下述方法：將紅外照相機設在背面側，並且在用紅外照相機 從背面側識別表面圖案的同時執行切割部件的定位。
然而，在諸如劃片裝置等普通切割裝置中，安裝有用於檢測要切割表面側的圖案的檢測器件(例如，照相機等)，但是沒有安裝能夠檢測與要切割表面相反的一側的圖案的檢測器件。為此，如果在使用普通切割裝置的同時應用上述方法，則不能從基板的背側來將切割部件定位在與正面側溝槽對應的位置處。
在本發明的方案中，目的是提供如下的製造半導體晶片之方法以及定位切割部件之方法：當用上述方法定位切割部件時，能夠在無需利用諸如照相機等檢測器件來檢測正面側圖案的情況下執行切割部件的定位。
根據本發明的第一方案，提供一種製造半導體晶片之方法，包括：沿著一基板的切割區域在正面側形成一溝槽以及一比該正面側之溝槽還深的凹部，該凹部係作為沿著該在正面側之溝槽從該基板之背面執行切割之切割部件的定位標記；在該基板之背面，使該基板薄化到該凹部而不到該在正面側之溝槽；利用在該基板之背面露出的該凹部作為該定位標記，從該基板之背面定位該切割部件；以及利用經定位之該切割部件從該基板之背面側朝向該基板的該在正面側之溝槽來執行切割。
根據本發明的第二方案，提供根據第一方案所述的製造半導體晶片之方法，其中，該在正面側之溝槽及該凹部係藉由同 一步驟中的同一蝕刻工序所形成。
根據本發明的第三方案，提供根據第二方案所述的製造半導體晶片之方法，其中，該在正面側之溝槽及該凹部係在該同一蝕刻工序中利用蝕刻速度差所形成。
根據本發明的第四方案，提供根據第二方案所述的製造半導體晶片之方法，其中，在一用於蝕刻之保護膜的開口的寬度中，用於形成該凹部之開口的寬度係比用於形成該在正面側之溝槽之開口的寬度還大。
根據本發明的第五方案，提供根據第一方案所述的製造半導體晶片之方法，其中，該在正面側之溝槽及該凹部係藉由各向異性蝕刻所形成。
根據本發明的第六方案，提供根據第二方案所述的製造半導體晶片之方法，其中，該在正面側之溝槽及該凹部係藉由各向異性蝕刻所形成。
根據本發明的第七方案，提供根據第一方案所述的製造半導體晶片之方法，其中，該在正面側之溝槽及該凹部係藉由各向異性乾蝕刻所形成。
根據本發明的第八方案，提供根據第二方案所述的製造半導體晶片之方法，其中，該在正面側之溝槽及該凹部係藉由各向異性乾蝕刻所形成。
根據本發明的第九方案，提供根據第一方案所述的製造半導體晶片之方法，其中，該切割部件包括一劃片刀，並利用該劃片刀朝向該在正面側之溝槽形成一比該在正面側之溝槽還寬的背面側之溝槽。
根據本發明的第十方案，提供根據第二方案所述的製造半導體晶片之方法，其中，該切割部件包括一劃片刀，並利用該劃片刀朝向該在正面側之溝槽形成一比該在正面側之溝槽還寬的背面側之溝槽。
根據本發明的第十一方案，提供根據第一方案所述的製造半導體晶片之方法，其中，該切割部件包括一雷射單元，並利用從該雷射單元發射之雷射朝向該在正面側之溝槽，形成一比該在正面側之溝槽還寬的背面側之溝槽。
根據本發明的第十二方案，提供根據第二方案所述的製造半導體晶片之方法，其中，該切割部件包括一雷射單元，並利用從該雷射單元發射之雷射朝向該在正面側之溝槽，形成一比該在正面側之溝槽還寬的背面側之溝槽。
根據本發明的第十三方案，提供根據第一方案所述的製造半導體晶片之方法，其中，在該基板之正面的外邊緣區域中形成有多個凹部，以及利用一從該多個凹部中選擇出的凹部來定位該切割部件。
根據本發明的第十四方案，提供根據第一方案所述的製造半導體晶片之方法，其中，該凹部的形狀是十字形、T形和L形中的至少一種。
根據本發明的第十五方案，提供一種定位切割部件之方法，包括：在一基板的背面，使該基板薄化到一凹部而不到一在正面側之溝槽，該基板包括沿著該基板之切割區域的該在正面側之溝槽以及比該在正面側之溝槽還深的在正面側之該凹部；以及利用在該基板之背面露出的該凹部作為定位標記來定位一切割部件，該 切割部件從該基板之背面沿著該基板的該在正面側之溝槽切割出背面側之溝槽。
根據第一方案和第十五方案，當在製造半導體晶片之方法(包括在基板的正面沿著基板的切割區域形成正面側溝槽的工序以及用切割部件從基板的背面朝向基板的正面側形成背側溝槽的工序)中定位切割部件時，可以在無需用諸如照相機等檢測器件來檢測正面側圖案的情況下從背側定位切割部件。
根據第二方案，與正面側的溝槽和凹部在不同步驟中形成的情況相比，能夠縮減製造工序。
根據第三方案，正面側的溝槽的深度可以不同於正面側的凹部的深度。
根據第四方案，即使當正面側的溝槽和凹部在同一步驟中形成時，它們的深度也可以不同。
根據第五至第八方案，與正面側的溝槽和凹部僅由各向同性蝕刻形成的情況相比，可以使得正面側的溝槽變窄，而且即使當在薄化工序中厚度不均一時，使用作為用於定位之標記物的凹部的尺寸也不大可能改變。
根據第十三方案，能夠進行切割部件的二維定位。
100‧‧‧光接收元件
120‧‧‧切割區域
130‧‧‧光阻圖案
140‧‧‧微溝槽
150‧‧‧膠帶
170‧‧‧溝槽
180‧‧‧紫外光
190‧‧‧膠帶
200‧‧‧紫外光
210‧‧‧半導體晶片
220‧‧‧固定部件
230‧‧‧電路板
300‧‧‧劃片刀
310‧‧‧部分
400‧‧‧光阻圖案
410‧‧‧開口
420‧‧‧開口
430‧‧‧溝槽
430A‧‧‧保護膜
440‧‧‧溝槽
440A‧‧‧保護膜
450‧‧‧底部
460‧‧‧底部
470‧‧‧溝槽
470A‧‧‧保護膜
480‧‧‧溝槽
480A‧‧‧保護膜
AM‧‧‧溝槽
AM-1‧‧‧溝槽
AM-2‧‧‧溝槽
AM-3‧‧‧溝槽
AM-4‧‧‧溝槽
Da‧‧‧深度
Db‧‧‧深度
Dc‧‧‧厚度
E1‧‧‧部分
E2‧‧‧部分
S‧‧‧恆定間距
Sa‧‧‧寬度
Sb‧‧‧寬度
Sc‧‧‧寬度
W‧‧‧導體基板
將基於下面的附圖詳細地描述本發明的示例性實施例，其中：圖1是示出根據本發明的示例性實施例的半導體晶片的製造工序的實例的流程圖；圖2A至2C是根據本發明的示例性實施例的在半導體晶片的製 造工序中半導體基板的示意性剖視圖；圖3A至3D是根據本發明的示例性實施例的在半導體晶片的製造工序中半導體基板的示意性剖視圖；圖4A至4E是根據本發明的示例性實施例的在半導體晶片的製造工序中半導體基板的示意性剖視圖；圖5是當完成電路成形時半導體基板(晶圓)的示意性俯視圖；圖6A及6B是示出由劃片刀執行的半劃片的剖視圖，圖6A是示出以由劃片刀形成的背面溝槽到達微溝槽的方式形成的背面溝槽的深度的實例，圖6B是用劃片刀將背面溝槽形成到微溝槽前的實例；圖7A至7C是示出根據本發明的示例性實施例的用於對準的溝槽的平面形狀的實例的視圖；圖8是示出根據本發明的示例性實施例的微溝槽和用於對準的溝槽的形成方法的實例的流程圖；圖9A至9D是與圖8的形成方法對應的半導體基板的示意性剖視圖；圖10A及10B是與圖8的形成方法對應的半導體基板的示意性剖視圖；以及圖11是示出開口的寬度與蝕刻深度之間的關係的曲線圖。
例如，根據本發明的製造半導體晶片之方法係應用於對具有基板形狀的部件(例如形成有多個半導體元件的半導體晶圓)進行分割(劃片)的方法以及製造每個半導體晶片的方法。形成在基板上的半導體元件不限於特定元件，並且可以包括發光元 件、光接收元件、有源元件、無源元件等。根據本發明的製造方法可以應用於從基板取出包括例如發光元件在內的半導體晶片的方法，並且發光元件可以為例如面發光型半導體雷射、發光二極管或發光晶閘管。另外，根據本發明的製造方法可以應用於從基板取出包括例如光接收元件在內的半導體晶片的方法，並且光接收元件可以為例如接觸式圖像傳感器或線傳感器。一個半導體晶片可以包括單個發光元件，並且可以包括佈置成陣列形式的多個發光元件。此外，一個半導體晶片可以包括驅動一個發光元件或多個發光元件的驅動電路。另外，基板可以由例如矽、SiC、化合物半導體、藍寶石等構成。然而，基板不限於此，至少包括半導體的基板(下文統稱為半導體基板)可以是由其他材料形成的基板。例如，在矽基板中形成諸如接觸式圖像傳感器等光接收元件，並且可以在由如GaAs等III-V族化合物構成的半導體基板中形成諸如面發光型半導體雷射或發光二極管等發光元件。
在下面的說明中，將參考附圖描述從形成有多個光接收元件的半導體基板上取出每個半導體晶片的方法。應當指出，附圖的比例或形狀被誇大以利於理解本發明特徵，從而不一定與實際裝置的比例或形狀相同。
[示例性實施例]
圖1是示出根據本發明的示例性實施例的半導體晶片的製造工序的實例的流程圖。如圖1所示，根據本示例性實施例的製造半導體晶片的方法包括：步驟(S100)，形成光接收元件；步驟(S102)，形成光阻圖案；步驟(S104)，在半導體基板的正面上 形成微溝槽和用於對準的溝槽；步驟(S106)，去除光阻圖案；步驟(S108)，將用於劃片的膠帶附著到半導體基板的正面上；步驟(S110)，通過機械加工等方法研磨基板的背面來使得用於對準的溝槽露出；步驟(S112)，利用露出的用於對準的溝槽作為標記來定位劃片刀；步驟(S114)，利用劃片刀來對半導體基板的背面進行劃片；步驟(S116)，通過機械加工等方法來研磨基板的背面而將半導體基板薄化；步驟(S118)，用紫外光(UV)照射用於劃片的膠帶，並且將用於擴展的膠帶附著到半導體基板的背面上；步驟(S120)，去除用於劃片的膠帶並且用紫外光照射用於擴展的膠帶；以及步驟(S122)，拾起半導體晶片並且在電路板等上進行晶片安裝。圖2A至2C、圖3A至3D以及圖4A至圖4E所示的半導體基板的剖視圖對應於步驟S100至步驟S122中的對應步驟。
如圖2A所示，在形成光接收元件的步驟(S100)中，在半導體基板W的正面的元件形成區域中形成多個光接收元件100。此處，例如，半導體基板W由矽基板構成。光接收元件100包括例如光電二極管、光電晶體管等。光接收元件100構成例如接觸式的圖像傳感器等。應當注意，在附圖中，對於光接收元件100示出了一個區域，但是一個光接收元件100例示了包括在被劃片的一個半導體晶片中的元件，並且在用於一個光接收元件100的區域中不僅可以形成一個光接收元件，而且可以形成多個光接收元件或其他電路元件。另外，在半導體基板W的對準區域中形成有當將劃片應用於基板時用作對準標記的用於對準的溝槽，如下面將要說明的。
圖5是示出當形成光接收元件的步驟完成時半導體基 板W的實例的俯視圖。為方便起見，僅在圖5中的中央部分示出了光接收元件100。在半導體基板W的正面上，沿矩陣方向以陣列形式形成有多個光接收元件100。光接收元件100的平面區域為近似矩形形狀，並且光接收元件100經由切割區域120彼此間隔開，切割區域120是由具有恆定間距S的切割線等限定的。另外，形成有光接收元件的元件形成區域的外側可以用作對準區域。為方便起見，形成圓圈的點劃線代表了元件形成區域與對準區域之間的邊界。
如果完成了光接收元件的形成，則在半導體基板W的正面上形成光阻圖案(S102)。如圖2B所示，光阻圖案130以如下方式製作：半導體基板W的正面的由切割線等限定的切割區域120被露出。通過微影工序來執行用於形成光阻圖案130的製作。
隨後，在半導體基板W的正面上形成微溝槽和用於對準的溝槽(S104)。如圖2C所示，微型溝槽(下面，為方便起見，稱為微溝槽或正面側的溝槽)140具有恆定的深度且利用光阻圖案130作為掩模而形成在半導體基板W的元件形成區域中，並且在對準區域中形成深度比微溝槽的深度大的用於對準的溝槽AM。微溝槽140沿著切割區域120形成為格子形狀。用於對準的溝槽AM是深度比微溝槽140的深度大的凹部，並且形成在相對於基板上的任意基準點預先確定的位置處。
微溝槽140的正面側的寬度Sa與形成在光阻圖案130中的開口的寬度幾乎相同，並且微溝槽140的寬度Sa例如從幾μm到數十μm。另外，微溝槽140的深度Da為例如約12μm至約100μm，並且形成為至少比諸如光接收元件等功能元件深。同時，用於對準的溝槽AM的正面側的寬度Sb與形成在光阻圖案130中的開口的寬 度幾乎相同，並且例如，寬度Sb大於微溝槽140的寬度Sa，為數十μm。另外，用於對準的溝槽AM的距基板正面的深度Db形成為比微溝槽140距基板正面的深度Da深。如圖5所示，例如，多個用於對準的溝槽AM可以形成在元件形成區域外的外周區域中，即，可以形成在對準區域中。通常，用於對準的溝槽AM-1、AM-2、AM-3和AM-4分別以半導體基板W的中心為基準點在X方向和Y方向上由兩個晶片形成。下面將詳細描述形成微溝槽140和用於對準的溝槽AM的方法。
在用普通劃片刀來形成微溝槽140的情況下，切割區域120的間距S增加到約40μm至60μm，這為溝槽寬度以及劃片刀的基於切削量(chipping amount)的餘留(margin)寬度之和。同時，在半導體工序中形成微溝槽140的情況下，不僅溝槽寬度窄，而且用於切割的餘留寬度變得比使用劃片刀的情況下的餘留寬度窄。也就是說，切割區域120之間的間距S會變窄，因此，通過將光接收元件高密度地佈置在晶圓上，可以使得所獲得的半導體晶片的數量得到增加。本示例性實施例的「正面側」指形成有光接收元件等的功能元件的表面側，並且「背面側」指與「正面側」相反的表面側。
隨後，去除光阻圖案(S106)。如圖3A所示，如果從半導體基板的正面去除光阻圖案130，則在正面上露出沿著切割區域120形成的微溝槽140，並使得用於對準的溝槽AM在對準區域中露出。
隨後，附著UV固化型的用於劃片的膠帶(S108)。如圖3B所示，帶有黏合劑層的用於劃片的膠帶150附著到基板的位於光接收元件側的正面上。
隨後，通過研磨基板的背面，在基板的背面側露出用於對準的溝槽AM(S110)。如圖3C所示，使基板薄化至研磨位置C作為基板厚度Dc，並且到達用於對準的溝槽AM，但不到達微溝槽140。也即，滿足關係Da<Dc<Db。通過例如背面研磨(機械加工)來使基板薄化，並且可以通過沿水平方向或垂直方向移動旋轉的磁體160，形成恆定厚度的基板。可以通過化學機械拋光(CMP)使基板薄化。如圖3D所示，如果半導體基板W薄化到研磨位置C，則用於對準的溝槽AM在基板的背面側露出。
隨後，利用露出的用於對準的溝槽作為對準標記，將切割部件定位到微溝槽140(S112)。在該實例中，將劃片刀用作切割部件。利用在基板的背面側露出的用於對準的溝槽AM作為對準標記，定位佈置在基板的背面側的劃片刀或劃片刀裝置。感測在基板的背面側露出的用於對準的溝槽的感測單元用於上述定位步驟，利用感測單元的感測結果，將劃片刀相對於對應的微溝槽定位。感測單元是例如對基板的背面側進行成像的成像照相機，基於由成像照相機拍攝到的基板背面的圖像來識別用於對準的溝槽AM的圖案和位置，並基於識別的結果將劃片刀定位到對應的微溝槽。如圖5所示，例如，在用於對準的溝槽AM在半導體基板W的X方向和Y方向上分別由兩個晶片形成的情況下，從拍攝到的圖像識別出四個用於對準的溝槽AM-1至AM-4。隨後，利用用於對準的溝槽AM-1和AM-2來執行X方向上的定位，並且利用用於對準的溝槽AM-3和AM-4來執行Y方向上的定位。通過這樣做，將劃片刀相對於要切割出的微溝槽定位。如果完成了劃片刀的二維方向上的定位，則執行劃片刀的Z方向上的定位。Z方向是半導體基板W的厚度 方向，並且通過Z方向的定位來確定形成在背面側的溝槽170的深度。
如果定位完成，則從基板的背面側沿著微溝槽140利用劃片刀執行半劃片(S112)。定位的劃片刀在旋轉的同時沿X方向和Y方向水平地移動。結果，如圖4A所示，朝向微溝槽140形成背面側的溝槽170。
圖6A和圖6B是示出利用劃片刀形成的背面側的溝槽的示意性剖視圖。劃片刀300在旋轉的同時從背面沿著微溝槽140切割半導體基板W，從而在半導體基板W中形成溝槽170。例如，劃片刀300是盤形的切割部件。此處，示出了頂端部分具有恆定厚度的實例，但是可以採用具有漸縮形的頂端部分的劃片刀。利用在基板背面中露出的用於對準的溝槽AM作為標記，將劃片刀300在半導體基板W之外的平行於基板背面的平面中對準，並且此外，通過在與半導體基板W的背面垂直的方向上移動預定量而在基板的厚度方向上對準。在對準之後，通過在劃片刀300旋轉的同時使劃片刀300或半導體基板W中的至少一者與半導體基板W的背面平行地在X方向或Y方向上移動，而在半導體基板W中形成溝槽170。
利用劃片刀300形成的溝槽170(切口寬度Sc)具有與劃片刀300的厚度幾乎相等的寬度。另外，利用劃片刀300形成的背面側的溝槽170可以具有到達微溝槽140的深度，如圖6A所示，並且可以具有未到達微溝槽140的深度，如圖6B所示。亦即，在後者情況下，如果存在於微溝槽140與背面側的溝槽170之間的部分310的距離等於或小於預定值，則易於分割溝槽170與微溝槽140之間的區域。此處，微溝槽140以比用劃片刀形成的背面側的溝槽170的寬度 Sc窄的寬度Sa形成，但是這是由於如下事實：如果微溝槽140以比背面側的溝槽170的寬度窄的寬度形成，則與僅通過劃片刀來劃分半導體基板的情況相比，增加了可以從一個晶圓獲取的半導體晶片的數量。如圖2C所示，如果可以從半導體基板的正面到其背面形成長度為幾μm至約十幾μm的微溝槽140，則不需要首先利用劃片刀在背面側形成溝槽，但是不易於形成具有這樣的深度的微溝槽。出於此原因，結合採用從背面用劃片刀執行的半劃片方法。
當用劃片刀300來執行半劃片時，利用用於劃片的膠帶150來保持切割出的半導體晶片。用於劃片的膠帶150包括膠帶基底部件以及層疊在膠帶基底部件上的黏合劑層。黏合劑層由紫外線固化型樹脂來構成，並且在被施加紫外光之前具有恆定的黏度。如果紫外光施加到黏合劑層，則黏合劑層固化，從而失去其黏合特性。出於此原因，將黏合劑層黏貼到包括微溝槽140和用於對準的溝槽AM的基板的正面上，並且保持半導體晶片使得半導體晶片在劃片之後不分離。
隨後，研磨基板的背面，進一步使得基板的厚度薄化(S116)。以之前步驟S110的情況相同的方式，通過背面研磨(機加工)來執行基板的薄化。如圖4B所示，通過執行基板的背面側的背面研磨，基板進一步薄化，從而基板具有期望的厚度。然而，例如，如果基板在之前的步驟S110中到達期望的厚度，則薄化步驟不是必要的，可以省去。
隨後，用紫外光(UV)照射用於劃片的膠帶，將紫外線固化型的用於擴展的膠帶附著到基板的背面上(S118)。如圖4C所示，利用紫外光180來照射用於劃片的膠帶150，且使用於劃片 的膠帶150的黏合劑層固化。此後，將用於擴展的膠帶190附著到半導體基板W的背面上。
隨後，去除用於劃片的膠帶，用紫外光來照射用於擴展的膠帶(S120)。如圖4D所示，從半導體基板的正面去除用於劃片的膠帶150。另外，用紫外光200來照射基板的背面的用於擴展的膠帶190，並且使用於擴展的膠帶190的黏合劑層固化。用於擴展的膠帶190的基底部件具有彈性並且以如下的方式伸展：在容易地執行了劃片之後拾起被劃片的半導體晶片，並且光接收元件之間的間距發生擴展。
隨後，執行劃片後的半導體晶片的拾起和晶片安裝步驟(S122)。如圖4E所示，利用諸如導電糊劑(例如黏合劑或焊料)等固定部件220把從用於擴展的膠帶190拾起的半導體晶片210安裝到電路板230上，並將電路板230安裝到諸如圖像形成裝置等電子裝置上。
隨後，將對在步驟S104(圖2C)中描述的形成微溝槽和用於對準的溝槽的方法進行說明。如上所述，當從半導體基板的背面執行切割部件的切割時，用於對準的溝槽AM用作對準標記。出於此原因，如果用於對準的溝槽AM可用作對準標記，則用於對準的溝槽AM的平面形狀不限於特定的形狀。圖7A至7C是用於對準的溝槽的平面形狀的實例。圖7A示出了十字形，圖7B示出了T形，圖7C示出了L形。作為這些形狀的共同點，每個用於對準的溝槽具有在X方向和Y方向上延伸的部分E1和E2，並且兩個延伸部分E1和E2的寬度Sb彼此相等。
在本示例性實施例中，例如，在同一步驟中同時形成 微溝槽140和用於對準的溝槽AM。如圖2C所示，在光阻圖案130中形成用於蝕刻微溝槽140的開口，並且開口的寬度與微溝槽140的正面側的寬度Sa幾乎相同。此外，在光阻圖案130中形成用於蝕刻用於對準的溝槽AM的開口，並且開口的寬度與在用於對準的溝槽AM的X方向或Y方向上延伸的部分E1(E2)的寬度Sb幾乎相同。在本示例性實施例中，為了使得在同一步驟中同時形成的微溝槽140和用於對準的溝槽AM的深度彼此不同(Da<Db)，利用取決於光阻圖案的開口寬度的蝕刻速度差。也即，當用於形成用於對準的溝槽AM的開口的寬度大於用於形成微溝槽140的寬度Sa的光阻圖案130的開口的寬度時，用於對準的溝槽AM的蝕刻速度比微溝槽140的蝕刻速度快，結果，用於對準的溝槽AM的蝕刻深度Db比微溝槽140的蝕刻深度Da深。蝕刻深度之差(Db-Da)可以具有如下的量值：研磨背面時的研磨位置C可依據該量值來設定。
圖8是在同一步驟中同時形成微溝槽和用於對準的溝槽時的形成方法的實例。在本形成方法中，可以使用反應離子蝕刻(RIE)裝置，不止一次地重複執行蝕刻步驟和保護膜沉積步驟，以各向異性乾蝕法形成具有較深深度的溝槽，即，具有大縱橫比的溝槽。通過交換供應給RIE裝置的反應氣體，實現蝕刻步驟和保護膜沉積步驟的切換。
在圖9A至9D中示出了在圖8的各步驟中形成的溝槽的示意性剖視圖，並且參考圖9A至9D來說明形成方法。為易於理解，示意性地示出了圖9A至9D所示的溝槽的形狀等。在矽基板W中形成光接收元件之後，用光阻劑塗覆矽基板的正面，此後，利用微影步驟在基板的正面上形成光阻圖案(S200)。如圖9A所示，在 矽基板W的正面上形成光阻圖案400。光阻劑是例如黏度為100cpi的i線(i-line)光阻劑，並且具有約8μm厚度的塗層。通過使用例如i線步進曝光機和TMAH為2.38%的顯影溶液在光阻劑中形成用於形成微溝槽140的開口410和用於形成用於對準的溝槽AM的開口420。開口410的寬度與微溝槽140的寬度Sa幾乎相同，為例如5μm。開口420的寬度與用於對準的溝槽AM的寬度Sb幾乎相同，為例如12μm。
隨後，通過蝕刻來形成溝槽(S210)。在本形成方法中，例如，電感耦合電漿(ICP)用作反應離子蝕刻(RIE)裝置。蝕刻條件為例如如下。功率為600W，偏壓功率為23W，反應氣體：SF6=170sccm，蝕刻時間為七秒。如圖9B所示，通過蝕刻而在從開口410露出的矽表面上形成溝槽430並且在從開口420露出的矽表面上形成溝槽440。該蝕刻是由反應氣體的電漿產生的自由基和離子在基板的水平方向和垂直方向上以蝕刻速度按恆定的選擇比來執行的。另外，由於開口420的寬度大於開口410的寬度，則易於蝕刻開口420，結果，溝槽440的蝕刻深度比溝槽430的蝕刻深度深。
隨後，在溝槽內沉積保護膜(S220)。保護膜的沉積條件為例如如下。功率和偏壓功率與蝕刻時的功率和偏壓功率相同，但是反應氣體從SF6切換到C4F8。供應例如120sccm的C4F8，並且保護膜的沉積時間為五秒。如圖9C所示，通過保護膜的沉積，在溝槽430和溝槽440內形成保護膜430A和440A。
隨後，通過蝕刻來形成溝槽(S230)。蝕刻條件與步驟S210時的蝕刻條件相同。反應氣體從S4F8切換到SF6，僅通過由反應氣體的電漿產生的自由基和離子中的自由基來攻擊溝槽的側 壁，但是因為溝槽中存在保護膜430A和440A，所以不能蝕刻溝槽。同時，如圖9D所示，在溝槽底部，保護膜430A和440A因偏壓功率而被垂直入射的離子去除，所以在溝槽的底部450和460露出矽。出於此原因，在溝槽底部450和460處露出的矽被蝕刻，如圖10A所示，在首先形成的溝槽430的底部450中形成不同的溝槽470，並且以相同的方式，在首先形成的溝槽440的底部460處形成不同的溝槽480。
隨後，在溝槽內沉積保護膜(S240)。該步驟與步驟S220時的步驟相同。反應氣體從SF6切換到C4F8。如圖10B所示，保護膜470A和480A被沉積在溝槽內。通過多次重複保護膜的蝕刻和沉積，來執行各向異性乾蝕法並且可以同時形成深的微溝槽140和用於對準的深溝槽AM。因此，由於由開口410形成的溝槽的深度比通過開口420形成的溝槽的深度淺，所以用於對準的溝槽的蝕刻深度Db比微溝槽的蝕刻深度Da深。
圖11是示出在矽基板中形成圖7C所示的L形的用於對準的溝槽時開口的寬度與蝕刻深度之間的關係的曲線圖。例如，如果微溝槽140的寬度Sa為約5μm並且用於對準的溝槽的寬度Sb為70μm，則微溝槽140的蝕刻深度Da約100μm，且可以使得用於對準的溝槽AM的蝕刻深度Db為約170μm。獲得約70μm作為蝕刻深度差(Db-Da)，由此可以將圖3C所示的研磨位置C設定在該範圍內。
前述的蝕刻條件和保護膜沉積條件只是例子，可以適當地根據微溝槽140和用於對準的溝槽AM的形狀、尺寸和蝕刻深度來改變條件。例如，通過增加蝕刻步驟和保護膜沉積步驟的重複次數，可以按較高的縱橫比來形成微溝槽和用於對準的溝槽。另外，微溝槽140和用於對準的溝槽AM的側壁可以形成為幾乎垂直地從 基板的正面延伸，或者可以以側壁沿向前的方向傾斜從而溝槽寬度逐漸縮窄的方式來形成。側壁的傾斜是通過適當地改變蝕刻條件和保護膜沉積條件來獲得的。
如上所述，根據本示例性實施例，在基板的正面側形成微溝槽和用於對準的溝槽，並且通過使得基板的背面薄化，在基板的背面側露出用於對準的溝槽，從而可以使用用於對準的溝槽作為切割部件在基板的背面側的對準標記(定位標記)，並且將作為切割部件的劃片刀定位在對應於正面側的微溝槽上。另外，根據本示例性實施例，由於不需要設置用於感測基板的正面側的微溝槽的位置的感測照相機等，所以提高了利用基板的正面側的空間的自由度。此外，不需要用於從基板的背面側感測微溝槽的位置的紅外照相機或線。
在上述示例性實施例中，描述了從基板的背面側利用劃片刀來切割基板的實例，但是當切割基板時，可以使用除了劃片刀之外的切割部件。例如，切割部件可以是利用雷射照射來切割基板的雷射單元，甚至在該情況下，利用用於對準的溝槽作為標記，將雷射的照射位置定位在對應的微溝槽處。作為使用雷射照射的切割方法，可以通過雷射照射產生的熱來熔化並切割基板，可以通過改變基板的內部來分割基板。雷射單元可以包括發射雷射的雷射元件和控制雷射元件的雷射發射的控制器。
此外，根據上述的示例性實施例，描述了在同一步驟中形成微溝槽和用於對準的溝槽的實例，但是可以在不同的製造步驟中形成微溝槽和用於對準的溝槽。例如，微溝槽的蝕刻步驟獨立於用於對準的溝槽的蝕刻步驟來執行。在獨立的步驟中製造的情況 下，用於對準的溝槽的寬度Sb不需要大於微溝槽的寬度Sa，並且可以小於微溝槽的寬度Sa。然而，用於對準的溝槽的深度Db比微溝槽的深度Da深是必要的。
此外，根據上述的示例性實施例，描述了在由矽構成的半導體基板中形成微溝槽和用於對準的溝槽的實例，但是半導體基板可以是由例如GaAs、藍寶石、SiC等其他材料構成的半導體基板或絕緣基板。另外，描述了在各向異性乾蝕法時將矽用作產生由開口的寬度差引起蝕刻速度或蝕刻深度的差異的材料的實例，但是可以使用除矽以外的其他材料。
此外，在上述示例性實施例中，在圖7A至7C中示出了用於對準的溝槽的平面形狀，但是這些是例子，用於對準的溝槽的平面形狀可以是任意形狀，例如多邊形形狀或圓形形狀，只要該形狀可以用作用於對準的標記即可。此外，在上述的示例性實施例中，描述了在基板的外邊緣的對準區域中形成用於對準的溝槽的實例，但是用於對準的溝槽不一定形成在基板的外邊緣中，也可以形成在基板的中央部分內或者元件形成區域內，只要能用作用於定位的標記即可。此外，在上述說明中，用於對準的標記在X方向和Y方向上分別由兩個晶片形成，但是用於對準的標記的數量是任意的，可以為四個以上，或者可以小於四個。
如上所述，詳細描述了本發明的較佳示例性實施例，但是本發明不限於具體的示例性實施例，可以在不偏離申請專利範圍中所描述的本發明的主旨的範圍內做出各種修改和改變。
出於解釋和說明的目的提供了本發明的示例性實施例的前述說明。不意在窮舉或將本發明限制為所公開的確切形式。 顯然，對於本技術領域的技術人員可以進行許多修改和變型。選擇和說明本示例性實施例是為了更好地解釋本發明的原理及其實際應用，因此使得本技術領域的其他人能夠為實現各種實施例理解本發明和各種適合於所構想的特定應用的修改。目的在於通過所附申請專利範圍及其等同內容限定本發明的範圍。
本申請基於2014年12月15日遞交的日本專利申請No.2014-253227並且主張該專利申請的優先權。

Claims (15)

  1. 一種製造半導體晶片之方法，包括：沿著一基板的切割區域在正面側形成一溝槽以及一比該在正面側之溝槽還深的凹部，該凹部係作為沿著該在正面側之溝槽從該基板之背面執行切割之切割部件的定位標記；在該基板之背面，使該基板薄化到該凹部而不到該在正面側之溝槽；利用在該基板之背面露出的該凹部作為該定位標記，從該基板之背面定位該切割部件；以及利用經定位之該切割部件從該基板之背面側朝向該基板的該在正面側之溝槽來執行切割。
  2. 如請求項1之製造半導體晶片之方法，其中，該在正面側之溝槽及該凹部係藉由同一步驟中的同一蝕刻工序所形成。
  3. 如請求項2之製造半導體晶片之方法，其中，該在正面側之溝槽及該凹部係在該同一蝕刻工序中利用蝕刻速度差所形成。
  4. 如請求項2之製造半導體晶片之方法，其中，在一用於蝕刻之保護膜的開口的寬度中，用於形成該凹部之開口的寬度係比用於形成該在正面側之溝槽之開口的寬度還大。
  5. 如請求項1之製造半導體晶片之方法，其中，該在正面側之溝槽及該凹部係藉由各向異性蝕刻所形成。
  6. 如請求項2之製造半導體晶片之方法，其中，該在正面側之溝槽及該凹部係藉由各向異性蝕刻所形成。
  7. 如請求項1之製造半導體晶片之方法，其中，該在正面側之溝槽及該凹部係藉由各向異性乾蝕刻所形成。
  8. 如請求項2之製造半導體晶片之方法，其中，該在正面側之溝槽及該凹部係藉由各向異性乾蝕刻所形成。
  9. 如請求項1之製造半導體晶片之方法，其中，該切割部件包括一劃片刀，並利用該劃片刀朝向該在正面側之溝槽形成一比該在正面側之溝槽還寬的背面側之溝槽。
  10. 如請求項2之製造半導體晶片之方法，其中，該切割部件包括一劃片刀，並利用該劃片刀朝向該在正面側之溝槽形成一比該在正面側之溝槽還寬的背面側之溝槽。
  11. 如請求項1之製造半導體晶片之方法，其中，該切割部件包括一雷射單元，並利用從該雷射單元發射之雷射朝向該在正面側之溝槽，形成一比該在正面側之溝槽還寬的背面側之溝槽。
  12. 如請求項2之製造半導體晶片之方法，其中，該切割部件包括一雷射單元，並利用從該雷射單元發射之雷射朝向該在正面側之溝槽，形成一比該在正面側之溝槽還寬的背面側之溝槽。
  13. 如請求項1之製造半導體晶片之方法，其中，在該基板之正面的外邊緣區域中形成有多個凹部，以及利用一從該多個凹部中選擇出的凹部來定位該切割部件。
  14. 如請求項1之製造半導體晶片之方法，其中，該凹部的形狀是十字形、T形和L形中的至少一種。
  15. 一種定位切割部件之方法，包括： 在一基板的背面，使該基板薄化到一凹部而不到一在正面側之溝槽，該基板包括沿著該基板之切割區域的該在正面側之溝槽以及比該在正面側之溝槽還深的在正面側之該凹部；以及利用在該基板之背面露出的該凹部作為定位標記來定位一切割部件，該切割部件從該基板之背面沿著該基板的該在正面側之溝槽切割出背面側之溝槽。
TW104136680A 2014-12-15 2015-11-06 用於製造半導體晶片之方法以及用於定位切割部件之方法 TWI612569B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014253227A JP5817905B1 (ja) 2014-12-15 2014-12-15 半導体片の製造方法
JP2014-253227 2014-12-15

Publications (2)

Publication Number Publication Date
TW201633384A true TW201633384A (zh) 2016-09-16
TWI612569B TWI612569B (zh) 2018-01-21

Family

ID=54477891

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104136680A TWI612569B (zh) 2014-12-15 2015-11-06 用於製造半導體晶片之方法以及用於定位切割部件之方法

Country Status (6)

Country Link
US (1) US9865468B2 (zh)
EP (1) EP3035381A1 (zh)
JP (1) JP5817905B1 (zh)
KR (1) KR20160072770A (zh)
CN (1) CN105702626B (zh)
TW (1) TWI612569B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6467592B2 (ja) * 2016-02-04 2019-02-13 パナソニックＩｐマネジメント株式会社 素子チップの製造方法および電子部品実装構造体の製造方法ならびに電子部品実装構造体
DE102016109693B4 (de) * 2016-05-25 2022-10-27 Infineon Technologies Ag Verfahren zum Trennen von Halbleiterdies von einem Halbleitersubstrat und Halbleitersubstratanordnung
US9905466B2 (en) * 2016-06-28 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer partitioning method and device formed
CN106503151B (zh) * 2016-10-21 2019-12-13 北京源著智能科技有限公司 板材的处理方法和系统
CN107086177B (zh) * 2017-03-20 2020-03-10 通富微电子股份有限公司 半导体圆片级封装方法及半导体圆片级封装方法用刀具
JP2018181929A (ja) * 2017-04-05 2018-11-15 株式会社ディスコ 加工方法
CN109216269A (zh) * 2017-06-30 2019-01-15 西安中车永电电气有限公司 一种用于高压igbt芯片的厚片双面划片方法
JP7163577B2 (ja) * 2017-12-28 2022-11-01 富士電機株式会社 半導体装置の製造方法
US11222851B2 (en) 2017-12-28 2022-01-11 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device
CN109585369A (zh) * 2018-12-27 2019-04-05 苏州苏纳光电有限公司 半导体芯片的分片方法
US20220139780A1 (en) 2019-03-01 2022-05-05 Kyocera Corporation Semiconductor device and production method for semiconductor device
JP7287084B2 (ja) * 2019-04-17 2023-06-06 セイコーエプソン株式会社 電気光学装置の製造方法、および有機エレクトロルミネッセンス装置の製造方法
US10992103B1 (en) * 2019-12-02 2021-04-27 Sharp Fukuyama Laser Co., Ltd. Laser device
CN112002637A (zh) * 2020-07-16 2020-11-27 全球能源互联网研究院有限公司 一种大功率电力电子器件晶圆的裂片方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0775955A (ja) * 1993-06-17 1995-03-20 Disco Abrasive Syst Ltd 精密切削装置
JPH07183255A (ja) * 1993-12-24 1995-07-21 Nippondenso Co Ltd 接合基板の切断方法
US6528393B2 (en) 2000-06-13 2003-03-04 Advanced Semiconductor Engineering, Inc. Method of making a semiconductor package by dicing a wafer from the backside surface thereof
JP2003124151A (ja) 2001-10-17 2003-04-25 Disco Abrasive Syst Ltd サファイア基板のダイシング方法
US6794272B2 (en) * 2001-10-26 2004-09-21 Ifire Technologies, Inc. Wafer thinning using magnetic mirror plasma
JP4556158B2 (ja) * 2002-10-22 2010-10-06 株式会社Ｓｕｍｃｏ 貼り合わせｓｏｉ基板の製造方法および半導体装置
JP4354262B2 (ja) * 2003-12-08 2009-10-28 株式会社ディスコ レーザー加工された変質層の確認方法
US7420317B2 (en) 2004-10-15 2008-09-02 Fujifilm Dimatix, Inc. Forming piezoelectric actuators
JP2009088252A (ja) 2007-09-28 2009-04-23 Sharp Corp ウエハのダイシング方法および半導体チップ
US7824962B2 (en) * 2008-01-29 2010-11-02 Infineon Technologies Ag Method of integrated circuit fabrication
CN101958244A (zh) * 2009-07-21 2011-01-26 中微半导体设备(上海)有限公司 深反应离子刻蚀方法及其气体流量控制装置
KR101102658B1 (ko) * 2009-11-27 2012-01-04 주식회사 하이닉스반도체 웨이퍼 및 그 형성 방법
US9299664B2 (en) 2010-01-18 2016-03-29 Semiconductor Components Industries, Llc Method of forming an EM protected semiconductor die
JP2011181618A (ja) * 2010-02-26 2011-09-15 Renesas Electronics Corp 半導体装置の製造方法、半導体装置の製造装置及びプログラム
US8039340B2 (en) * 2010-03-09 2011-10-18 Micron Technology, Inc. Methods of forming an array of memory cells, methods of forming a plurality of field effect transistors, methods of forming source/drain regions and isolation trenches, and methods of forming a series of spaced trenches into a substrate
JP2012064961A (ja) * 2011-11-08 2012-03-29 Panasonic Corp 電子部品の製造方法
US8748297B2 (en) * 2012-04-20 2014-06-10 Infineon Technologies Ag Methods of forming semiconductor devices by singulating a substrate by removing a dummy fill material
JP2013247175A (ja) * 2012-05-24 2013-12-09 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
US8772126B2 (en) * 2012-08-10 2014-07-08 Infineon Technologies Ag Method of manufacturing a semiconductor device including grinding from a back surface and semiconductor device
US9385268B2 (en) * 2014-11-10 2016-07-05 Fuji Xerox Co., Ltd. Method of manufacturing semiconductor chips

Also Published As

Publication number Publication date
CN105702626B (zh) 2018-10-09
EP3035381A1 (en) 2016-06-22
KR20160072770A (ko) 2016-06-23
CN105702626A (zh) 2016-06-22
JP5817905B1 (ja) 2015-11-18
JP2016115803A (ja) 2016-06-23
US9865468B2 (en) 2018-01-09
TWI612569B (zh) 2018-01-21
US20160172203A1 (en) 2016-06-16

Similar Documents

Publication Publication Date Title
TWI612569B (zh) 用於製造半導體晶片之方法以及用於定位切割部件之方法
US9754833B2 (en) Method for manufacturing semiconductor chip that includes dividing substrate by etching groove along cutting region of substrate combined with forming modified region by laser irradiating along cutting region in substrate
US9589812B2 (en) Fabrication method of semiconductor piece
US9997363B2 (en) Method for producing semiconductor piece, circuit board and electronic device including semiconductor piece, and method for designing etching condition
US9034734B2 (en) Systems and methods for plasma etching compound semiconductor (CS) dies and passively aligning the dies
TW201812954A (zh) 平面光子電路及裝置用之晶圓級蝕刻方法
US9412620B2 (en) Three-dimensional integrated circuit device fabrication including wafer scale membrane
JP5637331B1 (ja) 半導体片の製造方法、半導体片を含む回路基板および画像形成装置
TWI574319B (zh) 半導體物件之製造方法
US10377094B2 (en) Manufacture of truncated lenses, of pairs of truncated lenses and of corresponding devices
TW202111794A (zh) 半導體裝置及其形成方法
CN110741470A (zh) 流体组装基片和制备方法
US20150311104A1 (en) Method and system for aligning and orienting dies
JP2019102550A (ja) 半導体基板の製造方法
KR100609805B1 (ko) 마이크로 렌즈의 제조 방법, 고체 촬상 소자의 제조 방법및 고체 촬상 소자
KR101856481B1 (ko) 광 디바이스용 기판 및 그 제조방법 및 광 디바이스
JP5884935B1 (ja) 半導体片の製造方法
KR102327105B1 (ko) 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩