CN109216269A - 一种用于高压igbt芯片的厚片双面划片方法 - Google Patents

一种用于高压igbt芯片的厚片双面划片方法 Download PDF

Info

Publication number
CN109216269A
CN109216269A CN201710525678.5A CN201710525678A CN109216269A CN 109216269 A CN109216269 A CN 109216269A CN 201710525678 A CN201710525678 A CN 201710525678A CN 109216269 A CN109216269 A CN 109216269A
Authority
CN
China
Prior art keywords
scribing
wafer
sided
high pressure
sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710525678.5A
Other languages
English (en)
Inventor
冯科
杨晓菲
王昭
曹琳
王豹子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xi'an Zhongche Yongji Electric Co Ltd
Original Assignee
Xi'an Zhongche Yongji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xi'an Zhongche Yongji Electric Co Ltd filed Critical Xi'an Zhongche Yongji Electric Co Ltd
Priority to CN201710525678.5A priority Critical patent/CN109216269A/zh
Publication of CN109216269A publication Critical patent/CN109216269A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Dicing (AREA)

Abstract

本发明公开了一种用于高压IGBT芯片的厚片双面划片方法，其首先从晶圆的正面进行位置对准，进行第一次划片；完成第一次划片后，在晶圆的边缘再次切割，切割深度为划透整个晶圆，作为背面划片时的对位标记；根据步骤二做好的对位标记进行对位及划片；划片深度为晶圆总厚度减去第一次划片的深度再加余量，最后完成双面划片。本发明采用双面划片技术相比较于传统的单面划片技术可以有效的减少芯片划片后的崩边的数量和大小，因此可以减少因崩边引起的芯片性能下降及不合格品的数量，提高了产品合格率和经济效益。

Description

一种用于高压IGBT芯片的厚片双面划片方法
技术领域
本发明属于IGBT芯片技术领域，涉及高压IGBT芯片的加工，尤其是一种用于高压IGBT芯片的厚片双面划片方法。
背景技术
IGBT(绝缘栅双极晶体管)具有高频率、高电压、大电流、易于驱动、功耗低的特性，是目前电力电子技术中最最重要的高压、大功率开关器件，主要应用于轨道牵引、电机控制、不间断电源、焊接设备、电能转换等领域。
IGBT芯片制造的最后一个环节是划片，就是将晶圆切割成单个的芯片，通常是使用划片机利用旋转的切割刀片进行划片，要求划片后芯片边缘数量越少越好，崩边大小小于10微米。
常规的划片方法是切割刀片一次切割透，主要针对的晶圆厚度为中等以下的厚度，而对于6500V以上的IGBT芯片，晶圆厚度通常在600微米以上，不适合现有工艺，会出现划片崩边较大、数量较多的现象。
对于6500V以上的高压IGBT芯片，常规划片的过程中，常常出现划片崩边较大。崩边数量多的现象，造成芯片的电特性下降，甚至不合格，导致IGBT芯片的可靠性及经济效益降低。
半导体晶圆划片还可以采用激光划片的方式进行划片，其特点是不受晶圆厚度的限制，且划片边缘几乎无崩边。激光划片由于采用高能激光进行划片，所以设备价格较高，且设备故障率较高，影响生产，同时激光划片的效率低，不适合规模生产。
发明内容
本发明的目的在于克服上述现有技术的缺点，提供一种用于高压IGBT芯片的厚片双面划片方法。
本发明的目的是通过以下技术方案来实现的：
这种用于高压IGBT芯片的厚片双面划片方法，包括以下步骤：
步骤一、从晶圆的正面进行位置对准，进行第一次划片，速度为；
步骤二、完成第一次划片后，在晶圆的边缘再次切割，切割深度为划透整个晶圆，作为背面划片时的对位标记；
步骤三、背面划片，根据步骤二做好的对位标记进行对位及划片；划片深度为晶圆总厚度减去第一次划片的深度再加余量，最后完成双面划片。
进一步，以上步骤一中，将先将晶圆正面向上贴于蓝膜上，根据芯片图形进行划道对准，进行第一次划片。
进一步，以上步骤一中，划片的深度为100～200μm。
进一步，以上步骤二中，在晶圆的边缘再次切割的切割长度为2～3mm。
进一步，以上步骤三中，余量为50μm。
进一步，以上步骤三中，首先将正面划过的晶圆从蓝膜上去下，将背面向上重新进行贴蓝膜，然后进行背面划片操作。
本发明具有以下有益效果：
本发明采用双面划片技术相比较于传统的单面划片技术可以有效的减少芯片划片后的崩边的数量和大小，因此可以减少因崩边引起的芯片性能下降及不合格品的数量，提高了产品合格率和经济效益。
附图说明
图1为本发明的晶圆正面第一次划片示意图；
图2为本发明做背面划片的对位标记示意图；
图3为本发明的背面划片示意图；
图4为晶圆1贴在蓝膜2上的示意图；
图5为本发明实施例的步骤2)的示意图，其中(a)为正视图，(b)为侧视图；
图6为本发明实施例的步骤3)的示意图，其中(a)为正视图，(b)为侧视图；
图7为本发明实施例的步骤5)的示意图，其中(a)为正视图，(b)为侧视图。
具体实施方式
下面结合附图对本发明做进一步详细描述：
本发明用于高压IGBT芯片的厚片双面划片方法包括以下步骤：
步骤一：如图1所示，由于芯片的图形都在晶圆1的正面，因此划片是要从晶圆正面进行位置对准，进行第一次划片，划片的深度为100～200μm，推荐速度约为1mm/s。
步骤二：如图2所示，完成第一次划片后，在晶圆1的边缘再次切割，切割深度为划透整个晶圆，长度为2～3mm，作为背面划片时的对位标记，因为晶圆最外围一圈是没有完整芯片的，因此此处因划透而产生的崩边是不会影响到好的芯片的。
步骤三：背面划片，如图3所示，根据前步做好的对位标记进行对位及划片，划片深度为晶圆总厚度减去第一次划片的深度再加上一定的余量，比如50μm，例如：晶圆厚600μm，第一次划片深度200μm，责背面划片深度越为600-200+50＝450μm。
以下结合附图给出本发明的其中一种具体实施例：
实施例
本实施例包括以下步骤：
1)将晶圆1正面向上贴于蓝膜2上(如图4所示)；
2)根据芯片图形，进行划道对准，进行第一次划片，划片深度100～200微米(如图5所示)；
3)在晶圆1的边缘制作对位标记，将边缘2～3mm处切割透，使得背面可以看到边缘的切割后的痕迹(如图6所示)；
4)将正面划过的晶圆1从蓝2上去下，将背面向上重新进行贴蓝膜；
5)背面划片，根据正面划片时在晶圆边缘制作的对位标记进行对位，将晶圆切割成分离的芯片(如图7所示)。

Claims (6)

1.一种用于高压IGBT芯片的厚片双面划片方法，其特征在于，包括以下步骤：
步骤一、从晶圆的正面进行位置对准，进行第一次划片；
步骤二、完成第一次划片后，在晶圆的边缘再次切割，切割深度为划透整个晶圆，作为背面划片时的对位标记；
步骤三、背面划片，根据步骤二做好的对位标记进行对位及划片；划片深度为晶圆总厚度减去第一次划片的深度再加余量，最后完成双面划片。
2.根据权利要求1所述的用于高压IGBT芯片的厚片双面划片方法，其特征在于，步骤一中，将先将晶圆正面向上贴于蓝膜上，根据芯片图形进行划道对准，进行第一次划片。
3.根据权利要求1所述的用于高压IGBT芯片的厚片双面划片方法，其特征在于，步骤一中，划片的深度为100～200μm。
4.根据权利要求1所述的用于高压IGBT芯片的厚片双面划片方法，其特征在于，步骤二中，在晶圆的边缘再次切割的切割长度为2～3mm。
5.根据权利要求1所述的用于高压IGBT芯片的厚片双面划片方法，其特征在于，步骤三中，余量为50μm。
6.根据权利要求1所述的用于高压IGBT芯片的厚片双面划片方法，其特征在于，步骤三中，首先将正面划过的晶圆从蓝膜上去下，将背面向上重新进行贴蓝膜，然后进行背面划片操作。
CN201710525678.5A 2017-06-30 2017-06-30 一种用于高压igbt芯片的厚片双面划片方法 Pending CN109216269A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710525678.5A CN109216269A (zh) 2017-06-30 2017-06-30 一种用于高压igbt芯片的厚片双面划片方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710525678.5A CN109216269A (zh) 2017-06-30 2017-06-30 一种用于高压igbt芯片的厚片双面划片方法

Publications (1)

Publication Number Publication Date
CN109216269A true CN109216269A (zh) 2019-01-15

Family

ID=64961311

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710525678.5A Pending CN109216269A (zh) 2017-06-30 2017-06-30 一种用于高压igbt芯片的厚片双面划片方法

Country Status (1)

Country Link
CN (1) CN109216269A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110228140A (zh) * 2019-06-27 2019-09-13 大连达利凯普科技有限公司 一种单层片式晶界层陶瓷电容器的切割方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010055856A1 (en) * 2000-06-13 2001-12-27 Su Tao Method of dicing a wafer from the back side surface thereof
US20080277806A1 (en) * 2007-05-08 2008-11-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor wafer with assisting dicing structure and dicing method thereof
US20090189258A1 (en) * 2008-01-29 2009-07-30 Infineon Technologies Ag Method of integrated circuit fabrication
CN105308724A (zh) * 2013-07-01 2016-02-03 富士施乐株式会社 切割部件的末端形状的设计方法、半导体芯片制造方法、电路板及电子装置
CN105702626A (zh) * 2014-12-15 2016-06-22 富士施乐株式会社 制造半导体芯片的方法以及定位切割部件的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010055856A1 (en) * 2000-06-13 2001-12-27 Su Tao Method of dicing a wafer from the back side surface thereof
US20080277806A1 (en) * 2007-05-08 2008-11-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor wafer with assisting dicing structure and dicing method thereof
US20090189258A1 (en) * 2008-01-29 2009-07-30 Infineon Technologies Ag Method of integrated circuit fabrication
CN105308724A (zh) * 2013-07-01 2016-02-03 富士施乐株式会社 切割部件的末端形状的设计方法、半导体芯片制造方法、电路板及电子装置
CN105702626A (zh) * 2014-12-15 2016-06-22 富士施乐株式会社 制造半导体芯片的方法以及定位切割部件的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110228140A (zh) * 2019-06-27 2019-09-13 大连达利凯普科技有限公司 一种单层片式晶界层陶瓷电容器的切割方法

Similar Documents

Publication Publication Date Title
CN106876262B (zh) 一种制作高效玻璃钝化芯片工艺
CN102554472B (zh) 一种用于薄膜太阳能电池的划线方法及其设备
CN103358032A (zh) 一种cis产品的圆片级划片方法
CN102299212B (zh) 一种晶体硅太阳能电池制作方法
CN110085702A (zh) 一种有效降低激光切割损失的高效光伏电池制作方法
CN104476684B (zh) 一种led芯片切割方法
CN104078353A (zh) 一种汽车模组中反向gpp高压二极管芯片及生产工艺
CN203150557U (zh) 一种汽车模组中反向gpp高压二极管芯片
CN105449037A (zh) 一种柔性薄膜太阳电池组件的制备方法
CN103066151B (zh) 一种背接触太阳能电池串的制作方法
US20180261743A1 (en) Encapsulation Method for Flip Chip
CN103801779A (zh) 晶体硅太阳能电池串焊方法
CN109216269A (zh) 一种用于高压igbt芯片的厚片双面划片方法
CN105336812B (zh) 全背电极接触晶体硅太阳能电池片的切割方法
CN103578962A (zh) 一种芯片正面电极金属化的方法及辅助装置
CN105957835A (zh) 一种芯片的切割方法
CN203774284U (zh) 一种用于半导体封装的划片
CN104332530B (zh) 一种降低切割后太阳电池效率损失的方法以及该方法生产的太阳电池
CN103408221A (zh) Oled封装面板切割装置
CN107452824A (zh) 一种新型太阳能半片电池片及其制备方法和应用
CN204673817U (zh) 一种高压硅堆的专用分割装置
CN209071361U (zh) 光伏电池组件
CN207038519U (zh) 一种整流桥器件
CN204966515U (zh) 一种电池片单元
CN202434569U (zh) Led芯片共晶焊固晶支架

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190115

RJ01 Rejection of invention patent application after publication