TWI542722B - 用於濺鍍製程之夾具與濺鍍半導體封裝件之方法 - Google Patents

用於濺鍍製程之夾具與濺鍍半導體封裝件之方法 Download PDF

Info

Publication number
TWI542722B
TWI542722B TW101140675A TW101140675A TWI542722B TW I542722 B TWI542722 B TW I542722B TW 101140675 A TW101140675 A TW 101140675A TW 101140675 A TW101140675 A TW 101140675A TW I542722 B TWI542722 B TW I542722B
Authority
TW
Taiwan
Prior art keywords
opening
semiconductor package
sputtering
plate
fixture
Prior art date
Application number
TW101140675A
Other languages
English (en)
Other versions
TW201418499A (zh
Inventor
張卓興
簡俊忠
許聰賢
黃添崇
賴文德
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW101140675A priority Critical patent/TWI542722B/zh
Priority to CN201210457895.2A priority patent/CN103805950B/zh
Publication of TW201418499A publication Critical patent/TW201418499A/zh
Application granted granted Critical
Publication of TWI542722B publication Critical patent/TWI542722B/zh

Links

Description

用於濺鍍製程之夾具與濺鍍半導體封裝件之方法
本發明係關於一種治具結構及半導體封裝件之製法，更詳言之，本發明係為一種用於濺鍍製程之夾具與濺鍍半導體封裝件之方法。
一般半導體封裝件的製作係將半導體晶片電性連接於一例如導線架或者封裝基板之承載件上，再於該承載件上藉由封裝膠體包覆該半導體晶片，以避免該半導體晶片與外界大氣接觸，進而避免受到水氣或汙染物之侵害。不過，於半導體封裝件於運作時，多少會遭受到外界之電磁干擾(Electromagnetic interference，EMI)，進而導致該半導體封裝件的電性運作功能不正常，因此影響整體該半導體封裝件的電性效能。有鑑於前述電磁干擾之問題，傳統上係於半導體封裝件的頂表面與側表面濺鍍上金屬。
請參閱第1圖，係為習知濺鍍半導體封裝件之方法之示意圖。
如第1圖所示，其係於電漿處理室15中提供一具有靜電夾盤101之承載板10，而該靜電夾盤101藉由靜電挾持力將半導體封裝件11固定於該承載板10上，並於該半導體封裝件11上方設有電極13，而該半導體封裝件11與該電極13間形成有電漿區域14，該電漿區域14內的氣體被射頻(RF)激發後產生濺鍍用電漿，並濺鍍該半導體封裝件11，然而，前述之濺鍍方法容易溢鍍至該半導體封裝 件11之底面112，導致不良品的產生。
復請參閱第2圖，係為另一種習知濺鍍半導體封裝件之方式之示意圖。
如第2圖所示，提供一表面具有複數凹槽200的承載板20，且該凹槽200之側壁201與底面202係呈90度直角，並於各該凹槽200中設有一半導體封裝件21，而各該凹槽200之深度係高於該半導體封裝件21之頂面211，並於濺鍍過程中左右往返移動該承載板20，不過，此濺鍍方法僅少數濺鍍金屬進入該半導體封裝件21與該凹槽之側壁201間，使得該半導體封裝件21之側表面212上的金屬層厚度不足。
因此，如何克服習知技術之種種問題，實為一重要課題。
為解決上述習知技術之種種問題，本發明遂揭露一種用於濺鍍製程之夾具，係包括：承載板，係具有凹槽；黏著層，係形成於該凹槽之底面上，且該黏著層之頂面係定義有一物件設置區；以及治具板，係結合於該黏著層上，並嵌入於該承載板之凹槽，且具有對應外露該物件設置區的第一開口，該治具板之第一開口之截面係呈底窄頂寬之錐形，該物件設置區之邊緣與該第一開口之底端間並間隔有一預定距離。
此外，本發明提供另一種用於濺鍍製程之夾具，係包括：承載板，係具有第一凹槽，該第一凹槽之底面係定義 有一物件設置區，於該第一凹槽之物件設置區內具有第二凹槽，於該第二凹槽內並形成有貫穿孔；以及治具板，係設於該第一凹槽之底面上，並嵌入於該承載板之第一凹槽，且具有對應外露該物件設置區的第一開口，該治具板之第一開口之截面係呈底窄頂寬之錐形，該物件設置區之邊緣與該第一開口之底端間並間隔有一預定距離。
本發明提供一種濺鍍半導體封裝件之方法，係包括：提供具有貫穿之第一開口之治具板，該治具板之第一開口的截面係呈底窄頂寬之錐形；於該治具板之底面上貼附黏著層，且該黏著層係封蓋該第一開口；於該第一開口中的黏著層上設置半導體封裝件，該半導體封裝件之邊緣與該第一開口之底端間並間隔有一預定距離；將該治具板嵌入於一承載板之凹槽中，使該黏著層接置於該凹槽之底面上；進行濺鍍製程；以及移除該承載板、黏著層與治具板。
本發明又提供一種濺鍍半導體封裝件之方法，係包括：提供一用於濺鍍製程之夾具，其包括：承載板，係具有第一凹槽，該第一凹槽之底面係定義有一物件設置區，於該第一凹槽之物件設置區內具有第二凹槽，且該第二凹槽內具有貫穿孔；以及治具板，係設於該第一凹槽之底面上，並嵌入於該承載板之第一凹槽，且具有對應外露該物件設置區的第一開口，該治具板之第一開口的截面並係呈底窄頂寬之錐形；於該第一凹槽之物件設置區上設置半導體封裝件，該半導體封裝件之底面上設有複數導電元件，該導電元件之高度係小於該第二凹槽之深度，該半導體封 裝件之邊緣與該第一開口之底端間並間隔有一預定距離；進行濺鍍製程；以及移除該承載板與治具板。
依上所述，本發明之用於濺鍍製程之夾具與濺鍍半導體封裝件之方法能改善半導體封裝件等物品之側邊之濺鍍金屬層厚度不足所導致後續之問題，例如電磁干擾對於內部電性功能的影響，此外，本發明之夾具可避免濺鍍至半導體封裝件之底部。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「側」、「頂」、「底」及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第一實施例
如第3A至3E圖所示者，係本發明之濺鍍半導體封裝 件之方法及用於濺鍍製程之夾具的第一實施例之剖面示意圖。
如第3A圖所示，提供一治具板30，其係具有貫穿該治具板30之第一開口301，而該治具板30之第一開口301的截面係呈底窄頂寬之錐形，且該第一開口301之錐形斜面與該治具板30之底面所夾之角度θ之範圍較佳係介於10°與90°之間，而該治具板30復包括第一階梯層30a與第二階梯層30b，該第一階梯層30a設於該治具板30頂面上，且具有對應外露該第一開口301的第二開口302，此外，該第二階梯層30b係設於該第一階梯層30a之頂面上，且具有對應外露該第二開口302的第三開口303，接著，於該治具板30之底面300上貼附黏著層31，且該黏著層31係封蓋該第一開口301，該黏著層31之頂面係定義有一物件設置區R。
如第3B圖所示，於該治具板30之第一開口301中的黏著層31的物件設置區R上設置半導體封裝件32，且該半導體封裝件32之邊緣與該第一開口301之底端304間並間隔有一預定距離D，而該預定距離D之範圍較佳係介於0.2公厘與3公厘之間。
接著，如第3C至3D圖所示，將該治具板30嵌入於一承載板33之凹槽331中，使該黏著層31接置於該凹槽331之底面3311上。
最後，第3E圖所示，進行濺鍍製程，且該承載板33可於濺鍍過程中水平方向往返移動，以於該半導體封裝件 32之側表面321與頂面322上形成金屬層34。最後，移除該承載板33、黏著層31與治具板30(未圖示此情況)。
第二實施例
第4圖係為本發明之濺鍍半導體封裝件之方法及用於濺鍍製程之夾具的第二實施例之剖面示意圖。
本實施例大致相同於第一實施例，其主要不同之處在於本實施例之治具板35不具有該第一階梯層30a與第二階梯層30b，且該半導體封裝件32之頂面322係與該治具板35之頂面352齊平。
第三實施例
第5圖係為本發明之濺鍍半導體封裝件之方法及用於濺鍍製程之夾具的第三實施例之剖面示意圖。
本實施例大致相同於第二實施例，其主要不同之處在於本實施例之半導體封裝件36之頂面361係高於該治具板35之頂面352。
第四實施例
如第6A至6C圖所示者，係本發明之濺鍍半導體封裝件之方法及用於濺鍍製程之夾具的第四實施例之剖面示意圖。
如第6A圖所示，提供一用於濺鍍製程之夾具，而該夾具包括承載板40與治具板41，該承載板40係具有第一凹槽401，該第一凹槽401之底面4011係定義有一物件設置區R，於該第一凹槽401之物件設置區R內具有第二凹槽402，且該第二凹槽402內具有貫穿孔4021，該治具板 41係設於該第一凹槽401之底面4011上，並嵌入於該承載板40之第一凹槽401，且具有對應外露該物件設置區R的第一開口411，該治具板41之第一開口411的截面並係呈底窄頂寬之錐形，且該第一開口411之錐形斜面與該治具板41之底面410所夾之角度θ之範圍較佳係介於10°與90°之間，而該治具板41復包括第一階梯層41a與第二階梯層41b，該第一階梯層41a設於該治具板41之頂面上，且具有對應外露該第一開口411的第二開口412，該第二階梯層41b係設於該第一階梯層41a之頂面上，且具有對應外露該第二開口412的第三開口413。
接著，第6B圖所示，於該第一凹槽401之物件設置區R上設置半導體封裝件42，且於該半導體封裝件42之底面421設有複數導電元件43，該導電元件43之高度係小於該第二凹槽402之深度，該半導體封裝件42(或該物件設置區R)之邊緣與該第一開口411之底端間並間隔有一預定距離D，而該預定距離D之範圍係介於0.01公厘與0.05公厘之間。
最後，第6C圖所示，進行濺鍍製程，且該承載板40可於濺鍍過程中水平方向往返移動，以於該半導體封裝件42之側表面422與頂面423上形成金屬層44。最後，移除該承載板40與該治具板41(未圖示此情況)。
要補充說明的是，該第二凹槽402主要是用來避免該導電元件43受到傷害，該貫穿孔4021主要是用來將濺鍍氣體排出。
本發明復提供一種用於濺鍍製程之夾具，係包括：承載板33、黏著層31與治具板30，該承載板33係具有凹槽331，於該凹槽331之底面3311上形成有該黏著層31，並定義有一物件設置區R於該黏著層31之頂面。
於上述之用於濺鍍製程之夾具中，該黏著層31上結合有該治具板30，而該治具板30嵌入於該承載板33之凹槽331，且具有對應外露該物件設置區R的第一開口301，又該治具板30之第一開口301之截面係呈底窄頂寬之錐形，該第一開口301之錐形斜面與該治具板30之底面300所夾之角度θ之範圍係介於10°與90°之間，而該物件設置區R之邊緣與該第一開口301之底端304間並間隔有一預定距離D，且該預定距離D之範圍係介於0.2公厘與3公厘之間。
更詳而言之，該治具板30復包括設於其頂面上的第一階梯層30a，其具有對應外露該第一開口301的第二開口302，另外，於該第一階梯層30a之頂面上的第二階梯層30b，其更具有對應外露該第二開口302的第三開口303。
本發明復提供另一種用於濺鍍製程之夾具，係包括：承載板40與治具板41，而該承載板40係具有第一凹槽401，該第一凹槽401之底面係定義有一物件設置區R，於該第一凹槽401之物件設置區R內具有第二凹槽402，且該第二凹槽402內並形成有貫穿孔4021。
該治具板41係設於該第一凹槽401之底面上，並嵌入於該承載板40之第一凹槽401，且具有對應外露該物件 設置區R的第一開口411，該治具板41之第一開口411之截面係呈底窄頂寬之錐形，而該第一開口411之錐形斜面與該治具板41之底面410所夾之角度θ之範圍係介於10°與90°之間，而該物件設置區R之邊緣與該第一開口411之底端間並間隔有一預定距離D，且該預定距離D之範圍係介於0.01公厘與0.05公厘之間。
此外，該治具板41復包括設於其頂面上的第一階梯層41a，其具有對應外露該第一開口411的第二開口412，另外，該治具板41復包括設於該第一階梯層41a之頂面上的第二階梯層41b，其更具有對應外露該第二開口412的第三開口413。
綜上所述，本發明之用於濺鍍製程之夾具與濺鍍半導體封裝件之方法能改善半導體封裝件等物品之側邊之濺鍍金屬層厚度不足所導致後續之問題，例如電磁干擾(EMI)對於內部電性功能的影響，此外，本發明之夾具可避免濺鍍至半導體封裝件之底部。
上述該些實施樣態僅例示性說明本發明之功效，而非用於限制本發明，任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述該些實施態樣進行修飾與改變。此外，在上述該些實施態樣中之元件的數量僅為例示性說明，亦非用於限制本發明。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
10、20、33、40‧‧‧承載板
101‧‧‧靜電夾盤
211、322、352、361、423‧‧‧頂面
200、331‧‧‧凹槽
201‧‧‧側壁
212、321、422‧‧‧側表面
13‧‧‧電極
14‧‧‧電漿區域
15‧‧‧電漿處理室
112、202、300、3311、4011、410、421‧‧‧底面
11、21、32、36、42‧‧‧半導體封裝件
34、44‧‧‧金屬層
30、35、41‧‧‧治具板
30a、41a‧‧‧第一階梯層
30b、41b‧‧‧第二階梯層
301、411‧‧‧第一開口
302、412‧‧‧第二開口
303、413‧‧‧第三開口
304‧‧‧底端
31‧‧‧黏著層
401‧‧‧第一凹槽
402‧‧‧第二凹槽
4021‧‧‧貫穿孔
43‧‧‧導電元件
θ‧‧‧角度
D‧‧‧預定距離
R‧‧‧物件設置區
第1圖係顯示習知濺鍍半導體封裝件之方法之示意 圖；第2圖係顯示另一種習知濺鍍半導體封裝件之方式之示意圖；第3A至3E圖係為本發明之濺鍍半導體封裝件之方法及用於濺鍍製程之夾具的第一實施例之剖面示意圖；第4圖係為本發明之濺鍍半導體封裝件之方法及用於濺鍍製程之夾具的第二實施例之剖面示意圖；第5圖係為本發明之濺鍍半導體封裝件之方法及用於濺鍍製程之夾具的第三實施例之剖面示意圖；以及第6A至6C圖係為本發明之濺鍍半導體封裝件之方法及用於濺鍍製程之夾具的第四實施例之剖面示意圖。
30‧‧‧治具板
30a‧‧‧第一階梯層
30b‧‧‧第二階梯層
300、3311‧‧‧底面
301‧‧‧第一開口
302‧‧‧第二開口
303‧‧‧第三開口
304‧‧‧底端
31‧‧‧黏著層
32‧‧‧半導體封裝件
321‧‧‧側表面
33‧‧‧承載板
331‧‧‧凹槽
θ‧‧‧角度
D‧‧‧預定距離
R‧‧‧物件設置區

Claims (20)

  1. 一種用於濺鍍製程之夾具，係包括：承載板，係具有凹槽；黏著層，係形成於該凹槽之底面上，且該黏著層之頂面係定義有一物件設置區；以及治具板，係結合於該黏著層上，並嵌入於該承載板之凹槽，且具有對應外露該物件設置區的第一開口，該治具板之第一開口之截面係呈底窄頂寬之錐形，該物件設置區之邊緣與該第一開口之底端間並間隔有一預定距離。
  2. 如申請專利範圍第1項所述之用於濺鍍製程之夾具，其中，該治具板復包括設於其頂面上的第一階梯層，其具有對應外露該第一開口的第二開口。
  3. 如申請專利範圍第2項所述之用於濺鍍製程之夾具，其中，該治具板復包括設於該第一階梯層之頂面上的第二階梯層，其具有對應外露該第二開口的第三開口。
  4. 如申請專利範圍第1項所述之用於濺鍍製程之夾具，其中，該預定距離之範圍係介於0.2公厘與3公厘之間。
  5. 如申請專利範圍第1項所述之用於濺鍍製程之夾具，其中，該第一開口之錐形斜面與該治具板之底面所夾之角度之範圍係介於10°與90°之間。
  6. 一種用於濺鍍製程之夾具，係包括：承載板，係具有第一凹槽，該第一凹槽之底面係定義有一物件設置區，於該第一凹槽之物件設置區內 具有第二凹槽，於該第二凹槽內並形成有貫穿孔；以及治具板，係設於該第一凹槽之底面上，並嵌入於該承載板之第一凹槽，且具有對應外露該物件設置區的第一開口，該治具板之第一開口之截面係呈底窄頂寬之錐形，該物件設置區之邊緣與該第一開口之底端間並間隔有一預定距離。
  7. 如申請專利範圍第6項所述之用於濺鍍製程之夾具，其中，該治具板復包括設於其頂面上的第一階梯層，其具有對應外露該第一開口的第二開口。
  8. 如申請專利範圍第7項所述之用於濺鍍製程之夾具，其中，該治具板復包括設於該第一階梯層之頂面上的第二階梯層，其具有對應外露該第二開口的第三開口。
  9. 如申請專利範圍第6項所述之用於濺鍍製程之夾具，其中，該預定距離之範圍係介於0.01公厘與0.05公厘之間。
  10. 如申請專利範圍第6項所述之用於濺鍍製程之夾具，其中，該第一開口之錐形斜面與該治具板之底面所夾之角度之範圍係介於10°與90°之間。
  11. 一種濺鍍半導體封裝件之方法，係包括：提供具有貫穿之第一開口之治具板，該治具板之第一開口的截面係呈底窄頂寬之錐形；於該治具板之底面上貼附黏著層，且該黏著層係封蓋該第一開口；於該第一開口中的黏著層上設置半導體封裝件， 該半導體封裝件之邊緣與該第一開口之底端間並間隔有一預定距離；將該治具板嵌入於一承載板之凹槽中，使該黏著層接置於該凹槽之底面上；進行濺鍍製程；以及移除該承載板、黏著層與治具板。
  12. 如申請專利範圍第11項所述之濺鍍半導體封裝件之方法，其中，該治具板復包括設於其頂面上的第一階梯層，其具有對應外露該第一開口的第二開口。
  13. 如申請專利範圍第12項所述之濺鍍半導體封裝件之方法，其中，該治具板復包括設於該第一階梯層之頂面上的第二階梯層，其具有對應外露該第二開口的第三開口。
  14. 如申請專利範圍第11項所述之濺鍍半導體封裝件之方法，其中，該預定距離之範圍係介於0.2公厘與3公厘之間。
  15. 如申請專利範圍第11項所述之濺鍍半導體封裝件之方法，其中，該第一開口之錐形斜面與該治具板之底面所夾之角度之範圍係介於10°與90°之間。
  16. 一種濺鍍半導體封裝件之方法，係包括：提供一用於濺鍍製程之夾具，其包括：承載板，係具有第一凹槽，該第一凹槽之底面係定義有一物件設置區，於該第一凹槽之物件設置區內具有第二凹槽，且該第二凹槽內具有貫 穿孔；以及治具板，係設於該第一凹槽之底面上，並嵌入於該承載板之第一凹槽，且具有對應外露該物件設置區的第一開口，該治具板之第一開口的截面並係呈底窄頂寬之錐形；於該第一凹槽之物件設置區上設置半導體封裝件，該半導體封裝件之底面上設有複數導電元件，該導電元件之高度係小於該第二凹槽之深度，該半導體封裝件之邊緣與該第一開口之底端間並間隔有一預定距離；進行濺鍍製程；以及移除該承載板與治具板。
  17. 如申請專利範圍第16項所述之濺鍍半導體封裝件之方法，其中，該治具板復包括設於其頂面上的第一階梯層，其具有對應外露該第一開口的第二開口。
  18. 如申請專利範圍第17項所述之濺鍍半導體封裝件之方法，其中，該治具板復包括設於該第一階梯層之頂面上的第二階梯層，其具有對應外露該第二開口的第三開口。
  19. 如申請專利範圍第16項所述之濺鍍半導體封裝件之方法，其中，該預定距離之範圍係介於0.01公厘與0.05公厘之間。
  20. 如申請專利範圍第16項所述之濺鍍半導體封裝件之方法，其中，該第一開口之錐形斜面與該治具板之底面 所夾之角度之範圍係介於10°與90°之間。
TW101140675A 2012-11-02 2012-11-02 用於濺鍍製程之夾具與濺鍍半導體封裝件之方法 TWI542722B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101140675A TWI542722B (zh) 2012-11-02 2012-11-02 用於濺鍍製程之夾具與濺鍍半導體封裝件之方法
CN201210457895.2A CN103805950B (zh) 2012-11-02 2012-11-14 用于溅镀工艺的夹具与溅镀半导体封装件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101140675A TWI542722B (zh) 2012-11-02 2012-11-02 用於濺鍍製程之夾具與濺鍍半導體封裝件之方法

Publications (2)

Publication Number Publication Date
TW201418499A TW201418499A (zh) 2014-05-16
TWI542722B true TWI542722B (zh) 2016-07-21

Family

ID=50703322

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101140675A TWI542722B (zh) 2012-11-02 2012-11-02 用於濺鍍製程之夾具與濺鍍半導體封裝件之方法

Country Status (2)

Country Link
CN (1) CN103805950B (zh)
TW (1) TWI542722B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI575639B (zh) * 2016-04-15 2017-03-21 Automatic screening mechanism for coating equipment
CN107326332A (zh) * 2016-04-28 2017-11-07 友威科技股份有限公司 镀膜设备的自动取放机构
CN109055912B (zh) * 2018-08-21 2021-01-05 环旭电子股份有限公司 一种溅镀载具及溅镀方法
CN109457231B (zh) * 2018-11-26 2020-04-03 武汉华星光电半导体显示技术有限公司 蒸镀载板及利用该蒸镀载板对基板进行蒸镀的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163305A (ja) * 1996-11-29 1998-06-19 Nippon Steel Corp 成膜処理装置
JP2002141389A (ja) * 2000-10-31 2002-05-17 Matsushita Electric Ind Co Ltd 基板搬送用ブレードおよび半導体基板製造装置
US7062161B2 (en) * 2002-11-28 2006-06-13 Dainippon Screen Mfg. Co., Ltd. Photoirradiation thermal processing apparatus and thermal processing susceptor employed therefor
JP2006299298A (ja) * 2005-04-15 2006-11-02 Seiko Epson Corp 薄膜加工用マスク、及びその製造方法、並びに圧電振動片の製造方法
KR20090103403A (ko) * 2008-03-28 2009-10-01 주식회사 아토 경사진 오목한 표면을 갖는 척 히터
CN201593076U (zh) * 2009-11-30 2010-09-29 中科晶电信息材料（北京）有限公司 晶片架
CN101812669A (zh) * 2010-05-10 2010-08-25 赫得纳米科技(昆山)有限公司 产品定位溅镀治具
CN202148350U (zh) * 2011-07-12 2012-02-22 郴州市帝京化学科技有限公司 自动喷涂线夹具
CN202401125U (zh) * 2012-03-01 2012-08-29 祥达光学（厦门）有限公司 溅镀防绕射托盘
CN102703883A (zh) * 2012-05-25 2012-10-03 奥特斯维能源（太仓）有限公司 一种板式pecvd镀膜载板

Also Published As

Publication number Publication date
CN103805950A (zh) 2014-05-21
CN103805950B (zh) 2017-03-01
TW201418499A (zh) 2014-05-16

Similar Documents

Publication Publication Date Title
TWI542722B (zh) 用於濺鍍製程之夾具與濺鍍半導體封裝件之方法
TWI620236B (zh) 形成球柵陣列半導體封裝的電磁干擾遮罩層的方法和用於所述方法的基帶
WO2006078071A3 (en) Manufacturing method for semiconductor chips, and semiconductor chip
JP2013544445A5 (zh)
JP6199724B2 (ja) 半導体装置の製造方法
CN109095434A (zh) 传感器结构件及其制造方法
JP7395708B2 (ja) 静電チャック用の多層のための接地機構および関連する方法
TW201533878A (zh) 用於接合半導體晶粒的夾頭
TWI508240B (zh) Laminated wiring board
TWM517910U (zh) 晶片封裝結構
US8324105B2 (en) Stacking method and stacking carrier
KR101604582B1 (ko) 반도체 패키지 코팅 장치
US9799610B2 (en) Plurality of stiffeners with thickness variation
CN103325719A (zh) 支撑基板、半导体装置的制造方法以及半导体装置的检查方法
JP5526365B2 (ja) チップホールディング用キャリアプレート及びその製造方法
JP6757213B2 (ja) 半導体装置の製造方法
JP5942376B2 (ja) 半導体ウエハ、及び半導体ウエハの検査方法
TWI426570B (zh) 封裝結構之製法
TWI625799B (zh) 導線架結構的製作方法
JP6589419B2 (ja) 基板加工装置および基板加工方法
JP6112843B2 (ja) 電子デバイス検査用コンタクトシートのバンプ付リード形成方法
TWI418006B (zh) 單層線路之封裝基板及其製法暨封裝結構
KR101812192B1 (ko) 반도체 패키지 적재 장치
US8476159B2 (en) Substrate structure with compliant bump and manufacturing method thereof
JP6226069B2 (ja) 電子部品の製造方法